JP2019041062A - リードフレームおよび半導体装置の製造方法 - Google Patents

リードフレームおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP2019041062A
JP2019041062A JP2017163727A JP2017163727A JP2019041062A JP 2019041062 A JP2019041062 A JP 2019041062A JP 2017163727 A JP2017163727 A JP 2017163727A JP 2017163727 A JP2017163727 A JP 2017163727A JP 2019041062 A JP2019041062 A JP 2019041062A
Authority
JP
Japan
Prior art keywords
lead frame
region
depth
cut
confirmation mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017163727A
Other languages
English (en)
Other versions
JP6924411B2 (ja
Inventor
貫 正 雄 大
Masao Onuki
貫 正 雄 大
藤 謙 二 後
Kenji Goto
藤 謙 二 後
嵜 剛 山
Tsuyoshi Yamazaki
嵜 剛 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017163727A priority Critical patent/JP6924411B2/ja
Publication of JP2019041062A publication Critical patent/JP2019041062A/ja
Priority to JP2021126902A priority patent/JP7223347B2/ja
Application granted granted Critical
Publication of JP6924411B2 publication Critical patent/JP6924411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】１回目のソーイングでリードフレームを約半分の厚みだけカットした際、その深さが適当であるかを簡易的な方法で確認することが可能な、リードフレームおよび半導体装置の製造方法を提供する。【解決手段】リードフレーム１０は、外周領域１８と、外周領域１８内に配置されたパッケージ領域１０ａと、パッケージ領域１０ａの周囲から外周領域１８に延びるとともに、裏面側からリードフレーム１０の厚み方向の一部を切除する領域である、ステップカット領域４５とを備えている。ステップカット領域４５上に、表面側から薄肉化されることにより深さ確認マーク４０が形成されている。【選択図】図１

Description

本発明は、リードフレームおよび半導体装置の製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。
従来、ＱＦＮパッケージを作製する工程において、樹脂封止後にリードフレームを切断し、リードフレームをパッケージ毎に分離することが行われている。このようにリードフレームを切断する際、まず１回目のソーイングにより、リードフレームを約半分の厚みだけカットし、その後、１回目のソーイングに使用されるブレードよりも薄いブレードを使用して、２回目のソーイングを行い、リードフレームを互いに分離する方法が知られている（例えば特許文献１参照）。
米国特許第７１８３６３０号明細書
上述したように２回のソーイング工程によりリードフレームを切断する場合、１回目のソーイングではリードフレームを所定の深さ（例えば約半分）だけカットする。この１回目のソーイングを行う際、ソーイングの深さを適宜確認しながら半導体装置を生産することが好ましい。しかしながら、ソーイングに用いられるブレードは経時的に劣化するため、時間の経過とともにソーイングの深さが浅くなる。このため、高い頻度でソーイングの深さを確認する必要が生じ、半導体装置の生産性が低下してしまうという問題がある。
本発明はこのような点を考慮してなされたものであり、１回目のソーイングでリードフレームを約半分の厚みだけカットした際、その深さが適当であるかを簡易的な方法で確認することが可能な、リードフレームおよび半導体装置の製造方法を提供することを目的とする。
本発明は、リードフレームにおいて、外周領域と、前記外周領域内に配置されたパッケージ領域と、前記パッケージ領域の周囲から前記外周領域に延びるとともに、裏面側から前記リードフレームの厚み方向の一部を切除する領域である、ステップカット領域とを備え、前記ステップカット領域上に、表面側から薄肉化されることにより深さ確認マークが形成されている、リードフレームである。
本発明は、前記パッケージ領域の周囲にコネクティングバーが配置され、前記深さ確認マークは、前記コネクティングバーに設けられている、リードフレームである。
本発明は、前記深さ確認マークは、表面側から薄肉化された一対の薄肉部と、前記一対の薄肉部の間に位置し、薄肉化されていない中間部とを有する、リードフレームである。
本発明は、前記中間部の側面に、テーパー面が形成されている、リードフレームである。
本発明は、前記パッケージ領域の周囲に、互いに直交する２つのコネクティングバーと、前記２つのコネクティングバーを互いに連結する連結部とが配置され、前記深さ確認マークは、前記連結部に設けられている、リードフレームである。
本発明は、半導体装置の製造方法において、前記リードフレームを準備する工程と、前記リードフレームを封止樹脂により封止する工程と、前記ステップカット領域に沿って、前記リードフレームの厚み方向の一部を切除する工程と、前記パッケージ領域毎に前記リードフレーム及び前記封止樹脂を切断する工程とを備えた、半導体装置の製造方法である。
本発明によれば、１回目のソーイングでリードフレームを約半分の厚みだけカットした際、その深さが適当であるかを簡易的な方法で確認することができる。
図１は、本発明の一実施の形態によるリードフレームの一部を示す平面図。 図２は、本発明の一実施の形態によるリードフレームの一部を示す底面図。 図３は、本発明の一実施の形態によるリードフレームを示す断面図（図１のIII−III線断面図）。 図４（ａ）−（ｃ）は、それぞれコネクティングバーを示す拡大平面図。 図５は、本発明の一実施の形態による半導体装置を示す平面図。 図６は、本発明の一実施の形態による半導体装置を示す断面図（図５のVI−VI線断面図）。 図７（ａ）−（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図８（ａ）−（ｄ）は、本発明の一実施の形態による半導体装置の製造方法（前半）を示す断面図。 図９（ａ）−（ｃ）は、本発明の一実施の形態による半導体装置の製造方法（後半）を示す断面図。 図１０（ａ）（ｂ）は、ステップカット後のコネクティングバーを示す断面図。 図１１は、本発明の一変形例（変形例１）によるリードフレームの一部を示す平面図。 図１２（ａ）（ｂ）は、本発明の一変形例（変形例１）における、ステップカット後のコネクティングバーを示す断面図。 図１３は、本発明の一変形例（変形例２）によるリードフレームの一部を示す平面図。 図１４は、本発明の一変形例（変形例３）によるリードフレームの一部を示す平面図。 図１５は、本発明の一変形例（変形例４）によるリードフレームの一部を示す平面図。
以下、本発明の一実施の形態について、図１乃至図１０を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
リードフレームの構成
まず、図１乃至図４により、本実施の形態によるリードフレームの概略について説明する。図１は、本実施の形態によるリードフレームの一部を示す平面図であり、図２は、本実施の形態によるリードフレームの一部を示す底面図であり、図３は、本実施の形態によるリードフレームを示す断面図であり、図４（ａ）−（ｃ）は、それぞれコネクティングバーを示す拡大平面図である。
図１乃至図３に示すリードフレーム１０は、半導体装置２０（図５および図６）を作製する際に用いられるものである。このようなリードフレーム１０は、矩形状の外形を有する外周領域１８と、外周領域１８内に多列および多段に（マトリックス状に）配置された、複数のパッケージ領域１０ａとを備えている。なお、図１および図２においては、リードフレーム１０の角部を含む一部のみを図示している。
外周領域１８は、複数のパッケージ領域１０ａの周囲を取り囲むように平面視で矩形の環状に形成されている。この外周領域１８の幅Ｗ１は、２ｍｍ以上１０ｍｍ以下としても良い。なお、外周領域１８は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。
ここでハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。なお、各図において、ハーフエッチングされた領域を網掛けで示している。
本明細書中、「内」、「内側」とは、各パッケージ領域１０ａにおいてダイパッド１１の中心方向を向く側をいい、「外」、「外側」とは、各パッケージ領域１０ａにおいてダイパッド１１の中心から離れる側（コネクティングバー１３側）をいう。また、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。
図１乃至図３に示すように、各パッケージ領域１０ａは、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長いリード部１２とを備えている。なお、パッケージ領域１０ａは、それぞれ半導体装置２０（後述）に対応する領域である。パッケージ領域１０ａは、図１および図２において縦横に延びる切断領域４６によって取り囲まれる領域である。なお、本実施の形態において、リードフレーム１０は、複数のパッケージ領域１０ａを含んでいるが、これに限らず、１つのリードフレーム１０に１つのパッケージ領域１０ａのみが形成されていても良い。
複数のパッケージ領域１０ａは、コネクティングバー（支持部材）１３を介して互いに連結されている。このコネクティングバー１３は、ダイパッド１１と、リード部１２とを支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。なお、パッケージ領域１０ａの一辺の長さＬ１は、３ｍｍ以上１０ｍｍ以下としても良い。
ダイパッド１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。ダイパッド１１の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド１１の四つのコーナー部にはそれぞれ吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介してコネクティングバー１３又は外周領域１８に連結支持されている。各吊りリード１４は、その全域にわたりハーフエッチングにより裏面側から薄肉に形成されている。しかしながら、これに限らず、吊りリード１４の一部のみが裏面側から薄肉化されていても良く、吊りリード１４の全体が薄肉化されていなくても良い。
各コネクティングバー１３は、パッケージ領域１０ａの周囲であってパッケージ領域１０ａよりも外側に配置されている。各コネクティングバー１３は、細長い棒形状を有しており、その幅Ｗ２（コネクティングバー１３の長手方向に垂直な方向の長さ）は、１００μｍ以上２５０μｍ以下としても良い。各コネクティングバー１３には、複数のリード部１２が長手方向に沿って間隔を空けて連結されている。なお、コネクティングバー１３のうち、後述する深さ確認マーク４０を除く領域は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。
また、互いに直交する２つのコネクティングバー１３は、パッケージ領域１０ａの周囲に位置する連結部１９において互いに連結されている。この連結部１９は、リードフレーム１０内で格子点状に配置されている。連結部１９は、薄肉化（ハーフエッチング）されることなく、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。
ダイパッド１１は、中央に位置するダイパッド厚肉部１１ａと、ダイパッド厚肉部１１ａの周縁全周にわたって形成されたダイパッド薄肉部１１ｂとを有している。このうちダイパッド厚肉部１１ａは、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。具体的には、ダイパッド厚肉部１１ａの厚みは、半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。一方、ダイパッド薄肉部１１ｂは、ハーフエッチングにより裏面側から薄肉に形成されている。このようにダイパッド薄肉部１１ｂを設けたことにより、ダイパッド１１が封止樹脂２３（後述）から離脱しにくくすることができる。
各リード部１２は、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。各リード部１２は、それぞれコネクティングバー１３から延び出している。この場合、複数のリード部１２の形状は全て互いに同一であるが、これに限らず、複数のリード部１２の形状が互いに異なっていても良い。
複数のリード部１２は、上述したように、ダイパッド１１の周囲においてコネクティングバー１３の長手方向に沿って互いに間隔を空けて配置されている。隣接するリード部１２同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、リード部１２は、半導体装置２０の製造後にダイパッド１１とも電気的に絶縁される形状となっている。このリード部１２の裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７がそれぞれ形成されている。各外部端子１７は、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。
この場合、外部端子１７は、ダイパッド１１の各辺に沿って平面視で１列に配置されている。しかしながら、これに限らず、外部端子１７は、隣り合うリード部１２間で交互に内側および外側に位置するよう、平面視で千鳥状に配置されていても良い。
各リード部１２は、それぞれその内端（ダイパッド１１側端部）に、ハーフエッチングにより裏面側から薄肉化された薄肉部１２ａが形成されている。また、各リード部１２の表面には内部端子１５が形成されている。内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。
各リード部１２の基端部は、コネクティングバー１３に連結されている。各リード部１２は、当該リード部１２が連結されるコネクティングバー１３の長手方向に対して垂直に延びている。しかしながら、これに限らず、各リード部１２の一部又は全部がコネクティングバー１３に対して傾斜して延びていても良い。
ところで、本実施の形態によるリードフレーム１０は、後述するように、２段階のソーイングにより切断される。すなわち、まず１回目のソーイングにより、コネクティングバー１３に沿ってリードフレーム１０を約半分の厚みだけ部分的にカット（ステップカット）する。その後、ステップカットに使用されるステップカット用ブレード３７（後述）よりも薄い切断用ブレード３８（後述）を使用して、２回目のソーイングを行い、リードフレーム１０を互いに分離する。
このため、リードフレーム１０には、コネクティングバー１３の長さ方向に沿って、ステップカットされるステップカット領域４５と、ダイシングにより分離される切断領域４６とが設けられている。そして平面視で、コネクティングバー１３の全域が、対応する切断領域４６の内側に位置し、切断領域４６の全域が、対応するステップカット領域４５の内側に位置している。また、ステップカット領域４５、切断領域４６及びコネクティングバー１３の幅方向中心線ＣＬは互いに一致するようになっている。
ステップカット領域４５は、樹脂封止後１回目のソーイングにより、リードフレーム１０の裏面側から厚み方向（Ｚ方向）に略半分だけステップカット（ハーフカット）される領域であり、平面視で互いに平行な一対の外縁Ｓ１、Ｓ１によって区画されている。このステップカット領域４５は、パッケージ領域１０ａの外周に沿って格子状に配置され、それぞれＸ方向又はＹ方向に沿って延びている。ステップカット領域４５は、パッケージ領域１０ａから外周領域１８に延びるとともに、外周領域１８を幅方向に横断している。ステップカット領域４５の幅Ｗ３は、ステップカットを行うステップカット用ブレード３７（後述）の幅に対応しており、コネクティングバー１３の幅Ｗ２よりも広い。具体的には、ステップカット領域４５の幅Ｗ３は、３０μｍ以上８０μｍ以下としても良い。
切断領域４６は、２回目のソーイングにより、リードフレーム１０の厚み方向（Ｚ方向）全体に切断する領域であり、平面視で互いに平行な一対の外縁Ｃ１、Ｃ１によって区画されている。この切断領域４６は、パッケージ領域１０ａの外周に沿って格子状に配置され、それぞれＸ方向又はＹ方向に沿って延びている。また切断領域４６は、パッケージ領域１０ａから外周領域１８に延びるとともに、外周領域１８を幅方向に横断している。なお、パッケージ領域１０ａの外縁は、切断領域４６の外縁Ｃ１、Ｃ１に一致する。切断領域４６の幅Ｗ４は、２回目のソーイングを行う切断用ブレード３８（後述）の幅に対応しており、コネクティングバー１３の幅Ｗ２よりも広く、ステップカット領域４５の幅Ｗ３よりも狭い（Ｗ２＜Ｗ４＜Ｗ３）。具体的には、切断領域４６の幅Ｗ４は、１０μｍ以上４０μｍ以下としても良い。
本実施の形態において、コネクティングバー１３には、それぞれ深さ確認マーク４０が設けられている。この深さ確認マーク４０は、ステップカット時にソーイング深さの確認を行うためのものである。具体的には、深さ確認マーク４０は、ステップカット領域４５に沿うステップカット（１回目のソーイング）工程において、ステップカット用ブレード３７によるソーイングの深さが十分であるか否かを確認するために用いられる。このため各深さ確認マーク４０は、ステップカット領域４５上にそれぞれ配置されている。この場合、深さ確認マーク４０は、各コネクティングバー１３の表面にそれぞれ形成され、Ｘ方向又はＹ方向に延びている。なお、深さ確認マーク４０は、最も外周側のパッケージ領域１０ａと外周領域１８との間にもそれぞれ設けられている。
各深さ確認マーク４０は、平面視で細長い略長方形形状を有している。各深さ確認マーク４０は、コネクティングバー１３の長さ方向に沿って延び、かつ、コネクティングバー１３の幅方向中央部に形成されている。各深さ確認マーク４０の幅Ｗ５（図４（ａ）参照）は、コネクティングバー１３の幅Ｗ２の３０％以上７０％以下としても良く、具体的には、幅Ｗ５は４５μｍ以上１７５μｍ以下としても良い。各深さ確認マーク４０の長さＬ２は、５００μｍ以上４０００μｍ以下としても良い。
各深さ確認マーク４０は、コネクティングバー１３の厚み方向（Ｚ方向）の途中まで凹む非貫通領域から構成されている。すなわち各深さ確認マーク４０は、ハーフエッチングにより表面側から薄肉化されることにより形成されており、その深さは、コネクティングバー１３の厚みの３０％以上７０％以下、好ましくは４０％以上６０％以下である。なお、各深さ確認マーク４０の裏面側は薄肉化されておらず、コネクティングバー１３の裏面と同一平面上に位置している。
本実施の形態において、各深さ確認マーク４０には、後述するように封止樹脂２３が充填される。そしてステップカット領域４５内のコネクティングバー１３が、裏面側からソーイング（ステップカット）された際、深さ確認マーク４０内の封止樹脂２３が目印となる。これにより、コネクティングバー１３が適切な深さだけステップカットされたか否かを確認できるようになっている。
この場合、深さ確認マーク４０は、コネクティングバー１３のうち、複数のリード部１２が連結されている領域の全体にわたって延びている（図４（ａ）参照）。すなわち、深さ確認マーク４０は、コネクティングバー１３上であって、コネクティングバー１３の一方の端部側に位置するリード部１２の近傍から、コネクティングバー１３の他方の端部側に位置するリード部１２の近傍まで全域にわたって延びている。しかしながら、これに限らず、深さ確認マーク４０は、コネクティングバー１３のうち、各リード部１２との連結部分のみにそれぞれ形成されていても良い（図４（ｂ）参照）。あるいは、深さ確認マーク４０は、コネクティングバー１３のうち、互いに隣接するリード部１２との連結部分間のみに形成されていても良い（図４（ｃ）参照）。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。
なお、本実施の形態において、リード部１２は、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。
半導体装置の構成
次に、図５および図６により、本実施の形態による半導体装置について説明する。図５および図６は、本実施の形態による半導体装置（ＱＦＮタイプ）を示す図である。
図５および図６に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数のリード部１２と、ダイパッド１１上に搭載された半導体素子２１と、リード部１２と半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、リード部１２、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。
ダイパッド１１及びリード部１２は、上述したリードフレーム１０から作製されたものである。リード部１２のうち、封止樹脂２３の周縁に位置する部分は、ステップカットにより裏面側から薄肉化され、段状のステップカット部４５ａを形成している。ステップカット部４５ａには、封止樹脂２３が充填されていない。このステップカット部４５ａは、半田めっきにより覆われていても良い。また、ステップカット部４５ａの側面４５ｂには、ステップカット時にバリが生じ、このバリが裏面側に向けて突出しても良い。なお、ステップカット部４５ａの深さＤ１は、ハーフエッチング部（ダイパッド薄肉部１１ｂ等）の深さＤ２より深くしても良い。このほか、ダイパッド１１及びリード部１２の構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図４に示すものと同様であるため、ここでは詳細な説明を省略する。
半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各リード部１２の内部端子１５にそれぞれ接続されている。なお、内部端子１５には、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば６ｍｍ以上１６ｍｍ以下することができる。なお、図５において、封止樹脂２３のうち、ダイパッド１１及びリード部１２よりも表面側に位置する部分の表示を省略している。
リードフレームの製造方法
次に、図１乃至図４に示すリードフレーム１０の製造方法について、図７（ａ）−（ｅ）を用いて説明する。なお、図７（ａ）−（ｅ）は、リードフレーム１０の製造方法を示す断面図（図３に対応する図）である。
まず図７（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図７（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図７（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図７（ｄ））。これにより、ダイパッド１１、リード部１２及びコネクティングバー１３の外形が形成される。このとき、コネクティングバー１３には、その表面側からハーフエッチングされることにより、深さ確認マーク４０が形成される。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。
その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図３に示すリードフレーム１０が得られる。（図７（ｅ））。
半導体装置の製造方法
次に、図５および図６に示す半導体装置２０の製造方法について、図８（ａ）−（ｄ）及び図９（ａ）−（ｃ）を用いて説明する。
まず、例えば図７（ａ）−（ｅ）に示す方法により、リードフレーム１０を作製する（図８（ａ））。
次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図８（ｂ））。
次に、半導体素子２１の各電極２１ａと、各リード部１２の内部端子１５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図８（ｃ））。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（樹脂封止工程）（図８（ｄ））。このようにして、リードフレーム１０（ダイパッド１１、リード部１２及びコネクティングバー１３）、半導体素子２１およびボンディングワイヤ２２を封止する。このとき、コネクティングバー１３の深さ確認マーク４０内にも封止樹脂２３が充填される。
続いて、ステップカット領域４５に沿って、リードフレーム１０の厚み方向の一部を切除する（ステップカット工程：１回目のソーイング）（図９（ａ））。
この間、例えばダイヤモンド砥石からなるステップカット用ブレード３７を準備し、このステップカット用ブレード３７をステップカット領域４５に沿って移動させる。この際、ステップカット用ブレード３７を回転させながら、ステップカット領域４５を切除する。これにより、ステップカット領域４５内のコネクティングバー１３、外周領域１８及び封止樹脂２３を部分的に切除する。このステップカットにより、ステップカット領域４５のコネクティングバー１３及び外周領域１８が厚み方向途中まで切除され、ステップカット部４５ａが形成される。このステップカットの作業は、Ｘ方向及びＹ方向に沿って複数回繰り返され、平面視格子状にステップカット部４５ａが形成される。
このステップカット工程の後、電解めっきを施すことにより、ステップカット部４５ａに図示しない半田めっき層を形成しても良い。
このようにしてステップカット領域４５に沿ってステップカットを行う際、ソーイングの深さは予め定められた所定の深さとなる必要がある。しかしながら、ステップカット用ブレード３７は経時的な摩耗等により劣化し、ステップカット用ブレード３７の大きさが小さくなる可能性がある。この場合、ステップカット用ブレード３７がリードフレーム１０の厚み方向に十分な深さまで進入せず、ソーイングの深さが不十分となるおそれがある。
これに対して本実施の形態においては、ステップカット領域４５上に、表面側から薄肉化されることにより深さ確認マーク４０が形成されている。この深さ確認マーク４０には、封止樹脂２３が充填されている。したがって、ステップカット用ブレード３７が劣化しておらず、ソーイングの深さが十分確保されている場合には、ステップカットを行った後、裏面側（Ｚ方向マイナス側）から見たとき、一対のステップカット部４５ａ、４５ａの間に、深さ確認マーク４０内の封止樹脂２３が露出する（図１０（ａ））。これに対して、ステップカット用ブレード３７が劣化しており、ソーイングの深さが不十分である場合には、ステップカットを行った後、裏面側から見てステップカット領域４５に沿って金属部分のみが露出し、深さ確認マーク４０内の封止樹脂２３を確認することは実質的に不可能である（図１０（ｂ））。
このように、深さ確認マーク４０内の封止樹脂２３を確認することにより、ステップカット時のソーイングの深さが適当であるか否かを簡易的な方法で確認することができる。なお、深さ確認マーク４０内の封止樹脂２３は、目視によって確認しても良く、画像処理装置等により自動で識別するようにしても良い。
次いで、パッケージ領域１０ａ毎に、リードフレーム１０及び封止樹脂２３を切断する（切断工程：２回目のソーイング）（図９（ｂ））。
この際、例えばダイヤモンド砥石からなる切断用ブレード３８を準備する。この切断用ブレード３８は、上述したステップカット用ブレード３７よりも幅が狭い。次に、この切断用ブレード３８を回転させながら移動することにより、切断領域４６を切断する。これにより、切断領域４６内のコネクティングバー１３、外周領域１８及び封止樹脂２３を厚み方向（Ｚ方向）全域にわたって切断（ダイシング）する。この切断作業は、Ｘ方向及びＹ方向に沿って複数回繰り返され、平面視格子状に切断線が形成される。
このようにして、リードフレーム１０が半導体装置２０毎に分離され、図５および図６に示す半導体装置２０が得られる（図８（ｃ））。
以上説明したように、本実施の形態によれば、ステップカット領域４５上に、表面側から薄肉化されることにより深さ確認マーク４０が形成されている。ステップカットを行った後、この深さ確認マーク４０内の封止樹脂２３が裏面側に露出しているか否かを確認することにより、ソーイングの深さが適切であるかを簡易的に確認することができる。これにより、ステップカット用ブレード３７が経時的に劣化したか否かを簡単に判断することができる。この場合、ソーイングの深さを高い頻度で測定する必要が生じないので、半導体装置２０の生産性が低下することを抑えることができる。
また、本実施の形態によれば、深さ確認マーク４０は、コネクティングバー１３に設けられている。これにより、ソーイングの深さが適切であるかをリードフレーム１０の面内の略全域にわたって確認することができる。
また、本実施の形態によれば、深さ確認マーク４０は、コネクティングバー１３の厚み方向途中まで凹んでいる。この深さ確認マーク４０は、リードフレーム１０をエッチングにより形成する際に、ハーフエッチングにより同時に形成することができるので、深さ確認マーク４０を形成する工程を別途設ける必要が生じない。
変形例
次に、図１１乃至図１５により、本実施の形態によるリードフレームの各変形例について説明する。図１１乃至図１５に示す変形例は、深さ確認マークの構成が異なるものであり、他の構成は、図１乃至図１０に示す実施の形態と略同一である。図１１乃至図１５において、図１乃至図１０と同一部分には同一の符号を付して詳細な説明は省略する。
（変形例１）
図１１に示すリードフレーム１０Ａにおいて、コネクティングバー１３に深さ確認マーク４０Ａが設けられている。この場合、深さ確認マーク４０Ａは、表面側から薄肉化された一対の薄肉部４７と、一対の薄肉部４７の間に位置し、薄肉化されていない中間部４８とを有している。
一対の薄肉部４７は、互いに平行に配置されており、それぞれ平面視で細長い略長方形形状を有している。一対の薄肉部４７は、コネクティングバー１３の長さ方向に沿って延びている。また、中間部４８は、コネクティングバー１３の幅方向中央部に形成されている。各薄肉部４７は、ハーフエッチングにより表面側から薄肉化されることにより形成されている。一方、中間部４８は薄肉化されておらず、加工前の金属基板（金属基板３１）と同一の厚みを有している。
図１２（ａ）に示すように、樹脂封止後、深さ確認マーク４０Ａの各薄肉部４７には封止樹脂２３が充填される。そしてステップカット領域４５内のコネクティングバー１３が裏面側からソーイング（ステップカット）された際、一対の薄肉部４７内に充填された封止樹脂２３の間に位置する中間部４８が目印となり、コネクティングバー１３が適切な深さだけステップカットされたか否かを確認できるようになっている。
すなわち、ステップカット用ブレード３７が劣化しておらず、ソーイングの深さが十分確保されている場合には、ステップカットを行った後、裏面側から見たとき、一対の薄肉部４７内にそれぞれ充填された封止樹脂２３と、一対の封止樹脂２３の間に位置する中間部４８とを視認することができる（図１２（ａ））。これに対して、ステップカット用ブレード３７が劣化しており、ソーイングの深さが不十分である場合には、ステップカットを行った後、裏面側から見てステップカット領域４５に沿って金属部分のみが露出する。このため、薄肉部４７内の封止樹脂２３と、一対の封止樹脂２３の間に位置する中間部４８とを確認することは実質的に不可能である（図１２（ｂ））。
本変形例によれば、ステップカットを行った後、一対の薄肉部４７内にそれぞれ充填された封止樹脂２３と、一対の封止樹脂２３の間に位置する中間部４８とが裏面側に露出しているか否かを確認することにより、ソーイングの深さが適切であるかを簡易的に確認することができる。
（変形例２）
図１３に示すリードフレーム１０Ｂにおいて、深さ確認マーク４０Ｂは、表面側から薄肉化された一対の薄肉部４７と、一対の薄肉部４７の間に位置し、薄肉化されていない中間部４８とを有している。
この場合、中間部４８の幅方向両側面に、それぞれテーパー面４８ａが形成されている。この一対のテーパー面４８ａにより、中間部４８は、表面側（Ｚ方向プラス側）から裏面側（Ｚ方向マイナス側）に向けてその幅が徐々に太くなっている。一方、各薄肉部４７は、表面側から裏面側に向けてその幅が徐々に狭くなっている。なお、テーパー面４８ａは、中間部４８の一方の側面のみに形成されていても良い。
図１３に示すように、ステップカット用ブレード３７が劣化しておらず、ソーイングの深さが十分確保されている場合には、ステップカットを行った後、裏面側から見たとき、一対の薄肉部４７内にそれぞれ充填された封止樹脂２３と、一対の封止樹脂２３の間に位置する中間部４８とを視認することができる。
さらに、本変形例によれば、裏面側に露出した中間部４８の幅Ｗ６を測定することにより、ソーイングの深さを簡単に推定することができる。すなわち、ソーイングの深さが浅いほど中間部４８の幅Ｗ６が太くなり、ソーイングの深さが深いほど中間部４８の幅Ｗ６が浅くなる。これにより、ステップカット用ブレード３７がどの程度劣化しているかを簡易的に推測することができる。
このほかの構成は、図１１および図１２に示すリードフレーム１０Ａの構成と略同一である。
（変形例３）
図１４に示すリードフレーム１０Ｃにおいて、深さ確認マーク４０Ｃは、ステップカット領域４５上であって、コネクティングバー１３同士を互いに連結する連結部１９に設けられている。深さ確認マーク４０Ｃは、平面視で略正方形形状を有している。各深さ確認マーク４０Ｃは、連結部１９の中央部に形成されている。各深さ確認マーク４０Ｃの一辺の長さＬ３は、コネクティングバー１３の幅Ｗ２の３０％以上７０％以下としても良い。
各深さ確認マーク４０Ｃは、ハーフエッチングにより連結部１９の表面側から薄肉化されることにより形成されており、その深さは、連結部１９の厚みの３０％以上７０％以下、好ましくは４０％以上６０％以下である。
本実施の形態において、樹脂封止後、各深さ確認マーク４０Ｃには封止樹脂２３が充填される。そしてステップカット領域４５内のコネクティングバー１３が裏面側からソーイング（ステップカット）された際、深さ確認マーク４０Ｃ内の封止樹脂２３が目印となり、コネクティングバー１３が適切な深さだけステップカットされたか確認できるようになっている。
本変形例によれば、ステップカットを行った後、深さ確認マーク４０Ｃ内に充填された封止樹脂２３が裏面側に露出しているか否かを確認することにより、ソーイングの深さが適切であるかを簡易的に確認することができる。この場合、深さ確認マーク４０Ｃが連結部１９に設けられているので、深さ確認マーク４０Ｃによってコネクティングバー１３に影響が生じにくくなっている。
（変形例４）
図１５に示すリードフレーム１０Ｄにおいて、深さ確認マーク４０Ｄは、ステップカット領域４５上であって、外周領域１８に設けられている。深さ確認マーク４０Ｄは、平面視で略長方形形状を有している。各深さ確認マーク４０Ｄは、ステップカット領域４５の幅方向中央部に形成されている。
各深さ確認マーク４０Ｄは、ハーフエッチングにより外周領域１８の表面側から薄肉化されることにより形成されており、その深さは、外周領域１８の厚みの３０％以上７０％以下、好ましくは４０％以上６０％以下である。
本実施の形態において、樹脂封止後、各深さ確認マーク４０Ｄには封止樹脂２３が充填される。そしてステップカット領域４５内の外周領域１８が裏面側からソーイング（ステップカット）された際、深さ確認マーク４０Ｄ内の封止樹脂２３が目印となり、コネクティングバー１３及び外周領域１８が適切な深さだけステップカットされたか確認できるようになっている。
本変形例によれば、ステップカットを行った後、深さ確認マーク４０Ｄ内に充填された封止樹脂２３が裏面側に露出しているか否かを確認することにより、ソーイングの深さが適切であるかを簡易的に確認することができる。また本変形例によれば、深さ確認マーク４０Ｄが外周領域１８に設けられているので、深さ確認マーク４０Ｄを広い面積で形成することができ、深さ確認マーク４０Ｄ内に充填された封止樹脂２３を視認しやすくすることができる。
上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
１０ リードフレーム
１０ａ パッケージ領域
１１ ダイパッド
１２ リード部
１３ コネクティングバー
１４ 吊りリード
１５ 内部端子
１７ 外部端子
１８ 外周領域
１９ 連結部
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ
２３ 封止樹脂
４０ 深さ確認マーク
４５ ステップカット領域
４６ 切断領域

Claims (7)

  1. リードフレームにおいて、
    外周領域と、
    前記外周領域内に配置されたパッケージ領域と、
    前記パッケージ領域の周囲から前記外周領域に延びるとともに、裏面側から前記リードフレームの厚み方向の一部を切除する領域である、ステップカット領域とを備え、
    前記ステップカット領域上に、表面側から薄肉化されることにより深さ確認マークが形成されている、リードフレーム。
  2. 前記パッケージ領域の周囲にコネクティングバーが配置され、前記深さ確認マークは、前記コネクティングバーに設けられている、請求項１記載のリードフレーム。
  3. 前記深さ確認マークは、表面側から薄肉化された一対の薄肉部と、前記一対の薄肉部の間に位置し、薄肉化されていない中間部とを有する、請求項１又は２記載のリードフレーム。
  4. 前記中間部の側面に、テーパー面が形成されている、請求項３記載のリードフレーム。
  5. 前記パッケージ領域の周囲に、互いに直交する２つのコネクティングバーと、前記２つのコネクティングバーを互いに連結する連結部とが配置され、前記深さ確認マークは、前記連結部に設けられている、請求項１記載のリードフレーム。
  6. 前記深さ確認マークは、前記外周領域に設けられている、請求項１記載のリードフレーム。
  7. 半導体装置の製造方法において、
    請求項１乃至６のいずれか一項記載のリードフレームを準備する工程と、
    前記リードフレームを封止樹脂により封止する工程と、
    前記ステップカット領域に沿って、前記リードフレームの厚み方向の一部を切除する工程と、
    前記パッケージ領域毎に前記リードフレーム及び前記封止樹脂を切断する工程とを備えた、半導体装置の製造方法。
JP2017163727A 2017-08-28 2017-08-28 リードフレームおよび半導体装置の製造方法 Active JP6924411B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017163727A JP6924411B2 (ja) 2017-08-28 2017-08-28 リードフレームおよび半導体装置の製造方法
JP2021126902A JP7223347B2 (ja) 2017-08-28 2021-08-02 リードフレームおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017163727A JP6924411B2 (ja) 2017-08-28 2017-08-28 リードフレームおよび半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021126902A Division JP7223347B2 (ja) 2017-08-28 2021-08-02 リードフレームおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019041062A true JP2019041062A (ja) 2019-03-14
JP6924411B2 JP6924411B2 (ja) 2021-08-25

Family

ID=65726068

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017163727A Active JP6924411B2 (ja) 2017-08-28 2017-08-28 リードフレームおよび半導体装置の製造方法
JP2021126902A Active JP7223347B2 (ja) 2017-08-28 2021-08-02 リードフレームおよび半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021126902A Active JP7223347B2 (ja) 2017-08-28 2021-08-02 リードフレームおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (2) JP6924411B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267482A (ja) * 2000-03-21 2001-09-28 Mitsui High Tec Inc リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法
JP2003031730A (ja) * 2001-05-11 2003-01-31 Hitachi Ltd 半導体装置の製造方法
JP2003142509A (ja) * 2001-08-21 2003-05-16 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2009188150A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd リードフレームおよびそれを用いた回路装置の製造方法
JP2015072946A (ja) * 2013-10-01 2015-04-16 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141340B2 (ja) 2003-07-16 2008-08-27 三洋電機株式会社 半導体装置の製造方法
JP2009088412A (ja) 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
JP5899614B2 (ja) 2010-11-26 2016-04-06 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP2013058739A (ja) 2011-08-17 2013-03-28 Dainippon Printing Co Ltd 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、光半導体装置、および、光半導体装置用リードフレームの製造方法
JP6050975B2 (ja) 2012-03-27 2016-12-21 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267482A (ja) * 2000-03-21 2001-09-28 Mitsui High Tec Inc リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法
JP2003031730A (ja) * 2001-05-11 2003-01-31 Hitachi Ltd 半導体装置の製造方法
JP2003142509A (ja) * 2001-08-21 2003-05-16 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
JP2009188150A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd リードフレームおよびそれを用いた回路装置の製造方法
JP2015072946A (ja) * 2013-10-01 2015-04-16 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
JP2021170683A (ja) 2021-10-28
JP6924411B2 (ja) 2021-08-25
JP7223347B2 (ja) 2023-02-16

Similar Documents

Publication Publication Date Title
JP7044142B2 (ja) リードフレームおよびその製造方法
JP6319644B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP6936963B2 (ja) リードフレーム
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6917010B2 (ja) 半導体装置およびその製造方法
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7068640B2 (ja) リードフレームおよび半導体装置の製造方法
JP6810906B2 (ja) リードフレームおよび半導体装置
JP7223347B2 (ja) リードフレームおよび半導体装置の製造方法
JP7249533B2 (ja) リードフレームおよび半導体装置の製造方法
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP6807050B2 (ja) リードフレームおよび半導体装置
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7112663B2 (ja) リードフレームおよび半導体装置の製造方法
JP7380750B2 (ja) リードフレームおよび半導体装置
JP7365588B2 (ja) リードフレームおよび半導体装置
JP7064721B2 (ja) リードフレームおよび半導体装置
JP2018137315A (ja) リードフレームおよび半導体装置
JP2018014397A (ja) リードフレームおよび半導体装置
JP6807043B2 (ja) リードフレームおよび半導体装置
JP6967190B2 (ja) リードフレーム
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2018037610A (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210715

R150 Certificate of patent or registration of utility model

Ref document number: 6924411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150