JPH1050922A - グリッドアレイ型リードフレーム及びこれを用いたリードエンドグリッドアレイ半導体パッケージ - Google Patents
グリッドアレイ型リードフレーム及びこれを用いたリードエンドグリッドアレイ半導体パッケージInfo
- Publication number
- JPH1050922A JPH1050922A JP9024274A JP2427497A JPH1050922A JP H1050922 A JPH1050922 A JP H1050922A JP 9024274 A JP9024274 A JP 9024274A JP 2427497 A JP2427497 A JP 2427497A JP H1050922 A JPH1050922 A JP H1050922A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- grid array
- bent
- leads
- axis direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 パッケージ面積を半導体チップの大きさに小
型化し、単位面積当たり入出力端子として使用される露
出リードエンドの数を増加させ、露出リードエンドの相
互間の間隔を増大させ、リードの相互間の近接による信
号干渉現象によるノイズ発生を減少させて、円滑な信号
伝送による信号伝送の高速化を成し得るグリッドアレイ
型リードフレーム及びこれを用いたリードエンドグリッ
ドアレイ半導体パッケージを提供することである。 【解決手段】 サイドレールにより支持され、相違した
長さを有する少なくとも二つ以上のグループでなる多数
のリードを有し、前記多数のリードの各々に少なくとも
一つ以上の折曲部による少なくとも一つ以上の他の平面
上への方向転換リード部が形成され、前記多数のリード
の一端をなす多数のリードエンドが半導体チップ実装領
域に対応する一定下部領域内の同一平面上にグリッドア
レイを成す。
型化し、単位面積当たり入出力端子として使用される露
出リードエンドの数を増加させ、露出リードエンドの相
互間の間隔を増大させ、リードの相互間の近接による信
号干渉現象によるノイズ発生を減少させて、円滑な信号
伝送による信号伝送の高速化を成し得るグリッドアレイ
型リードフレーム及びこれを用いたリードエンドグリッ
ドアレイ半導体パッケージを提供することである。 【解決手段】 サイドレールにより支持され、相違した
長さを有する少なくとも二つ以上のグループでなる多数
のリードを有し、前記多数のリードの各々に少なくとも
一つ以上の折曲部による少なくとも一つ以上の他の平面
上への方向転換リード部が形成され、前記多数のリード
の一端をなす多数のリードエンドが半導体チップ実装領
域に対応する一定下部領域内の同一平面上にグリッドア
レイを成す。
Description
【０００１】
【発明の属する技術分野】本発明は、グリッドアレイ型
リードフレーム及びこれを用いたリードエンドグリッド
アレイ（Ｌｅａｄ Ｅｎｄ Ｇｒｉｄ Ａｒｒａｙ）半
導体パッケージに関するもので、より詳しくは相違した
長さを有する少なくとも二つ以上のリードグループが存
在し、各グループの各リードに折曲部による他の平面上
への方向転換リード部及び／又は同一平面上の方向転換
リード部を形成させることにより、リードエンドが半導
体チップ実装領域の下部の同一平面上にグリッドアレイ
を成すリードフレーム及び、これを用いたリードエンド
グリッドアレイ半導体パッケージに関するものである。
リードフレーム及びこれを用いたリードエンドグリッド
アレイ（Ｌｅａｄ Ｅｎｄ Ｇｒｉｄ Ａｒｒａｙ）半
導体パッケージに関するもので、より詳しくは相違した
長さを有する少なくとも二つ以上のリードグループが存
在し、各グループの各リードに折曲部による他の平面上
への方向転換リード部及び／又は同一平面上の方向転換
リード部を形成させることにより、リードエンドが半導
体チップ実装領域の下部の同一平面上にグリッドアレイ
を成すリードフレーム及び、これを用いたリードエンド
グリッドアレイ半導体パッケージに関するものである。
【０００２】
【従来の技術】半導体チップ及びその周辺構成部を外部
環境から保護するため、エポキシ樹脂等のプラスチック
で封止させることは比較的安価であるとともに工程効率
性も高いので、リードが側面４方向の同一平面上から延
長されるコードフラット（Ｑｕａｄ Ｆｌａｔ）半導体
パッケージ及び入出力端子としてソルダボールを用いる
ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）半導体パッケージに広範囲に用いられている。
環境から保護するため、エポキシ樹脂等のプラスチック
で封止させることは比較的安価であるとともに工程効率
性も高いので、リードが側面４方向の同一平面上から延
長されるコードフラット（Ｑｕａｄ Ｆｌａｔ）半導体
パッケージ及び入出力端子としてソルダボールを用いる
ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）半導体パッケージに広範囲に用いられている。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来のコードフラット半導体パッケージにおいては、リー
ドがプラスチック封止部内の同一平面上に位置し、パッ
ケージの４側面からパッケージの外部に延長されるの
で、パッケージの小型化が困難であった。又、近来半導
体チップの高集積化による多ピン化現象により飛躍的に
増大したピン数が要求されることにもかかわらず、同一
平面上のピンとピン間の距離を一定値以下に減らすこと
は技術的に困難であるので、このような増大した数のピ
ンを収容するためにはパッケージの大型化が不可避であ
り、これは半導体パッケージの小型化趨勢に逆行する結
果を来す課題があった。
来のコードフラット半導体パッケージにおいては、リー
ドがプラスチック封止部内の同一平面上に位置し、パッ
ケージの４側面からパッケージの外部に延長されるの
で、パッケージの小型化が困難であった。又、近来半導
体チップの高集積化による多ピン化現象により飛躍的に
増大したピン数が要求されることにもかかわらず、同一
平面上のピンとピン間の距離を一定値以下に減らすこと
は技術的に困難であるので、このような増大した数のピ
ンを収容するためにはパッケージの大型化が不可避であ
り、これは半導体パッケージの小型化趨勢に逆行する結
果を来す課題があった。
【０００４】このような従来の多ピン化における問題を
解消するための従来の代案として、入出力端子として基
板の底面に融着させた多数のソルダボールを用いるボー
ルグリッドアレイタイプの半導体パッケージが提案され
ており、これによりコードフラット半導体パッケージよ
りずっと多い数の入出力信号を収容し得ることは勿論、
その大きさもコードフラット半導体パッケージより小型
化することが可能になった。しかし、このようなボール
グリッドアレイ半導体パッケージに使用される回路基板
は高価であるので、製品の値段上昇の要因となることは
勿論、半導体チップの大きさに比べて基板の大きさがず
っと大きいため、パッケージの小型化には依然として限
界があった。
解消するための従来の代案として、入出力端子として基
板の底面に融着させた多数のソルダボールを用いるボー
ルグリッドアレイタイプの半導体パッケージが提案され
ており、これによりコードフラット半導体パッケージよ
りずっと多い数の入出力信号を収容し得ることは勿論、
その大きさもコードフラット半導体パッケージより小型
化することが可能になった。しかし、このようなボール
グリッドアレイ半導体パッケージに使用される回路基板
は高価であるので、製品の値段上昇の要因となることは
勿論、半導体チップの大きさに比べて基板の大きさがず
っと大きいため、パッケージの小型化には依然として限
界があった。
【０００５】又、米国特許番号第５，３６３，２７９号
は、パッケージの面積を減少させるため、半導体チップ
と電気的に接続されたリードをパッケージの側面から延
長させなく、半導体チップが実装される領域下部のパッ
ケージの底面に引き出した、図２３（Ａ）、２３（Ｂ）
のような半導体パッケージを提案している。図２３
（Ａ）に示すように、このような従来のリードフレーム
を用いたパッケージ１００は２列に配列された同一長さ
の２回折曲された多数のリード１０２と、リード１０２
の折曲されなかった部分に接着手段１５０により付着さ
れる半導体チップ１２０と、リード１０２と半導体チッ
プ１２０を電気的に接続させるボンドワイヤー１３０及
び、前記構成要素を外部環境から保護するための封止体
１４０とから構成され、パッケージ１００の小型化のた
め、折曲されたリード１０２の端部１０４を半導体チッ
プ１２０の実装領域の下部の封止体１４０の底面上に突
出されないように２列に露出させている。
は、パッケージの面積を減少させるため、半導体チップ
と電気的に接続されたリードをパッケージの側面から延
長させなく、半導体チップが実装される領域下部のパッ
ケージの底面に引き出した、図２３（Ａ）、２３（Ｂ）
のような半導体パッケージを提案している。図２３
（Ａ）に示すように、このような従来のリードフレーム
を用いたパッケージ１００は２列に配列された同一長さ
の２回折曲された多数のリード１０２と、リード１０２
の折曲されなかった部分に接着手段１５０により付着さ
れる半導体チップ１２０と、リード１０２と半導体チッ
プ１２０を電気的に接続させるボンドワイヤー１３０及
び、前記構成要素を外部環境から保護するための封止体
１４０とから構成され、パッケージ１００の小型化のた
め、折曲されたリード１０２の端部１０４を半導体チッ
プ１２０の実装領域の下部の封止体１４０の底面上に突
出されないように２列に露出させている。
【０００６】しかし、このような従来の半導体パッケー
ジ１００は、図２３（Ｂ）に示すように、パッケージ１
００の底面に露出されたリード端部１０４が２列に対称
状態に配列されているので、パッケージ１００の小型化
は成しているが、入出力端子として使用されるリードの
数が従来のコードフラット半導体パッケージより却って
減少する課題があった。このような課題を解消するた
め、単位面積当たり２列に配列された露出リード端部１
０４の数を増加させると、パッケージ１００をソルダリ
ングによりマザーボード（図示せず）に実装する時、相
互隣接したリード端部１０４間の狭い間隔により相互シ
ョートが発生するか、信号干渉現象によるノイズ発生に
よる信号伝送の高速化が困難になる等のパッケージ不良
をもたらす憂いが高い。従って、このような従来のパッ
ケージ１００においては、露出リード端部１０４の数を
増加させることが現実的に困難であった。
ジ１００は、図２３（Ｂ）に示すように、パッケージ１
００の底面に露出されたリード端部１０４が２列に対称
状態に配列されているので、パッケージ１００の小型化
は成しているが、入出力端子として使用されるリードの
数が従来のコードフラット半導体パッケージより却って
減少する課題があった。このような課題を解消するた
め、単位面積当たり２列に配列された露出リード端部１
０４の数を増加させると、パッケージ１００をソルダリ
ングによりマザーボード（図示せず）に実装する時、相
互隣接したリード端部１０４間の狭い間隔により相互シ
ョートが発生するか、信号干渉現象によるノイズ発生に
よる信号伝送の高速化が困難になる等のパッケージ不良
をもたらす憂いが高い。従って、このような従来のパッ
ケージ１００においては、露出リード端部１０４の数を
増加させることが現実的に困難であった。
【０００７】又、日本国特開平６−５３３９９号は、図
２４（Ａ）、２４（Ｂ）に示すように、Ｕ字形に折曲さ
れた多数のリードを半導体チップの４側面方向に延長さ
せ、このＵ字形リードの底部を樹脂封止部の底面上に露
出させた樹脂封止半導体装置を提案している。しかし、
このような従来の半導体パッケージ２００は、図２４Ｂ
に示すように、パッケージ２００の底面上の４側面に露
出されたリード２０２が半導体チップ実装領域の１列に
正方形に配列される構造であるので、パッケージ２００
の小型化を成すことができないとともに、単位面積当た
り露出リード端部２０２の数を増加させることも前述し
たような諸般問題により現実的に困難な課題があった。
２４（Ａ）、２４（Ｂ）に示すように、Ｕ字形に折曲さ
れた多数のリードを半導体チップの４側面方向に延長さ
せ、このＵ字形リードの底部を樹脂封止部の底面上に露
出させた樹脂封止半導体装置を提案している。しかし、
このような従来の半導体パッケージ２００は、図２４Ｂ
に示すように、パッケージ２００の底面上の４側面に露
出されたリード２０２が半導体チップ実装領域の１列に
正方形に配列される構造であるので、パッケージ２００
の小型化を成すことができないとともに、単位面積当た
り露出リード端部２０２の数を増加させることも前述し
たような諸般問題により現実的に困難な課題があった。
【０００８】従って、本発明の第１目的は、パッケージ
面積を半導体チップの大きさに小型化するとともに単位
面積当たり入出力端子として使用される露出リードエン
ドの数の増加を可能にするグリッドアレイ型リードフレ
ーム及びこれを用いたリードエンドグリッドアレイ半導
体パッケージを提供することである。
面積を半導体チップの大きさに小型化するとともに単位
面積当たり入出力端子として使用される露出リードエン
ドの数の増加を可能にするグリッドアレイ型リードフレ
ーム及びこれを用いたリードエンドグリッドアレイ半導
体パッケージを提供することである。
【０００９】本発明の第２目的は、パッケージ面積を半
導体チップの大きさ程度にし、単位面積当たり露出リー
ドエンドの数の増加を可能にするとともに露出リードエ
ンドの相互間の間隔を増大させ得るグリッドアレイ型リ
ードフレーム及びこれを用いたリードエンドグリッドア
レイ半導体パッケージを提供することである。
導体チップの大きさ程度にし、単位面積当たり露出リー
ドエンドの数の増加を可能にするとともに露出リードエ
ンドの相互間の間隔を増大させ得るグリッドアレイ型リ
ードフレーム及びこれを用いたリードエンドグリッドア
レイ半導体パッケージを提供することである。
【００１０】本発明の第３目的は、単位面積当たり入出
力端子として使用される露出リードエンドの数を増加さ
せるとともに、リードの相互間の近接による信号干渉現
象によるノイズ発生を減少させることにより、円滑な信
号伝送による信号伝送の高速化を成し得るグリッドアレ
イ型リードフレーム及びこれを用いたリードエンドグリ
ッドアレイ半導体パッケージを提供することである。
力端子として使用される露出リードエンドの数を増加さ
せるとともに、リードの相互間の近接による信号干渉現
象によるノイズ発生を減少させることにより、円滑な信
号伝送による信号伝送の高速化を成し得るグリッドアレ
イ型リードフレーム及びこれを用いたリードエンドグリ
ッドアレイ半導体パッケージを提供することである。
【００１１】
【課題を解決するための手段】請求項１記載の発明に係
るグリッドアレイ型リードフレームは、サイドレールに
より支持され、相違した長さを有する少なくとも二つ以
上のグループでなる多数のリードを有し、前記多数のリ
ードの各々に少なくとも一つ以上の折曲部による少なく
とも一つ以上の他の平面上への方向転換リード部が形成
され、前記多数のリードの一端をなす多数のリードエン
ドが半導体チップ実装領域に対応する一定下部領域内の
同一平面上にグリッドアレイを成すことを特徴とする。
るグリッドアレイ型リードフレームは、サイドレールに
より支持され、相違した長さを有する少なくとも二つ以
上のグループでなる多数のリードを有し、前記多数のリ
ードの各々に少なくとも一つ以上の折曲部による少なく
とも一つ以上の他の平面上への方向転換リード部が形成
され、前記多数のリードの一端をなす多数のリードエン
ドが半導体チップ実装領域に対応する一定下部領域内の
同一平面上にグリッドアレイを成すことを特徴とする。
【００１２】請求項２記載の発明に係るグリッドアレイ
型リードフレームは、相違した長さを有する少なくとも
二つ以上のグループのうち、少なくとも一つ以上のグル
ープのリードにそれぞれ少なくとも一つ以上の同一平面
上の方向転換リード部が形成されることを特徴とする。
型リードフレームは、相違した長さを有する少なくとも
二つ以上のグループのうち、少なくとも一つ以上のグル
ープのリードにそれぞれ少なくとも一つ以上の同一平面
上の方向転換リード部が形成されることを特徴とする。
【００１３】請求項３記載の発明に係るグリッドアレイ
型リードフレームは、相違した長さを有する少なくとも
二つ以上のリードグループのリードエンドが部分的に又
は全体的に相互交互の少なくとも三つ以上の横列及び縦
列のグリッドアレイを成すことを特徴とする。
型リードフレームは、相違した長さを有する少なくとも
二つ以上のリードグループのリードエンドが部分的に又
は全体的に相互交互の少なくとも三つ以上の横列及び縦
列のグリッドアレイを成すことを特徴とする。
【００１４】請求項４記載の発明に係るグリッドアレイ
型リードフレームは、相違した長さを有する多数のリー
ドグループの各グループ相互間のリードに形成される折
曲部の数が全部又は部分的に同一であるか、又は全部相
違したことを特徴とする。
型リードフレームは、相違した長さを有する多数のリー
ドグループの各グループ相互間のリードに形成される折
曲部の数が全部又は部分的に同一であるか、又は全部相
違したことを特徴とする。
【００１５】請求項５記載の発明に係るグリッドアレイ
型リードフレームは、各グループ内の多数のリード相互
間のリードに形成される折曲部の数が全部又は部分的に
同一であることを特徴とする。
型リードフレームは、各グループ内の多数のリード相互
間のリードに形成される折曲部の数が全部又は部分的に
同一であることを特徴とする。
【００１６】請求項６記載の発明に係るグリッドアレイ
型リードフレームは、相違した長さを有する多数のリー
ドグループのうち、同一平面上の方向転換リード部が少
なくとも二つ以上のグループに形成され、各グループ相
互間のリードに形成される同一平面上の方向転換リード
部の数が全部又は部分的に同一であるか、又は全部相違
したことを特徴とする。
型リードフレームは、相違した長さを有する多数のリー
ドグループのうち、同一平面上の方向転換リード部が少
なくとも二つ以上のグループに形成され、各グループ相
互間のリードに形成される同一平面上の方向転換リード
部の数が全部又は部分的に同一であるか、又は全部相違
したことを特徴とする。
【００１７】請求項７記載の発明に係るグリッドアレイ
型リードフレームは、各グループ内の多数のリード相互
間のリードに形成される同一平面上の方向転換リード部
の数が全部又は部分的に同一であることを特徴とする。
型リードフレームは、各グループ内の多数のリード相互
間のリードに形成される同一平面上の方向転換リード部
の数が全部又は部分的に同一であることを特徴とする。
【００１８】請求項８記載の発明に係るグリッドアレイ
型リードフレームは、多数のリードのうち、少なくとも
２以上の隣接するリードを相互連結するリード接続部が
さらに形成されていることを特徴とする。
型リードフレームは、多数のリードのうち、少なくとも
２以上の隣接するリードを相互連結するリード接続部が
さらに形成されていることを特徴とする。
【００１９】請求項９記載の発明に係るグリッドアレイ
型リードフレームは、多数の全てのリードがＸ軸及びＺ
軸の２方向、Ｙ軸及びＺ軸の２方向、Ｘ軸、Ｙ軸及びＺ
軸の３方向のいずれかの選択による位置変形されながら
延長されることを特徴とする。
型リードフレームは、多数の全てのリードがＸ軸及びＺ
軸の２方向、Ｙ軸及びＺ軸の２方向、Ｘ軸、Ｙ軸及びＺ
軸の３方向のいずれかの選択による位置変形されながら
延長されることを特徴とする。
【００２０】請求項１０記載の発明に係るグリッドアレ
イ型リードフレームは、同一平面上の方向転換リード部
がＸＹ軸方向転換、Ｘ軸方向転換、Ｙ軸方向転換の少な
くともいずれか一つによる方向転換をなすことを特徴と
する。
イ型リードフレームは、同一平面上の方向転換リード部
がＸＹ軸方向転換、Ｘ軸方向転換、Ｙ軸方向転換の少な
くともいずれか一つによる方向転換をなすことを特徴と
する。
【００２１】請求項１１記載の発明に係るグリッドアレ
イ型リードフレームは、全てのグループのリードがダム
バーに垂直に連結支持されていることを特徴とする。
イ型リードフレームは、全てのグループのリードがダム
バーに垂直に連結支持されていることを特徴とする。
【００２２】請求項１２記載の発明に係るグリッドアレ
イ型リードフレームは、全てのグループのリードが第１
折曲部により下方に折曲された後、第２折曲部により折
曲前の元の延長方向と同方向に延長されることを特徴と
する。
イ型リードフレームは、全てのグループのリードが第１
折曲部により下方に折曲された後、第２折曲部により折
曲前の元の延長方向と同方向に延長されることを特徴と
する。
【００２３】請求項１３記載の発明に係るグリッドアレ
イ型リードフレームは、全てのグループのリード上の第
１折曲部の位置がダムバーから隣接した同一距離上にそ
れぞれ形成され、第２折曲部の位置もダムバーから第１
折曲部に隣接した同一距離上にそれぞれ形成されること
を特徴とする。
イ型リードフレームは、全てのグループのリード上の第
１折曲部の位置がダムバーから隣接した同一距離上にそ
れぞれ形成され、第２折曲部の位置もダムバーから第１
折曲部に隣接した同一距離上にそれぞれ形成されること
を特徴とする。
【００２４】請求項１４記載の発明に係るグリッドアレ
イ型リードフレームは、リードエンドがリードの幅より
拡張された正方形に形成されることを特徴とする。
イ型リードフレームは、リードエンドがリードの幅より
拡張された正方形に形成されることを特徴とする。
【００２５】請求項１５記載の発明に係るグリッドアレ
イ型リードフレームは、リードエンドの底面に入出力端
子として使用される円筒形のリードエンド突出部が形成
されることを特徴とする。
イ型リードフレームは、リードエンドの底面に入出力端
子として使用される円筒形のリードエンド突出部が形成
されることを特徴とする。
【００２６】請求項１６記載の発明に係るグリッドアレ
イ型リードフレームは、リードエンドがリードの進行方
向側の１側面を含んだ少なくとも１側面にリードエンド
チップを有することを特徴とする。
イ型リードフレームは、リードエンドがリードの進行方
向側の１側面を含んだ少なくとも１側面にリードエンド
チップを有することを特徴とする。
【００２７】請求項１７記載の発明に係るグリッドアレ
イ型リードフレームは、リードエンド突出部が少なくと
も３以上の横列及び縦列のグリッドアレイをなすことを
特徴とする。
イ型リードフレームは、リードエンド突出部が少なくと
も３以上の横列及び縦列のグリッドアレイをなすことを
特徴とする。
【００２８】請求項１８記載の発明に係るグリッドアレ
イ型リードフレームは、リードフレームが半導体チップ
搭載板を有することを特徴とする。
イ型リードフレームは、リードフレームが半導体チップ
搭載板を有することを特徴とする。
【００２９】請求項１９記載の発明に係るグリッドアレ
イ型リードフレームは、半導体チップ搭載板が支持部材
により一列に連結支持される複数の長方形搭載板及び複
数の正方形搭載板で構成されることを特徴とする。
イ型リードフレームは、半導体チップ搭載板が支持部材
により一列に連結支持される複数の長方形搭載板及び複
数の正方形搭載板で構成されることを特徴とする。
【００３０】請求項２０記載の発明に係るグリッドアレ
イ型リードフレームは、長方形搭載板がタイバーにより
ダムバーに連結され、タイバーが全てのグループのリー
ド上に形成される第１折曲部及び第２折曲部による折曲
形態と同一形態に折曲されることを特徴とする。
イ型リードフレームは、長方形搭載板がタイバーにより
ダムバーに連結され、タイバーが全てのグループのリー
ド上に形成される第１折曲部及び第２折曲部による折曲
形態と同一形態に折曲されることを特徴とする。
【００３１】請求項２１記載の発明に係るグリッドアレ
イ型リードフレームは、複数の長方形搭載板及び複数の
正方形搭載板の底面に円筒形の放熱用突出部が形成され
ることを特徴とする。
イ型リードフレームは、複数の長方形搭載板及び複数の
正方形搭載板の底面に円筒形の放熱用突出部が形成され
ることを特徴とする。
【００３２】請求項２２記載の発明に係るグリッドアレ
イ型リードフレームは、半導体チップ搭載板がリードフ
レームの対向する２側面の中央部に半導体チップより小
さい面積を有する少なくとも二つ以上の半導体チップ搭
載板で構成されることを特徴とする。
イ型リードフレームは、半導体チップ搭載板がリードフ
レームの対向する２側面の中央部に半導体チップより小
さい面積を有する少なくとも二つ以上の半導体チップ搭
載板で構成されることを特徴とする。
【００３３】請求項２３記載の発明に係るグリッドアレ
イ型リードフレームは、半導体チップ搭載板がリードフ
レームの中央部にタイバーにより支持され、半導体チッ
プより小さい面積を有する半導体チップ搭載板であるこ
とを特徴とする。
イ型リードフレームは、半導体チップ搭載板がリードフ
レームの中央部にタイバーにより支持され、半導体チッ
プより小さい面積を有する半導体チップ搭載板であるこ
とを特徴とする。
【００３４】請求項２４記載の発明に係るグリッドアレ
イ型リードフレームは、リードフレームの少なくとも一
つのコーナーに液状樹脂封止材を案内誘導するためのガ
イドが形成されることを特徴とする。
イ型リードフレームは、リードフレームの少なくとも一
つのコーナーに液状樹脂封止材を案内誘導するためのガ
イドが形成されることを特徴とする。
【００３５】請求項２５記載の発明に係るグリッドアレ
イ型リードフレームは、リードフレームの四つのコーナ
ー部に位置するリードエンドにはコーナーをなす２側面
からそれぞれ延長される二つのリードが結合されること
を特徴とする。
イ型リードフレームは、リードフレームの四つのコーナ
ー部に位置するリードエンドにはコーナーをなす２側面
からそれぞれ延長される二つのリードが結合されること
を特徴とする。
【００３６】請求項２６記載の発明に係るグリッドアレ
イ型リードフレームは、多数のリードが相違した長さを
有する交互の多数グループでなり、Ｘ軸方向に延長され
る交互の多数グループのリードは第１〜第３折曲部によ
り順次Ｚ下向折曲、Ｘ軸方向折曲、Ｚ軸下向折曲により
階段状に形成され、Ｙ軸方向に延長される交互の多数グ
ループのリードは第１〜第３折曲部により順次Ｚ軸下向
折曲、Ｙ軸方向折曲、Ｚ軸下向折曲により階段状に形成
されることを特徴とする。
イ型リードフレームは、多数のリードが相違した長さを
有する交互の多数グループでなり、Ｘ軸方向に延長され
る交互の多数グループのリードは第１〜第３折曲部によ
り順次Ｚ下向折曲、Ｘ軸方向折曲、Ｚ軸下向折曲により
階段状に形成され、Ｙ軸方向に延長される交互の多数グ
ループのリードは第１〜第３折曲部により順次Ｚ軸下向
折曲、Ｙ軸方向折曲、Ｚ軸下向折曲により階段状に形成
されることを特徴とする。
【００３７】請求項２７記載の発明に係るグリッドアレ
イ型リードフレームは、多数のリードが相違した長さを
有する交互の多数グループでなり、Ｘ軸方向に延長され
る交互の多数グループのリードのうち、相対的に長い長
さを有する多数グループのリードには同一平面上のＹ軸
方向転換リード部が形成され、相対的に短い長さを有す
る多数グループのリードにはＹ軸方向転換リード部が形
成されなく、同一平面上のＹ軸方向転換リード部が形成
された多数グループのリードは第１及び第２折曲部によ
り順次Ｚ軸方向折曲、Ｙ軸方向に折曲され、同一平面上
のＹ軸方向転換リード部が形成されない多数グループの
リードは第１及び第２折曲部により順次Ｚ軸下向折曲、
Ｘ軸方向折曲され、Ｙ軸方向に延長される交互の多数グ
ループのリードは第１及び第２折曲部により順次Ｚ軸下
向折曲、Ｙ軸方向折曲されることを特徴とする。
イ型リードフレームは、多数のリードが相違した長さを
有する交互の多数グループでなり、Ｘ軸方向に延長され
る交互の多数グループのリードのうち、相対的に長い長
さを有する多数グループのリードには同一平面上のＹ軸
方向転換リード部が形成され、相対的に短い長さを有す
る多数グループのリードにはＹ軸方向転換リード部が形
成されなく、同一平面上のＹ軸方向転換リード部が形成
された多数グループのリードは第１及び第２折曲部によ
り順次Ｚ軸方向折曲、Ｙ軸方向に折曲され、同一平面上
のＹ軸方向転換リード部が形成されない多数グループの
リードは第１及び第２折曲部により順次Ｚ軸下向折曲、
Ｘ軸方向折曲され、Ｙ軸方向に延長される交互の多数グ
ループのリードは第１及び第２折曲部により順次Ｚ軸下
向折曲、Ｙ軸方向折曲されることを特徴とする。
【００３８】請求項２８記載の発明に係るグリッドアレ
イ型リードフレームは、全てのリードが第１折曲部によ
りＺ軸方向に下向折曲（垂直下向折曲）される代わり
に、Ｘ軸方向に延長される交互の多数グループのリード
のうち、同一平面上のＹ軸方向転換リード部が形成され
なかった多数グループのリードは第１折曲部によりＸＺ
軸方向に斜めに折曲され、Ｘ軸方向に延長される交互の
多数グループのリードのうち、同一平面上のＹ軸方向転
換リード部が形成された多数グループのリードとＹ軸方
向に延長される交互の多数グループのリードは第１折曲
部によりＹＺ軸方向に斜めに折曲されることを特徴とす
る。
イ型リードフレームは、全てのリードが第１折曲部によ
りＺ軸方向に下向折曲（垂直下向折曲）される代わり
に、Ｘ軸方向に延長される交互の多数グループのリード
のうち、同一平面上のＹ軸方向転換リード部が形成され
なかった多数グループのリードは第１折曲部によりＸＺ
軸方向に斜めに折曲され、Ｘ軸方向に延長される交互の
多数グループのリードのうち、同一平面上のＹ軸方向転
換リード部が形成された多数グループのリードとＹ軸方
向に延長される交互の多数グループのリードは第１折曲
部によりＹＺ軸方向に斜めに折曲されることを特徴とす
る。
【００３９】請求項２９記載の発明に係るグリッドアレ
イ型リードフレームは、多数のリードが相違した長さを
有する交互の多数グループでなり、Ｘ軸方向に延長され
る交互の多数グループのリードのうち、相対的に長い長
さを有する多数グループのリードは第１〜第３折曲部に
より順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲さ
れて全体的に階段状に形成され、相対的に短い長さを有
する多数グループのリードは第１〜第３折曲部により順
次Ｚ軸下向折曲、Ｘ軸方向折曲、Ｚ軸下向き折曲されて
全体的に階段状に形成され、Ｙ軸方向に延長される交互
の多数グループのリードは第１〜第３折曲部により順次
Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて階段
状に形成されることを特徴とする。
イ型リードフレームは、多数のリードが相違した長さを
有する交互の多数グループでなり、Ｘ軸方向に延長され
る交互の多数グループのリードのうち、相対的に長い長
さを有する多数グループのリードは第１〜第３折曲部に
より順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲さ
れて全体的に階段状に形成され、相対的に短い長さを有
する多数グループのリードは第１〜第３折曲部により順
次Ｚ軸下向折曲、Ｘ軸方向折曲、Ｚ軸下向き折曲されて
全体的に階段状に形成され、Ｙ軸方向に延長される交互
の多数グループのリードは第１〜第３折曲部により順次
Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて階段
状に形成されることを特徴とする。
【００４０】請求項３０記載の発明に係るグリッドアレ
イ型リードフレームは、リードフレームの中央部にタイ
バーにより支持される半導体チップより小さい面積の半
導体チップ搭載板をさらに包含し、半導体チップ搭載板
領域に対応する下部領域を除外した同一平面上の外郭部
に多数のリードエンドがグリッドアレイをなすことを特
徴とする。
イ型リードフレームは、リードフレームの中央部にタイ
バーにより支持される半導体チップより小さい面積の半
導体チップ搭載板をさらに包含し、半導体チップ搭載板
領域に対応する下部領域を除外した同一平面上の外郭部
に多数のリードエンドがグリッドアレイをなすことを特
徴とする。
【００４１】請求項３１記載の発明に係るグリッドアレ
イ型リードフレームは、リードの一端のリードエンドが
リードフレームに平行し、リードより幅が拡張された拡
張板状に形成されることを特徴とする。
イ型リードフレームは、リードの一端のリードエンドが
リードフレームに平行し、リードより幅が拡張された拡
張板状に形成されることを特徴とする。
【００４２】請求項３２記載の発明に係るグリッドアレ
イ型リードフレームは、Ｘ軸方向に延長される相違した
長さを有する交互の多数グループのリードのうち、相対
的に長い長さを有する多数グループのリードは第１〜第
５折曲部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸
上向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて全体的に
横になったＳ字形に形成され、相対的に短い長さを有す
る多数グループと相対的に長い長さを有するグループの
リードは第１〜第５折曲部により順次Ｚ軸下向折曲、Ｘ
軸方向折曲、Ｚ軸上向折曲、Ｘ軸方向折曲、Ｚ軸下向折
曲されて全体的に横になったＳ字形に形成され、Ｙ軸方
向に延長される交互の多数グループのリードは第１〜第
５折曲部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸
上向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて全体的に
横になったＳ字形に形成されることを特徴とする。
イ型リードフレームは、Ｘ軸方向に延長される相違した
長さを有する交互の多数グループのリードのうち、相対
的に長い長さを有する多数グループのリードは第１〜第
５折曲部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸
上向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて全体的に
横になったＳ字形に形成され、相対的に短い長さを有す
る多数グループと相対的に長い長さを有するグループの
リードは第１〜第５折曲部により順次Ｚ軸下向折曲、Ｘ
軸方向折曲、Ｚ軸上向折曲、Ｘ軸方向折曲、Ｚ軸下向折
曲されて全体的に横になったＳ字形に形成され、Ｙ軸方
向に延長される交互の多数グループのリードは第１〜第
５折曲部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸
上向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて全体的に
横になったＳ字形に形成されることを特徴とする。
【００４３】請求項３３記載の発明に係るグリッドアレ
イ型リードフレームは、Ｘ軸方向に延長される多数グル
ープのリードのうち、相対的に最も長いグループのリー
ドと、Ｙ軸方向に延長される多数グループのリードのう
ち、相対的に最も長いグループのリードとはリードフレ
ームの中央下部に延長されることを特徴とする。
イ型リードフレームは、Ｘ軸方向に延長される多数グル
ープのリードのうち、相対的に最も長いグループのリー
ドと、Ｙ軸方向に延長される多数グループのリードのう
ち、相対的に最も長いグループのリードとはリードフレ
ームの中央下部に延長されることを特徴とする。
【００４４】請求項３４記載の発明に係るグリッドアレ
イ型リードフレームは、各々のリードにおいて、Ｚ軸下
向折曲及びＺ軸上向折曲による二つの他の平面上への方
向転換リード部間に位置するＸ軸又はＹ軸方向の他の平
面上への方向転換リード部とリードエンドが半導体チッ
プ実装領域に対応する一定下部領域内の同一平面上に位
置することを特徴とする。
イ型リードフレームは、各々のリードにおいて、Ｚ軸下
向折曲及びＺ軸上向折曲による二つの他の平面上への方
向転換リード部間に位置するＸ軸又はＹ軸方向の他の平
面上への方向転換リード部とリードエンドが半導体チッ
プ実装領域に対応する一定下部領域内の同一平面上に位
置することを特徴とする。
【００４５】請求項３５記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、半導体チップと、
入出力端子として使用される多数のリードと、半導体チ
ップに形成されたボンドパッドとリードを電気的に接続
させるための電気的接続手段と、半導体チップ、電気的
接続手段及びリードを外部環境から保護するための樹脂
封止材でモルディング形成されたプラスチック封止部と
を含み、前記多数のリードが相違した長さを有する少な
くとも二つ以上のリードグループでなり、各グループの
各リードに少なくとも一つ以上の折曲部による少なくと
も一つ以上の他の平面上への方向転換リード部が形成さ
れて、前記多数のリードの一端ををなすリードエンドが
半導体チップ実装領域に対応する前記プラスチック封止
部の底面領域内で外部に露出されてグリッドアレイをな
すことを特徴とする。
グリッドアレイ半導体パッケージは、半導体チップと、
入出力端子として使用される多数のリードと、半導体チ
ップに形成されたボンドパッドとリードを電気的に接続
させるための電気的接続手段と、半導体チップ、電気的
接続手段及びリードを外部環境から保護するための樹脂
封止材でモルディング形成されたプラスチック封止部と
を含み、前記多数のリードが相違した長さを有する少な
くとも二つ以上のリードグループでなり、各グループの
各リードに少なくとも一つ以上の折曲部による少なくと
も一つ以上の他の平面上への方向転換リード部が形成さ
れて、前記多数のリードの一端ををなすリードエンドが
半導体チップ実装領域に対応する前記プラスチック封止
部の底面領域内で外部に露出されてグリッドアレイをな
すことを特徴とする。
【００４６】請求項３６記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、相違した長さを有
する少なくとも二つ以上のグループのうち、少なくとも
一つ以上のグループのリードにそれぞれ少なくとも一つ
以上の同一平面上の方向転換リード部が形成されること
を特徴とする。
グリッドアレイ半導体パッケージは、相違した長さを有
する少なくとも二つ以上のグループのうち、少なくとも
一つ以上のグループのリードにそれぞれ少なくとも一つ
以上の同一平面上の方向転換リード部が形成されること
を特徴とする。
【００４７】請求項３７記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、相違した長さを有
する少なくとも二つ以上のリードグループのリードエン
ドが部分的に又は全体的に相互交互の少なくとも三つ以
上の横列及び縦列のグリッドアレイを成すことを特徴と
する。
グリッドアレイ半導体パッケージは、相違した長さを有
する少なくとも二つ以上のリードグループのリードエン
ドが部分的に又は全体的に相互交互の少なくとも三つ以
上の横列及び縦列のグリッドアレイを成すことを特徴と
する。
【００４８】請求項３８記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、相違した長さを有
する多数のリードグループの各グループ相互間のリード
に形成される折曲部の数が全部又は部分的に同一である
か、又は全部相違したことを特徴とする。
グリッドアレイ半導体パッケージは、相違した長さを有
する多数のリードグループの各グループ相互間のリード
に形成される折曲部の数が全部又は部分的に同一である
か、又は全部相違したことを特徴とする。
【００４９】請求項３９記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、各グループ内の多
数のリード相互間のリードに形成される折曲部の数が全
部又は部分的に同一であることを特徴とする。
グリッドアレイ半導体パッケージは、各グループ内の多
数のリード相互間のリードに形成される折曲部の数が全
部又は部分的に同一であることを特徴とする。
【００５０】請求項４０記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、相違した長さを有
する多数のリードグループのうち、同一平面上の方向転
換リード部が少なくとも二つ以上のグループに形成さ
れ、各グループ相互間のリードに形成される同一平面上
の方向転換リード部の数が全部又は部分的に同一である
か、又は全部相違したことを特徴とする。
グリッドアレイ半導体パッケージは、相違した長さを有
する多数のリードグループのうち、同一平面上の方向転
換リード部が少なくとも二つ以上のグループに形成さ
れ、各グループ相互間のリードに形成される同一平面上
の方向転換リード部の数が全部又は部分的に同一である
か、又は全部相違したことを特徴とする。
【００５１】請求項４１記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、各グループ内の多
数のリード相互間のリードに形成される同一平面上の方
向転換リード部の数が全部又は部分的に同一であること
を特徴とする。
グリッドアレイ半導体パッケージは、各グループ内の多
数のリード相互間のリードに形成される同一平面上の方
向転換リード部の数が全部又は部分的に同一であること
を特徴とする。
【００５２】請求項４２記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、多数のリードのう
ち、少なくとも２以上の隣接するリードを相互連結する
リード接続部がさらに形成されていることを特徴とす
る。
グリッドアレイ半導体パッケージは、多数のリードのう
ち、少なくとも２以上の隣接するリードを相互連結する
リード接続部がさらに形成されていることを特徴とす
る。
【００５３】請求項４３記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、多数の全てのリー
ドがＸ軸及びＺ軸の２方向、Ｙ軸及びＺ軸の２方向、Ｘ
軸、Ｙ軸及びＺ軸の３方向のいずれかの選択による位置
変形されながら延長されることを特徴とする。
グリッドアレイ半導体パッケージは、多数の全てのリー
ドがＸ軸及びＺ軸の２方向、Ｙ軸及びＺ軸の２方向、Ｘ
軸、Ｙ軸及びＺ軸の３方向のいずれかの選択による位置
変形されながら延長されることを特徴とする。
【００５４】請求項４４記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、同一平面上の方向
転換リード部がＸＹ軸方向転換、Ｘ軸方向転換、Ｙ軸方
向転換の少なくともいずれか一つによる方向転換をなす
ことを特徴とする。
グリッドアレイ半導体パッケージは、同一平面上の方向
転換リード部がＸＹ軸方向転換、Ｘ軸方向転換、Ｙ軸方
向転換の少なくともいずれか一つによる方向転換をなす
ことを特徴とする。
【００５５】請求項４５記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、全てのグループの
リードが第１折曲部により下方に折曲された後、第２折
曲部により折曲前の元の延長方向と同方向に延長される
ことを特徴とする。
グリッドアレイ半導体パッケージは、全てのグループの
リードが第１折曲部により下方に折曲された後、第２折
曲部により折曲前の元の延長方向と同方向に延長される
ことを特徴とする。
【００５６】請求項４６記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、全てのグループの
リード上の第１折曲部の位置がダムバー側端から隣接し
た同一距離上にそれぞれ形成され、第２折曲部の位置も
ダムバー側端から第１折曲部に隣接した同一距離上にそ
れぞれ形成されることを特徴とする。
グリッドアレイ半導体パッケージは、全てのグループの
リード上の第１折曲部の位置がダムバー側端から隣接し
た同一距離上にそれぞれ形成され、第２折曲部の位置も
ダムバー側端から第１折曲部に隣接した同一距離上にそ
れぞれ形成されることを特徴とする。
【００５７】請求項４７記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドがリ
ードの幅より拡張された正方形に形成されることを特徴
とする。
グリッドアレイ半導体パッケージは、リードエンドがリ
ードの幅より拡張された正方形に形成されることを特徴
とする。
【００５８】請求項４８記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドの底
面に入出力端子として使用される円筒形のリードエンド
突出部が形成されることを特徴とする。
グリッドアレイ半導体パッケージは、リードエンドの底
面に入出力端子として使用される円筒形のリードエンド
突出部が形成されることを特徴とする。
【００５９】請求項４９記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドがリ
ードの進行方向側の１側面を含んだ少なくとも１側面に
リードエンドチップを有することを特徴とする。
グリッドアレイ半導体パッケージは、リードエンドがリ
ードの進行方向側の１側面を含んだ少なくとも１側面に
リードエンドチップを有することを特徴とする。
【００６０】請求項５０記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンド突出
部が少なくとも３以上の横列及び縦列のグリッドアレイ
をなすことを特徴とする。
グリッドアレイ半導体パッケージは、リードエンド突出
部が少なくとも３以上の横列及び縦列のグリッドアレイ
をなすことを特徴とする。
【００６１】請求項５１記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、半導体パッケージ
が半導体チップ搭載板を有することを特徴とする。
グリッドアレイ半導体パッケージは、半導体パッケージ
が半導体チップ搭載板を有することを特徴とする。
【００６２】請求項５２記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、半導体チップ搭載
板が支持部材により一列に連結支持される複数の長方形
搭載板及び複数の正方形搭載板で構成されることを特徴
とする。
グリッドアレイ半導体パッケージは、半導体チップ搭載
板が支持部材により一列に連結支持される複数の長方形
搭載板及び複数の正方形搭載板で構成されることを特徴
とする。
【００６３】請求項５３記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、長方形搭載板にタ
イバーが連結され、タイバーが相違した長さを有する全
てのリード上に形成される第１折曲部及び第２折曲部に
よる折曲形態と同一形態に折曲されることを特徴とす
る。
グリッドアレイ半導体パッケージは、長方形搭載板にタ
イバーが連結され、タイバーが相違した長さを有する全
てのリード上に形成される第１折曲部及び第２折曲部に
よる折曲形態と同一形態に折曲されることを特徴とす
る。
【００６４】請求項５４記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、複数の長方形搭載
板及び複数の正方形搭載板の底面に円筒形の放熱用突出
部が形成されることを特徴とする。
グリッドアレイ半導体パッケージは、複数の長方形搭載
板及び複数の正方形搭載板の底面に円筒形の放熱用突出
部が形成されることを特徴とする。
【００６５】請求項５５記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、半導体チップ搭載
板が半導体パッケージの対向する２側面の中央部に半導
体チップより小さい面積を有する少なくとも二つ以上の
半導体チップ搭載板で構成されることを特徴とする。
グリッドアレイ半導体パッケージは、半導体チップ搭載
板が半導体パッケージの対向する２側面の中央部に半導
体チップより小さい面積を有する少なくとも二つ以上の
半導体チップ搭載板で構成されることを特徴とする。
【００６６】請求項５６記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、半導体チップ搭載
板が半導体パッケージの中央部にタイバーにより支持さ
れ、半導体チップより小さい面積を有する半導体チップ
搭載板であることを特徴とする。
グリッドアレイ半導体パッケージは、半導体チップ搭載
板が半導体パッケージの中央部にタイバーにより支持さ
れ、半導体チップより小さい面積を有する半導体チップ
搭載板であることを特徴とする。
【００６７】請求項５７記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、半導体パッケージ
の四つのコーナー部に位置するリードエンドにはコーナ
ーをなす２側面からそれぞれ延長される二つのリードが
結合されることを特徴とする。
グリッドアレイ半導体パッケージは、半導体パッケージ
の四つのコーナー部に位置するリードエンドにはコーナ
ーをなす２側面からそれぞれ延長される二つのリードが
結合されることを特徴とする。
【００６８】請求項５８記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドの露
出面が白金又はパラジウムで鍍金されることを特徴とす
る。
グリッドアレイ半導体パッケージは、リードエンドの露
出面が白金又はパラジウムで鍍金されることを特徴とす
る。
【００６９】請求項５９記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、プラスチック封止
部が半導体チップの上下部及び４側面の全てを封止する
ことを特徴とする。
グリッドアレイ半導体パッケージは、プラスチック封止
部が半導体チップの上下部及び４側面の全てを封止する
ことを特徴とする。
【００７０】請求項６０記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの上面に形成されたボンドパッドとリード
の非折曲部の上面とを上側で接続させるボンドワイヤー
であることを特徴とする。
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの上面に形成されたボンドパッドとリード
の非折曲部の上面とを上側で接続させるボンドワイヤー
であることを特徴とする。
【００７１】請求項６１記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの上面に形成されたボンドパッドとリード
の非折曲部の低面とを下側で接続させるボンドワイヤー
であることを特徴とする。
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの上面に形成されたボンドパッドとリード
の非折曲部の低面とを下側で接続させるボンドワイヤー
であることを特徴とする。
【００７２】請求項６２記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップのボンドパッドとリードの非折曲部の上面
とを接続させるバンプ又はソルダジョイントであること
を特徴とする。
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップのボンドパッドとリードの非折曲部の上面
とを接続させるバンプ又はソルダジョイントであること
を特徴とする。
【００７３】請求項６３記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、電気的接続のため
にボンディングされるリード領域が銀又は白金で鍍金さ
れることを特徴とする。
グリッドアレイ半導体パッケージは、電気的接続のため
にボンディングされるリード領域が銀又は白金で鍍金さ
れることを特徴とする。
【００７４】請求項６４記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、半導体チップの底
面中央部にシグナル引入出用ボンドパッドが整列されて
おり、前記ボンドパッドとリードの非折曲部の底面とが
ボンドワイヤーにより下側で電気的に接続されており、
プラスチック封止部が半導体チップの下部のみを封止し
てパッケージの面積が半導体チップの面積と同一である
ことを特徴とする。
グリッドアレイ半導体パッケージは、半導体チップの底
面中央部にシグナル引入出用ボンドパッドが整列されて
おり、前記ボンドパッドとリードの非折曲部の底面とが
ボンドワイヤーにより下側で電気的に接続されており、
プラスチック封止部が半導体チップの下部のみを封止し
てパッケージの面積が半導体チップの面積と同一である
ことを特徴とする。
【００７５】請求項６５記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドの露
出面が白金又はパラジウムで鍍金されることを特徴とす
る。
グリッドアレイ半導体パッケージは、リードエンドの露
出面が白金又はパラジウムで鍍金されることを特徴とす
る。
【００７６】請求項６６記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、電気的接続のため
にボンディングされるリード部位が銀又は白金で鍍金さ
れることを特徴とする。
グリッドアレイ半導体パッケージは、電気的接続のため
にボンディングされるリード部位が銀又は白金で鍍金さ
れることを特徴とする。
【００７７】請求項６７記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、プラスチック封止
部が半導体チップの下部及び４側面のみを封止して半導
体チップの上面が外部に露出されていることを特徴とす
る。
グリッドアレイ半導体パッケージは、プラスチック封止
部が半導体チップの下部及び４側面のみを封止して半導
体チップの上面が外部に露出されていることを特徴とす
る。
【００７８】請求項６８記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの底面のボンドパッドとリードの非折曲部
の底面とを下側で接続させるボンドワイヤーであること
を特徴とする。
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの底面のボンドパッドとリードの非折曲部
の底面とを下側で接続させるボンドワイヤーであること
を特徴とする。
【００７９】請求項６９記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの底面のボンドパッドとリードの非折曲部
の上面とを電気的に接続させるバンプ又はソルダジョイ
ントであることを特徴とする。
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの底面のボンドパッドとリードの非折曲部
の上面とを電気的に接続させるバンプ又はソルダジョイ
ントであることを特徴とする。
【００８０】請求項７０記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、ボンドパッドが底
面に形成される半導体チップの上面に放熱板が付着さ
れ、前記放熱板の上面が外部に露出されていることを特
徴とする。
グリッドアレイ半導体パッケージは、ボンドパッドが底
面に形成される半導体チップの上面に放熱板が付着さ
れ、前記放熱板の上面が外部に露出されていることを特
徴とする。
【００８１】請求項７１記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの上面に形成されたボンドパッドとリード
の非折曲部の上面とを上側で接続させるボンドワイヤー
であることを特徴とする。
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの上面に形成されたボンドパッドとリード
の非折曲部の上面とを上側で接続させるボンドワイヤー
であることを特徴とする。
【００８２】請求項７２記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの底面に形成されたボンドパッドとリード
の非折曲部の底面とを下側で接続させるボンドワイヤー
であることを特徴とする。
グリッドアレイ半導体パッケージは、電気的接続手段が
半導体チップの底面に形成されたボンドパッドとリード
の非折曲部の底面とを下側で接続させるボンドワイヤー
であることを特徴とする。
【００８３】請求項７３記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リード上に実装さ
れる半導体チップのボンドパッドが形成されていない上
面に少なくとも一つの半導体チップが積層され、最上層
の半導体チップの上面のボンドパッドとリードとはボン
ドワイヤーにより電気的に接続され、最下層の半導体チ
ップの底面のボンドパッドとリードはバンプ又はソルダ
ジョイントにより電気的に接続されることを特徴とす
る。
グリッドアレイ半導体パッケージは、リード上に実装さ
れる半導体チップのボンドパッドが形成されていない上
面に少なくとも一つの半導体チップが積層され、最上層
の半導体チップの上面のボンドパッドとリードとはボン
ドワイヤーにより電気的に接続され、最下層の半導体チ
ップの底面のボンドパッドとリードはバンプ又はソルダ
ジョイントにより電気的に接続されることを特徴とす
る。
【００８４】請求項７４記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドの露
出面が白金又はパラジウムで鍍金されることを特徴とす
る。
グリッドアレイ半導体パッケージは、リードエンドの露
出面が白金又はパラジウムで鍍金されることを特徴とす
る。
【００８５】請求項７５記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドの反
対側のリード一端がパッケージの外部に延長されて羽形
状又はＪ字形に折曲されることを特徴とする。
グリッドアレイ半導体パッケージは、リードエンドの反
対側のリード一端がパッケージの外部に延長されて羽形
状又はＪ字形に折曲されることを特徴とする。
【００８６】請求項７６記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、パッケージの外部
に延長されて折曲されたリードの一端の内側にソルダボ
ールが融着されることを特徴とする。
グリッドアレイ半導体パッケージは、パッケージの外部
に延長されて折曲されたリードの一端の内側にソルダボ
ールが融着されることを特徴とする。
【００８７】請求項７７記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドの反
対側のリードの一端がパッケージの外部に延長されて羽
形状又はＪ字形に折曲されることを特徴とする。
グリッドアレイ半導体パッケージは、リードエンドの反
対側のリードの一端がパッケージの外部に延長されて羽
形状又はＪ字形に折曲されることを特徴とする。
【００８８】請求項７８記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、パッケージの外部
に延長されて折曲されたリードの一端の内側にソルダボ
ールが融着されることを特徴とする。
グリッドアレイ半導体パッケージは、パッケージの外部
に延長されて折曲されたリードの一端の内側にソルダボ
ールが融着されることを特徴とする。
【００８９】請求項７９記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、多数のリードが相
違した長さを有する交互の多数グループでなり、Ｘ軸方
向に延長される交互の多数グループのリードは第１〜第
３折曲部により順次Ｚ下向折曲、Ｘ軸方向折曲、Ｚ軸下
向折曲により階段状に形成され、Ｙ軸方向に延長される
交互の多数グループのリードは第１〜第３折曲部により
順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲により
階段状に形成されることを特徴とする。
グリッドアレイ半導体パッケージは、多数のリードが相
違した長さを有する交互の多数グループでなり、Ｘ軸方
向に延長される交互の多数グループのリードは第１〜第
３折曲部により順次Ｚ下向折曲、Ｘ軸方向折曲、Ｚ軸下
向折曲により階段状に形成され、Ｙ軸方向に延長される
交互の多数グループのリードは第１〜第３折曲部により
順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲により
階段状に形成されることを特徴とする。
【００９０】請求項８０記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、多数のリードが相
違した長さを有する交互の多数グループでなり、Ｘ軸方
向に延長される交互の多数グループのリードのうち、相
対的に長い長さを有する多数グループのリードには同一
平面上のＹ軸方向転換リード部が形成され、相対的に短
い長さを有する多数グループのリードにはＹ軸方向転換
リード部が形成されなく、同一平面上のＹ軸方向転換リ
ード部が形成された多数グループのリードは第１及び第
２折曲部により順次Ｚ軸方向折曲、Ｙ軸方向に折曲さ
れ、同一平面上のＹ軸方向転換リード部が形成されない
多数グループのリードは第１及び第２折曲部により順次
Ｚ軸下向折曲、Ｘ軸方向折曲され、Ｙ軸方向に延長され
る交互の多数グループのリードは第１及び第２折曲部に
より順次Ｚ軸下向折曲、Ｙ軸方向折曲されることを特徴
とする。
グリッドアレイ半導体パッケージは、多数のリードが相
違した長さを有する交互の多数グループでなり、Ｘ軸方
向に延長される交互の多数グループのリードのうち、相
対的に長い長さを有する多数グループのリードには同一
平面上のＹ軸方向転換リード部が形成され、相対的に短
い長さを有する多数グループのリードにはＹ軸方向転換
リード部が形成されなく、同一平面上のＹ軸方向転換リ
ード部が形成された多数グループのリードは第１及び第
２折曲部により順次Ｚ軸方向折曲、Ｙ軸方向に折曲さ
れ、同一平面上のＹ軸方向転換リード部が形成されない
多数グループのリードは第１及び第２折曲部により順次
Ｚ軸下向折曲、Ｘ軸方向折曲され、Ｙ軸方向に延長され
る交互の多数グループのリードは第１及び第２折曲部に
より順次Ｚ軸下向折曲、Ｙ軸方向折曲されることを特徴
とする。
【００９１】請求項８１記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、全てのリードが第
１折曲部によりＺ軸方向に下向折曲（垂直下向折曲）さ
れる代わりに、Ｘ軸方向に延長される交互の多数グルー
プのリードのうち、同一平面上のＹ軸方向転換リード部
が形成されなかった多数グループのリードは第１折曲部
によりＸＺ軸方向に斜めに折曲され、Ｘ軸方向に延長さ
れる交互の多数グループのリードのうち、同一平面上の
Ｙ軸方向転換リード部が形成された多数グループのリー
ドとＹ軸方向に延長される交互の多数グループのリード
は第１折曲部によりＹＺ軸方向に斜めに折曲されること
を特徴とする。
グリッドアレイ半導体パッケージは、全てのリードが第
１折曲部によりＺ軸方向に下向折曲（垂直下向折曲）さ
れる代わりに、Ｘ軸方向に延長される交互の多数グルー
プのリードのうち、同一平面上のＹ軸方向転換リード部
が形成されなかった多数グループのリードは第１折曲部
によりＸＺ軸方向に斜めに折曲され、Ｘ軸方向に延長さ
れる交互の多数グループのリードのうち、同一平面上の
Ｙ軸方向転換リード部が形成された多数グループのリー
ドとＹ軸方向に延長される交互の多数グループのリード
は第１折曲部によりＹＺ軸方向に斜めに折曲されること
を特徴とする。
【００９２】請求項８２記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、多数のリードが相
違した長さを有する交互の多数グループでなり、Ｘ軸方
向に延長される交互の多数グループのリードのうち、相
対的に長い長さを有する多数グループのリードは第１〜
第３折曲部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ
軸下向折曲されて全体的に階段状に形成され、相対的に
短い長さを有する多数グループのリードは第１〜第３折
曲部により順次Ｚ軸下向折曲、Ｘ軸方向折曲、Ｚ軸下向
き折曲されて全体的に階段状に形成され、Ｙ軸方向に延
長される交互の多数グループのリードは第１〜第３折曲
部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折
曲されて階段状に形成されることを特徴とする。
グリッドアレイ半導体パッケージは、多数のリードが相
違した長さを有する交互の多数グループでなり、Ｘ軸方
向に延長される交互の多数グループのリードのうち、相
対的に長い長さを有する多数グループのリードは第１〜
第３折曲部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ
軸下向折曲されて全体的に階段状に形成され、相対的に
短い長さを有する多数グループのリードは第１〜第３折
曲部により順次Ｚ軸下向折曲、Ｘ軸方向折曲、Ｚ軸下向
き折曲されて全体的に階段状に形成され、Ｙ軸方向に延
長される交互の多数グループのリードは第１〜第３折曲
部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折
曲されて階段状に形成されることを特徴とする。
【００９３】請求項８３記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードフレームの
中央部にタイバーにより支持される半導体チップより小
さい面積の半導体チップ搭載板をさらに包含し、半導体
チップ搭載板領域に対応する下部領域を除外した同一平
面上の外郭部に多数のリードエンドがグリッドアレイを
なすことを特徴とする。
グリッドアレイ半導体パッケージは、リードフレームの
中央部にタイバーにより支持される半導体チップより小
さい面積の半導体チップ搭載板をさらに包含し、半導体
チップ搭載板領域に対応する下部領域を除外した同一平
面上の外郭部に多数のリードエンドがグリッドアレイを
なすことを特徴とする。
【００９４】請求項８４記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードの一端のリ
ードエンドが半導体パッケージに平行し、リードより幅
が拡張された拡張板状に形成されることを特徴とする。
グリッドアレイ半導体パッケージは、リードの一端のリ
ードエンドが半導体パッケージに平行し、リードより幅
が拡張された拡張板状に形成されることを特徴とする。
【００９５】請求項８５記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、Ｘ軸方向に延長さ
れる相違した長さを有する交互の多数グループのリード
のうち、相対的に長い長さを有する多数グループのリー
ドは第１〜第５折曲部により順次Ｚ軸下向折曲、Ｙ軸方
向折曲、Ｚ軸上向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲さ
れて全体的に横になったＳ字形に形成され、相対的に短
い長さを有する多数グループと相対的に長い長さを有す
るグループのリードは第１〜第５折曲部により順次Ｚ軸
下向折曲、Ｘ軸方向折曲、Ｚ軸上向折曲、Ｘ軸方向折
曲、Ｚ軸下向折曲されて全体的に横になったＳ字形に形
成され、Ｙ軸方向に延長される交互の多数グループのリ
ードは第１〜第５折曲部により順次Ｚ軸下向折曲、Ｙ軸
方向折曲、Ｚ軸上向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲
されて全体的に横になったＳ字形に形成されることを特
徴とする。
グリッドアレイ半導体パッケージは、Ｘ軸方向に延長さ
れる相違した長さを有する交互の多数グループのリード
のうち、相対的に長い長さを有する多数グループのリー
ドは第１〜第５折曲部により順次Ｚ軸下向折曲、Ｙ軸方
向折曲、Ｚ軸上向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲さ
れて全体的に横になったＳ字形に形成され、相対的に短
い長さを有する多数グループと相対的に長い長さを有す
るグループのリードは第１〜第５折曲部により順次Ｚ軸
下向折曲、Ｘ軸方向折曲、Ｚ軸上向折曲、Ｘ軸方向折
曲、Ｚ軸下向折曲されて全体的に横になったＳ字形に形
成され、Ｙ軸方向に延長される交互の多数グループのリ
ードは第１〜第５折曲部により順次Ｚ軸下向折曲、Ｙ軸
方向折曲、Ｚ軸上向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲
されて全体的に横になったＳ字形に形成されることを特
徴とする。
【００９６】請求項８６記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、Ｘ軸方向に延長さ
れる多数グループのリードのうち、相対的に最も長いグ
ループのリードと、Ｙ軸方向に延長される多数グループ
のリードのうち、相対的に最も長いグループのリードと
はリードフレームの中央下部に延長されることを特徴と
する。
グリッドアレイ半導体パッケージは、Ｘ軸方向に延長さ
れる多数グループのリードのうち、相対的に最も長いグ
ループのリードと、Ｙ軸方向に延長される多数グループ
のリードのうち、相対的に最も長いグループのリードと
はリードフレームの中央下部に延長されることを特徴と
する。
【００９７】請求項８７記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、各々のリードにお
いて、Ｚ軸下向折曲及びＺ軸上向折曲による二つの他の
平面上への方向転換リード部間に位置するＸ軸又はＹ軸
方向の他の平面上への方向転換リード部とリードエンド
が半導体チップ実装領域に対応する一定下部領域内の同
一平面上に位置することを特徴とする。
グリッドアレイ半導体パッケージは、各々のリードにお
いて、Ｚ軸下向折曲及びＺ軸上向折曲による二つの他の
平面上への方向転換リード部間に位置するＸ軸又はＹ軸
方向の他の平面上への方向転換リード部とリードエンド
が半導体チップ実装領域に対応する一定下部領域内の同
一平面上に位置することを特徴とする。
【００９８】請求項８８記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドの露
出面がプラスチック封止部の底面と同一平面上に位置す
ることを特徴とする。
グリッドアレイ半導体パッケージは、リードエンドの露
出面がプラスチック封止部の底面と同一平面上に位置す
ることを特徴とする。
【００９９】請求項８９記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドの露
出面がリードの厚さだけプラスチック封止部の底面から
突出されていることを特徴とする。
グリッドアレイ半導体パッケージは、リードエンドの露
出面がリードの厚さだけプラスチック封止部の底面から
突出されていることを特徴とする。
【０１００】請求項９０記載の発明に係るリードエンド
グリッドアレイ半導体パッケージは、リードエンドの露
出面にソルダボールが融着されたことを特徴とする。
グリッドアレイ半導体パッケージは、リードエンドの露
出面にソルダボールが融着されたことを特徴とする。
【０１０１】
【発明の実施の形態】以下、本発明のグリッドアレイ型
リードフレーム及びこれを用いたリードエンドグリッド
アレイ半導体パッケージの一実施の形態を添付図面を参
照して詳しく説明する。なお、図面において、平面図上
でのＸ軸は図面上の横方向、Ｙ軸は図面上の縦方向、Ｚ
軸は紙面の前後方向を意味し、側断面図上でのＸ軸は図
面上の横方向、Ｙ軸は紙面の前後方向、Ｚ軸は図面上の
縦方向を意味する。又、本明細書の全般にわたって使用
する“グリッドアレイ（Ｇｒｉｄ Ａｒｒａｙ）”とい
う用語はリードエンド（Ｌｅａｄ Ｅｎｄ）又はリード
エンド突出部が半導体チップ実装領域に対応する下方の
一定領域内の同一平面（つまり、半導体パッケージの製
造時、モルディング形成されるプラスチック封止部の底
面）上に少なくとも３以上の横列と縦列を成しつつ配列
されているものを意味し、各々の横列と縦列は隣接する
横列及び縦列と相互部分的に又は全体的に交互に配列さ
れたものも包含する意味である。
リードフレーム及びこれを用いたリードエンドグリッド
アレイ半導体パッケージの一実施の形態を添付図面を参
照して詳しく説明する。なお、図面において、平面図上
でのＸ軸は図面上の横方向、Ｙ軸は図面上の縦方向、Ｚ
軸は紙面の前後方向を意味し、側断面図上でのＸ軸は図
面上の横方向、Ｙ軸は紙面の前後方向、Ｚ軸は図面上の
縦方向を意味する。又、本明細書の全般にわたって使用
する“グリッドアレイ（Ｇｒｉｄ Ａｒｒａｙ）”とい
う用語はリードエンド（Ｌｅａｄ Ｅｎｄ）又はリード
エンド突出部が半導体チップ実装領域に対応する下方の
一定領域内の同一平面（つまり、半導体パッケージの製
造時、モルディング形成されるプラスチック封止部の底
面）上に少なくとも３以上の横列と縦列を成しつつ配列
されているものを意味し、各々の横列と縦列は隣接する
横列及び縦列と相互部分的に又は全体的に交互に配列さ
れたものも包含する意味である。
【０１０２】図１（Ａ）は本実施の形態の第１具体例で
あるグリッドアレイ型リードフレーム１の平面図であ
り、図１（Ｂ）は図１（Ａ）のＡ−Ａ線についての側断
面図であり、便宜上ともに説明する。サイドレール（図
示せず、ダムバー７’の外側に形成される）及びダムバ
ー７’に垂直に連結支持される多数のリード２は相違し
た長さを有する多数グループでなされ、フレーム１の中
央部に向いてＸ軸又はＹ軸方向に延長される全てのリー
ド２には第１及び第２折曲部３、３ａのそれぞれによる
二つの他の平面上への方向転換リード部２ａ、２ｂがそ
れぞれ形成され、前記多数グループ中の少なくとも一つ
以上のリードグループには少なくとも一つ以上の同一平
面上の方向転換部２’が形成でき、リード２の延長方向
の一端には元のリード幅より幅の拡張された正方形のリ
ードエンド４が形成される。
あるグリッドアレイ型リードフレーム１の平面図であ
り、図１（Ｂ）は図１（Ａ）のＡ−Ａ線についての側断
面図であり、便宜上ともに説明する。サイドレール（図
示せず、ダムバー７’の外側に形成される）及びダムバ
ー７’に垂直に連結支持される多数のリード２は相違し
た長さを有する多数グループでなされ、フレーム１の中
央部に向いてＸ軸又はＹ軸方向に延長される全てのリー
ド２には第１及び第２折曲部３、３ａのそれぞれによる
二つの他の平面上への方向転換リード部２ａ、２ｂがそ
れぞれ形成され、前記多数グループ中の少なくとも一つ
以上のリードグループには少なくとも一つ以上の同一平
面上の方向転換部２’が形成でき、リード２の延長方向
の一端には元のリード幅より幅の拡張された正方形のリ
ードエンド４が形成される。
【０１０３】より具体的には、フレーム１の中央部に向
いてＸ軸方向に延長される全てのリード２は第１折曲部
３によるＸＺ軸方向に斜めに折曲された他の平面上への
方向転換リード部２ａと、第２折曲部３ａにより折曲前
の元の方向と同一方向であるＸ軸方向に折曲された他の
平面上への方向転換リード部２ｂとを有し（図１Ｂ参
照）、フレーム１の中央部に向いてＹ軸方向に延長され
る全てのリード２は第１折曲部３によるＹＺ軸方向に折
曲された他の平面上への方向転換リード部２ａと、第２
折曲部３ａにより折曲前の元の方向と同一方向であるＸ
軸方向に折曲された他の平面上への方向転換リード部２
ｂとを有する。全てのリード２上に形成される第１折曲
部３の位置はダムバー７’から同一距離を置きプラスチ
ック封止領域（一点鎖線で表示された部分）の内側隣接
部分に形成され、第１折曲部３によりリード２は下方に
斜めに折曲される。次いで、ダムバー７’から第１折曲
部に隣接した同一距離上に位置する第２折曲部３ａによ
り折曲前の元の延長方向と同一方向に延長される。結
局、各リード２はＸ軸及び／又はＹ軸及びＺ軸方向に位
置変更して半導体チップ実装領域（二点鎖線で表示した
領域内）の下部に延長される。
いてＸ軸方向に延長される全てのリード２は第１折曲部
３によるＸＺ軸方向に斜めに折曲された他の平面上への
方向転換リード部２ａと、第２折曲部３ａにより折曲前
の元の方向と同一方向であるＸ軸方向に折曲された他の
平面上への方向転換リード部２ｂとを有し（図１Ｂ参
照）、フレーム１の中央部に向いてＹ軸方向に延長され
る全てのリード２は第１折曲部３によるＹＺ軸方向に折
曲された他の平面上への方向転換リード部２ａと、第２
折曲部３ａにより折曲前の元の方向と同一方向であるＸ
軸方向に折曲された他の平面上への方向転換リード部２
ｂとを有する。全てのリード２上に形成される第１折曲
部３の位置はダムバー７’から同一距離を置きプラスチ
ック封止領域（一点鎖線で表示された部分）の内側隣接
部分に形成され、第１折曲部３によりリード２は下方に
斜めに折曲される。次いで、ダムバー７’から第１折曲
部に隣接した同一距離上に位置する第２折曲部３ａによ
り折曲前の元の延長方向と同一方向に延長される。結
局、各リード２はＸ軸及び／又はＹ軸及びＺ軸方向に位
置変更して半導体チップ実装領域（二点鎖線で表示した
領域内）の下部に延長される。
【０１０４】図１（Ａ）において、Ｘ軸方向に延長され
るリード２には同一平面上の方向転換リード部２’が形
成されなく（但し、コーナーに隣接したリードは例外
で、方向転換リード部２’が二つ又は四つ形成されてい
る）、Ｙ軸方向に延長されるリード２には同一平面上の
方向転換リード部２’が形成されなかったものと二つ又
は六つ形成されたものとが交互に位置し、各コーナー部
には二つのリード２が一つのリードエンド４を形成する
ようになっているが、このような折曲及びアレイ形態は
任意的であり、必要によって変形可能であることは勿論
である。
るリード２には同一平面上の方向転換リード部２’が形
成されなく（但し、コーナーに隣接したリードは例外
で、方向転換リード部２’が二つ又は四つ形成されてい
る）、Ｙ軸方向に延長されるリード２には同一平面上の
方向転換リード部２’が形成されなかったものと二つ又
は六つ形成されたものとが交互に位置し、各コーナー部
には二つのリード２が一つのリードエンド４を形成する
ようになっているが、このような折曲及びアレイ形態は
任意的であり、必要によって変形可能であることは勿論
である。
【０１０５】従って、多数の全てのリードがＸ軸及びＺ
軸の２方向、又はＹ軸及びＺ軸の２方向、又はＸ軸及び
Ｙ軸とＺ軸の３方向のいずれかの選択による位置変更を
成しながら半導体チップ実装領域下部の同一平面上に延
長されてグリッドアレイをなす。このようにして、各々
のリードエンド４は半導体チップ実装領域（二点鎖線で
表示した部分）に対応する一定下部領域内の同一平面上
の予め決定された所定位置に位置し、交互の横列と縦列
のグリッドアレイをなすことになる。図１（Ａ）の場
合、相違した長さを有するリードグループは８グループ
であり（Ｚ軸方向延長２グループ、Ｙ軸方向延長４グル
ープ、コーナーのリードエンドに延長される２グルー
プ）、リードエンド４は８列の交互の横列（但し、４列
と５列は対称である）と１１列の交互の縦列のグリッド
アレイを例示している。
軸の２方向、又はＹ軸及びＺ軸の２方向、又はＸ軸及び
Ｙ軸とＺ軸の３方向のいずれかの選択による位置変更を
成しながら半導体チップ実装領域下部の同一平面上に延
長されてグリッドアレイをなす。このようにして、各々
のリードエンド４は半導体チップ実装領域（二点鎖線で
表示した部分）に対応する一定下部領域内の同一平面上
の予め決定された所定位置に位置し、交互の横列と縦列
のグリッドアレイをなすことになる。図１（Ａ）の場
合、相違した長さを有するリードグループは８グループ
であり（Ｚ軸方向延長２グループ、Ｙ軸方向延長４グル
ープ、コーナーのリードエンドに延長される２グルー
プ）、リードエンド４は８列の交互の横列（但し、４列
と５列は対称である）と１１列の交互の縦列のグリッド
アレイを例示している。
【０１０６】又、リード２が一体に結合されている１側
面を除外したリードエンド４の３側面のうち、リード２
の進行方向側面を含んだ少なくとも１側面にはリードエ
ンドチップ４”が形成される。リードエンドチップ４”
は、グリッドアレイ型リードフレーム１を用いた半導体
パッケージの製造時、モルディング形成されるプラスチ
ック封止部（図示せず）内にリードエンド４を堅固に固
定させる役割をする。リードエンド４の底面には食刻
（Ｅｔｃｈｉｎｇ）処理により円筒状に突出されたリー
ドエンド突出部４’が形成される（図１Ａではリードエ
ンド４内の点線で表示した円形部分）。リードエンド突
出部４’は半導体パッケージの製造後に入出力端子とし
て使用される。
面を除外したリードエンド４の３側面のうち、リード２
の進行方向側面を含んだ少なくとも１側面にはリードエ
ンドチップ４”が形成される。リードエンドチップ４”
は、グリッドアレイ型リードフレーム１を用いた半導体
パッケージの製造時、モルディング形成されるプラスチ
ック封止部（図示せず）内にリードエンド４を堅固に固
定させる役割をする。リードエンド４の底面には食刻
（Ｅｔｃｈｉｎｇ）処理により円筒状に突出されたリー
ドエンド突出部４’が形成される（図１Ａではリードエ
ンド４内の点線で表示した円形部分）。リードエンド突
出部４’は半導体パッケージの製造後に入出力端子とし
て使用される。
【０１０７】半導体チップ（図示せず）は図１（Ａ）及
び図１（Ｂ）に示した半導体チップ搭載板５上にエポキ
シ樹脂又は接着テープ等のような接着手段により付着さ
れ、点線で表示した部分はプラスチック封止部の形成後
に形成される領域を示す。半導体チップ搭載板５は本発
明のグリッドアレイ型リードフレーム１の左右両側の長
方形搭載板５’及び中央部の三つの正方形搭載板５”が
一列に支持部材６’により支持され、二つの長方形搭載
板５’は第１及び第２折曲部３、３ａによりリード２と
同様に折曲されたそれぞれ二つのタイバー６によりダム
バー７’に支持されている。搭載板５’、５”の底面に
は円形突出部５ａ（図１Ａでは搭載板５’、５”上に円
形の点線で表示した部分）がリードエンド突出部４’と
同一平面上に形成されされ、半導体パッケージの製造後
に円形突出部５ａがプラスチック封止部（図示せず）の
外部に露出されるので、半導体チップの動作時に発生さ
れる熱が効率的に外部に放出されるようにする。このよ
うな搭載板５の形状及び配列は必要によって変形して選
択し得ることは勿論である。
び図１（Ｂ）に示した半導体チップ搭載板５上にエポキ
シ樹脂又は接着テープ等のような接着手段により付着さ
れ、点線で表示した部分はプラスチック封止部の形成後
に形成される領域を示す。半導体チップ搭載板５は本発
明のグリッドアレイ型リードフレーム１の左右両側の長
方形搭載板５’及び中央部の三つの正方形搭載板５”が
一列に支持部材６’により支持され、二つの長方形搭載
板５’は第１及び第２折曲部３、３ａによりリード２と
同様に折曲されたそれぞれ二つのタイバー６によりダム
バー７’に支持されている。搭載板５’、５”の底面に
は円形突出部５ａ（図１Ａでは搭載板５’、５”上に円
形の点線で表示した部分）がリードエンド突出部４’と
同一平面上に形成されされ、半導体パッケージの製造後
に円形突出部５ａがプラスチック封止部（図示せず）の
外部に露出されるので、半導体チップの動作時に発生さ
れる熱が効率的に外部に放出されるようにする。このよ
うな搭載板５の形状及び配列は必要によって変形して選
択し得ることは勿論である。
【０１０８】又、本実施の形態のグリッドアレイ型リー
ドフレーム１の４コーナー部分には、半導体パッケージ
の製造時にモルディングされてプラスチック封止部を形
成する液状の樹脂封止材を案内誘導するためのガイド８
が形成され、ガイド８には折曲部が形成されていないの
でダムバー７’と同一平面上に位置することになる。こ
のようなガイド８の形状は必要によって任意の形状に変
形できる。
ドフレーム１の４コーナー部分には、半導体パッケージ
の製造時にモルディングされてプラスチック封止部を形
成する液状の樹脂封止材を案内誘導するためのガイド８
が形成され、ガイド８には折曲部が形成されていないの
でダムバー７’と同一平面上に位置することになる。こ
のようなガイド８の形状は必要によって任意の形状に変
形できる。
【０１０９】図２は本実施の形態の第２具体例であるグ
リッドアレイ型リードフレーム１’の平面図で、多数の
リードが相違した長さを有する少なくとも二つ以上のグ
ループでなり、フレーム１’の中央に向いてＹ軸方向に
延長される各々のリード２には、リードエンド４への延
長線上に少なくとも一つの同一平面上の方向転換リード
部２’及び少なくとも一つの折曲部３、３ａ〜３ｃによ
る少なくとも一つの他の平面上への方向転換リード部２
ａ〜２ｃが形成され、これらにより各々のリード２はＸ
軸、Ｙ軸及びＺ軸方向に位置変更して中央の半導体チッ
プ実装領域（点線で表示した領域）に対応する下部領域
内の同一平面上にグリッドアレイを成すように延長され
る。
リッドアレイ型リードフレーム１’の平面図で、多数の
リードが相違した長さを有する少なくとも二つ以上のグ
ループでなり、フレーム１’の中央に向いてＹ軸方向に
延長される各々のリード２には、リードエンド４への延
長線上に少なくとも一つの同一平面上の方向転換リード
部２’及び少なくとも一つの折曲部３、３ａ〜３ｃによ
る少なくとも一つの他の平面上への方向転換リード部２
ａ〜２ｃが形成され、これらにより各々のリード２はＸ
軸、Ｙ軸及びＺ軸方向に位置変更して中央の半導体チッ
プ実装領域（点線で表示した領域）に対応する下部領域
内の同一平面上にグリッドアレイを成すように延長され
る。
【０１１０】具体的に、図２の場合には、全てのリード
が基本的にＹ軸方向に延長され、相違した長さを有する
リードグループは６グループが存在し（このうちの２グ
ループのリードは一つのリードエンドに延長される）、
同一平面上の方向転換リード部２’はＸＹ軸方向転換
（つまり、ＸＹ平面上での斜線方向に延長）、Ｘ軸方向
転換及びＹ軸方向転換の少なくとも一方向への転換を
し、同一平面上の方向転換リード部２’の数は２、４又
は６である。従って、図２は多数のリードエンド４が８
列の交互の横列（但し、４列と５列は対称である）と９
列の部分的な交互の縦列グリッドアレイを成すものを例
示している。
が基本的にＹ軸方向に延長され、相違した長さを有する
リードグループは６グループが存在し（このうちの２グ
ループのリードは一つのリードエンドに延長される）、
同一平面上の方向転換リード部２’はＸＹ軸方向転換
（つまり、ＸＹ平面上での斜線方向に延長）、Ｘ軸方向
転換及びＹ軸方向転換の少なくとも一方向への転換を
し、同一平面上の方向転換リード部２’の数は２、４又
は６である。従って、図２は多数のリードエンド４が８
列の交互の横列（但し、４列と５列は対称である）と９
列の部分的な交互の縦列グリッドアレイを成すものを例
示している。
【０１１１】半導体チップ（図示背渦）は図面上の右側
に位置する半導体チップより小さい面積を有する搭載板
５上にエポキシ樹脂又は接着テープ等の接着手段により
付着され、点線で表示した部分はプラスチック封止部の
形成後に切断される領域を示す。
に位置する半導体チップより小さい面積を有する搭載板
５上にエポキシ樹脂又は接着テープ等の接着手段により
付着され、点線で表示した部分はプラスチック封止部の
形成後に切断される領域を示す。
【０１１２】これまで本実施の形態の第１及び第２具体
例としてグリッドアレイ型リードフレーム１、１’につ
いて説明したが、本発明はこれに限定されるものではな
く、相違した多数のリードグループの各グループ相互間
のリード２により形成される折曲部３ｎの数を全部又は
部分的に同一にするか、又は全部相違するようにするこ
ともでき、又、各グループ内の多数のリード２の相互間
のリード２に形成される折曲部３ｎの数に全部同一にす
るか又は部分的に同一にすることもできるが、このよう
な事項は選択的である。又、相違した長さを有する多数
のリードグループのうち、同一平面上の方向転換リード
部２’が少なくとも２以上のグループに形成される場
合、各グループ相互間のリード２に形成される同一平面
上の方向転換リード部２’の数を全部又は部分的に同一
にするか、又は全部相違するようにすることもでき、ま
た、各グループ内の多数のリード２の相互間のリード２
に形成される同一平面上の方向転換リード部２’の数を
全部又は部分的に同一にすることもできるが、このよう
な事項もやはり選択的である。
例としてグリッドアレイ型リードフレーム１、１’につ
いて説明したが、本発明はこれに限定されるものではな
く、相違した多数のリードグループの各グループ相互間
のリード２により形成される折曲部３ｎの数を全部又は
部分的に同一にするか、又は全部相違するようにするこ
ともでき、又、各グループ内の多数のリード２の相互間
のリード２に形成される折曲部３ｎの数に全部同一にす
るか又は部分的に同一にすることもできるが、このよう
な事項は選択的である。又、相違した長さを有する多数
のリードグループのうち、同一平面上の方向転換リード
部２’が少なくとも２以上のグループに形成される場
合、各グループ相互間のリード２に形成される同一平面
上の方向転換リード部２’の数を全部又は部分的に同一
にするか、又は全部相違するようにすることもでき、ま
た、各グループ内の多数のリード２の相互間のリード２
に形成される同一平面上の方向転換リード部２’の数を
全部又は部分的に同一にすることもできるが、このよう
な事項もやはり選択的である。
【０１１３】従って、リードフレーム上の多数のリード
２がみんなＸ軸及びＺ軸の２方向、又はＹ軸及びＺ軸の
２方向、又はＸ軸及びＹ軸及びＺ軸の３方向のどの一つ
の選択による位置変更を続けて延長され、これとは別
に、同一平面上の方向転換リード２’がリード２に形成
される場合には、同一平面上の方向転換リード部２’が
ＸＹ軸方向転換、Ｘ軸方向転換、又はＹ軸方向転換中の
少なくともどの一つによる方向転換を１回又は続けて延
長されて、半導体チップ実装領域の下部の同一平面上に
グリッドアレイをなす限り、本発明の範囲内にある。
２がみんなＸ軸及びＺ軸の２方向、又はＹ軸及びＺ軸の
２方向、又はＸ軸及びＹ軸及びＺ軸の３方向のどの一つ
の選択による位置変更を続けて延長され、これとは別
に、同一平面上の方向転換リード２’がリード２に形成
される場合には、同一平面上の方向転換リード部２’が
ＸＹ軸方向転換、Ｘ軸方向転換、又はＹ軸方向転換中の
少なくともどの一つによる方向転換を１回又は続けて延
長されて、半導体チップ実装領域の下部の同一平面上に
グリッドアレイをなす限り、本発明の範囲内にある。
【０１１４】以下、本実施の形態の他の好ましい具体例
について説明するが、これは本発明の基本様態を説明す
るためのものであるだけ、本発明を限定するためのもの
ではない。図３は本実施の形態の好ましい第３具体例に
よる６枚のグリッドアレイ型ユニットリードフレーム１
ａのストリップ１”についての平面図で、各ユニットフ
レーム１ａは中央部の半導体チップより小さい面積を有
する半導体チップ搭載板５とその四方に位置する多数の
リード２及びこれらを支持するサイドレール７で構成さ
れ、このようなストリップ１”はパッケージ１ａの製造
工程を効率性よくする。
について説明するが、これは本発明の基本様態を説明す
るためのものであるだけ、本発明を限定するためのもの
ではない。図３は本実施の形態の好ましい第３具体例に
よる６枚のグリッドアレイ型ユニットリードフレーム１
ａのストリップ１”についての平面図で、各ユニットフ
レーム１ａは中央部の半導体チップより小さい面積を有
する半導体チップ搭載板５とその四方に位置する多数の
リード２及びこれらを支持するサイドレール７で構成さ
れ、このようなストリップ１”はパッケージ１ａの製造
工程を効率性よくする。
【０１１５】図４は図３に示したストリップ１”中のユ
ニットフレーム１ａの平面図で、本実施の形態の好まし
い第３具体例を示し、図８（Ａ）、図８（Ｂ）について
の説明を参照すると容易に理解できる。この第３具体例
によるグリッドアレイ型リードフレーム１ａは、中央の
半導体チップより小さい面積を有する半導体チップ搭載
板５と、これを支持するタイバー６と、相違した長さを
有する少なくとも２以上のグループでなった多数のリー
ド２とを含み、フレーム１ａと同一平面上の４方向から
半導体チップ搭載板５に向いて延長される各リード２の
延長線上に第１〜第３折曲部３、３ａ、３ｂ（３ａは図
面上に図示せず）による三つの他の平面上への方向転換
リード部２ａ、２ｂ（２ａは図面上に示さなく、最終的
な他の平面上への方向転換リード部はリードエンドであ
る（図面上に図示せず））によりＸ軸方向に延長される
リード２はＸ軸又はＺ軸方向に、Ｙ軸方向に延長される
リード２はＹ軸又はＺ軸方向にだけ位置変更して、半導
体チップ搭載板５に対応する下部領域を除いた半導体チ
ップ実装領域下部の同一平面上に延長される。
ニットフレーム１ａの平面図で、本実施の形態の好まし
い第３具体例を示し、図８（Ａ）、図８（Ｂ）について
の説明を参照すると容易に理解できる。この第３具体例
によるグリッドアレイ型リードフレーム１ａは、中央の
半導体チップより小さい面積を有する半導体チップ搭載
板５と、これを支持するタイバー６と、相違した長さを
有する少なくとも２以上のグループでなった多数のリー
ド２とを含み、フレーム１ａと同一平面上の４方向から
半導体チップ搭載板５に向いて延長される各リード２の
延長線上に第１〜第３折曲部３、３ａ、３ｂ（３ａは図
面上に図示せず）による三つの他の平面上への方向転換
リード部２ａ、２ｂ（２ａは図面上に示さなく、最終的
な他の平面上への方向転換リード部はリードエンドであ
る（図面上に図示せず））によりＸ軸方向に延長される
リード２はＸ軸又はＺ軸方向に、Ｙ軸方向に延長される
リード２はＹ軸又はＺ軸方向にだけ位置変更して、半導
体チップ搭載板５に対応する下部領域を除いた半導体チ
ップ実装領域下部の同一平面上に延長される。
【０１１６】具体的に、前記多数のリードが二通りの相
違した長さを有する相互交互の２グループでなり、同一
平面上の方向転換リード部は存在しない。Ｘ軸方向に延
長される２グループのリードは第１〜第３折曲部により
順次Ｚ軸下向折曲、Ｘ軸方向折曲、Ｚ軸下向折曲により
階段状に形成され、Ｙ軸方向に延長される２グループの
リードは第１〜第３折曲部により順次Ｚ軸下向折曲、Ｙ
軸方向折曲、Ｚ軸下向折曲により階段状に形成される。
違した長さを有する相互交互の２グループでなり、同一
平面上の方向転換リード部は存在しない。Ｘ軸方向に延
長される２グループのリードは第１〜第３折曲部により
順次Ｚ軸下向折曲、Ｘ軸方向折曲、Ｚ軸下向折曲により
階段状に形成され、Ｙ軸方向に延長される２グループの
リードは第１〜第３折曲部により順次Ｚ軸下向折曲、Ｙ
軸方向折曲、Ｚ軸下向折曲により階段状に形成される。
【０１１７】従って、各々のリードエンド（図面上には
示さない）はフレーム１ａの下部の予定された同一平面
上の所定位置に位置し、同一平面上に部分的に交互の横
列と縦列のグリッドアレイをなすことになる。図４は多
数のリードエンドが１４列の部分的に交互の横列と１２
列の部分的に交互の縦列のグリッドアレイをなすものを
例示する。
示さない）はフレーム１ａの下部の予定された同一平面
上の所定位置に位置し、同一平面上に部分的に交互の横
列と縦列のグリッドアレイをなすことになる。図４は多
数のリードエンドが１４列の部分的に交互の横列と１２
列の部分的に交互の縦列のグリッドアレイをなすものを
例示する。
【０１１８】図５（Ａ）は本実施の形態の好ましい第４
具体例によるグリッドアレイ型リードフレーム１ｂにつ
いての概略平面図で、外郭線は半導体パッケージの完成
後に切断される領域を示す。図５（Ｂ）は図５（Ａ）の
左側部を示す部分斜視図で、便宜上図５（Ａ）及び図５
（Ｂ）を共に説明する。本実施の形態の第４具体例によ
るフレーム１ｂはタイバー６によりフレーム１ｂのサイ
ドレール上に支持される半導体チップ搭載板５と、この
搭載板に向いて４側面から延長される相違した長さを有
する６グループの多数のリード２とを含む。半導体チッ
プ搭載板５に向いてＹ軸方向に延長される予め決定され
た二通りの相互交互の相違したグループの多数のリード
２にはリードエンド４に向く延長線上に第１折曲部３よ
り直角にＺ軸方向に下向折曲された他の平面上への方向
転換リード部２ａが形成され、他の平面上への方向転換
リード部２ａは第２折曲部３ａにより再び直角にＹ軸方
向に折曲されてリードエンド４を形成し、リードエンド
４はリードフレームに平行であり、マザーボード（図示
せず）への接続を容易にするために広い面積を有する拡
張部に形成される（図５Ｂ参照）。半導体チップ搭載板
５に向いてＸ軸方向に延長される予め決定された四通り
の相違した長さを有する相互交互のグループでなった多
数のリード２のうち、相対的に長い２グループのリード
には同一平面上の方向転換リード部２’が形成されてい
るが、相対的に短い２グループのリードには形成されて
いなく、これらは相互交互にアレイされる。同一平面上
の方向転換リード部２’が形成されていない２グループ
のリード２は、第１折曲部３により直角にＺ軸方向に下
向に折曲された他の平面上への方向転換リード部２ａが
第２折曲部３ａにより再び直角にＸ軸方向に折曲されて
リードエンド４を形成する点を除き、図５（Ａ）上の縦
方向に延長されるリード２の場合と同一である（図５Ｂ
参照）。同一平面上の方向転換リード部２’が形成され
ている残りの２グループのリード２は同一平面上の方向
転換リード部２’により同一平面上で直角方向に方向転
換された後、第１折曲部３により直角にＺ軸方向に折曲
されて他の平面上への方向転換リード部２ａを形成し、
他の平面上への方向転換リード部２ａは再び第２折曲部
３ａにより直角にＹ方向に折曲されてリードエンド４を
形成する（図５Ｂ参照）。
具体例によるグリッドアレイ型リードフレーム１ｂにつ
いての概略平面図で、外郭線は半導体パッケージの完成
後に切断される領域を示す。図５（Ｂ）は図５（Ａ）の
左側部を示す部分斜視図で、便宜上図５（Ａ）及び図５
（Ｂ）を共に説明する。本実施の形態の第４具体例によ
るフレーム１ｂはタイバー６によりフレーム１ｂのサイ
ドレール上に支持される半導体チップ搭載板５と、この
搭載板に向いて４側面から延長される相違した長さを有
する６グループの多数のリード２とを含む。半導体チッ
プ搭載板５に向いてＹ軸方向に延長される予め決定され
た二通りの相互交互の相違したグループの多数のリード
２にはリードエンド４に向く延長線上に第１折曲部３よ
り直角にＺ軸方向に下向折曲された他の平面上への方向
転換リード部２ａが形成され、他の平面上への方向転換
リード部２ａは第２折曲部３ａにより再び直角にＹ軸方
向に折曲されてリードエンド４を形成し、リードエンド
４はリードフレームに平行であり、マザーボード（図示
せず）への接続を容易にするために広い面積を有する拡
張部に形成される（図５Ｂ参照）。半導体チップ搭載板
５に向いてＸ軸方向に延長される予め決定された四通り
の相違した長さを有する相互交互のグループでなった多
数のリード２のうち、相対的に長い２グループのリード
には同一平面上の方向転換リード部２’が形成されてい
るが、相対的に短い２グループのリードには形成されて
いなく、これらは相互交互にアレイされる。同一平面上
の方向転換リード部２’が形成されていない２グループ
のリード２は、第１折曲部３により直角にＺ軸方向に下
向に折曲された他の平面上への方向転換リード部２ａが
第２折曲部３ａにより再び直角にＸ軸方向に折曲されて
リードエンド４を形成する点を除き、図５（Ａ）上の縦
方向に延長されるリード２の場合と同一である（図５Ｂ
参照）。同一平面上の方向転換リード部２’が形成され
ている残りの２グループのリード２は同一平面上の方向
転換リード部２’により同一平面上で直角方向に方向転
換された後、第１折曲部３により直角にＺ軸方向に折曲
されて他の平面上への方向転換リード部２ａを形成し、
他の平面上への方向転換リード部２ａは再び第２折曲部
３ａにより直角にＹ方向に折曲されてリードエンド４を
形成する（図５Ｂ参照）。
【０１１９】従って、各リードエンド４は半導体チップ
実装領域の下部のうち、半導体チップ搭載板５の下部領
域を除外した領域内の予め決定された所定の位置に位置
し、同一平面上で交互の９列の横列と交互の１０列の縦
列（但し、４列と７列は対称である）でなったグリッド
アレイをなすことになる。
実装領域の下部のうち、半導体チップ搭載板５の下部領
域を除外した領域内の予め決定された所定の位置に位置
し、同一平面上で交互の９列の横列と交互の１０列の縦
列（但し、４列と７列は対称である）でなったグリッド
アレイをなすことになる。
【０１２０】一方、図６は前記第４具体例の変形例につ
いての部分概略斜視図で、リード２の相互間を接続させ
るリード接続部９が形成されている点を除き、図４具体
例と同一構成であり、このようなリード接続部９による
接続リード２の数及び位置は必要によって任意に選択で
き、これにより、パワーシグナル又はグラウンドを一つ
のワイヤーボンディング又はバンプ接続により効率的に
所望数のリード２が共有し得ることになる。又、この変
形例ではタイバーにより支持される半導体チップ搭載板
は存在しないので、半導体チップは適宜選択された多数
のリード２上に直接実装され、このような変形は任意的
である。
いての部分概略斜視図で、リード２の相互間を接続させ
るリード接続部９が形成されている点を除き、図４具体
例と同一構成であり、このようなリード接続部９による
接続リード２の数及び位置は必要によって任意に選択で
き、これにより、パワーシグナル又はグラウンドを一つ
のワイヤーボンディング又はバンプ接続により効率的に
所望数のリード２が共有し得ることになる。又、この変
形例ではタイバーにより支持される半導体チップ搭載板
は存在しないので、半導体チップは適宜選択された多数
のリード２上に直接実装され、このような変形は任意的
である。
【０１２１】図７（Ａ）は本実施の形態の好ましい第５
具体例によるグリッドアレイ型リードフレーム１ｃにつ
いての概略平面図で、外郭線はパッケージの完成後に切
断される領域を示す。図７（Ｂ）は図７（Ａ）の左側部
を示す部分概略斜視図である。示したように、この好ま
しい第５具体例によるリードフレーム１ｃにおいては、
他の平面上への方向転換リード部２ａが第１折曲部３に
よりＺ軸方向に直角に下向折曲される代わりに、ＹＺ軸
方向又はＸＺ軸方向に斜めに下向に延長される点を除
き、その基本構成が図５（Ａ）、図５（Ｂ）に示した第
４具体例と実質的に同一である。具体的に、図５
（Ａ）、図５（Ｂ）の場合と同様に、全てのリード２が
第１折曲部３によりＺ軸方向に下向折曲（垂直下向折
曲）される代わりに、Ｘ軸方向に延長される相互交互の
４グループのリード２のうち、同一平面上のＹ軸方向転
換リード２’が形成されなかった２グループのリード２
は第１折曲部３によりＸＺ軸方向に斜めに折曲され、Ｘ
軸方向に延長される相互交互の４グループのリードのう
ち、同一平面上のＹ軸方向転換リード部２’が形成され
た２グループのリード２とＹ軸方向に延長される相互交
互の２グループのリード２とは第１折曲部３によりＹＺ
軸方向に斜めに折曲される。
具体例によるグリッドアレイ型リードフレーム１ｃにつ
いての概略平面図で、外郭線はパッケージの完成後に切
断される領域を示す。図７（Ｂ）は図７（Ａ）の左側部
を示す部分概略斜視図である。示したように、この好ま
しい第５具体例によるリードフレーム１ｃにおいては、
他の平面上への方向転換リード部２ａが第１折曲部３に
よりＺ軸方向に直角に下向折曲される代わりに、ＹＺ軸
方向又はＸＺ軸方向に斜めに下向に延長される点を除
き、その基本構成が図５（Ａ）、図５（Ｂ）に示した第
４具体例と実質的に同一である。具体的に、図５
（Ａ）、図５（Ｂ）の場合と同様に、全てのリード２が
第１折曲部３によりＺ軸方向に下向折曲（垂直下向折
曲）される代わりに、Ｘ軸方向に延長される相互交互の
４グループのリード２のうち、同一平面上のＹ軸方向転
換リード２’が形成されなかった２グループのリード２
は第１折曲部３によりＸＺ軸方向に斜めに折曲され、Ｘ
軸方向に延長される相互交互の４グループのリードのう
ち、同一平面上のＹ軸方向転換リード部２’が形成され
た２グループのリード２とＹ軸方向に延長される相互交
互の２グループのリード２とは第１折曲部３によりＹＺ
軸方向に斜めに折曲される。
【０１２２】図８（Ａ）、図８（Ｂ）はそれぞれ本実施
の形態の好ましい第６具体例によるグリッドアレイ型リ
ードフレーム１ｄについての概略平面図と、この概略平
面図の左側部を示す部分概略斜視図である。同図に示し
たように、この好ましい第６具体例によるリードフレー
ム１ｄの基本構成は第３、第４具体例と実質的に同一で
あるので、その相違点についてだけ説明する。半導体チ
ップ搭載板５に向いてＹ軸方向に延長される予め決定さ
れた相違した長さを有する２グループの交互に配列され
たリード２にはリードエンド４に向く延長線上に第１折
曲部３により直角にＺ軸方向に下向折曲された他の平面
上への方向転換リード部２ａ（図８Ａ上には示されない
ので、図８Ｂ参照）が形成され、他の平面上への方向転
換リード部２ａは第２折曲部（図８Ａ上では折曲部３の
垂直下部に重畳されて見えないので、図８Ｂ参照）によ
り再び直角にＹ軸方向に折曲されて他の平面上への方向
転換リード部２ｂが形成され、他の平面上への方向転換
リード部２ｂは第３折曲部３ｂにより再び直角にＺ軸方
向に下向折曲されてリードエンド４（図９Ａ上には示さ
れないので、図９Ｂ参照）が形成される。
の形態の好ましい第６具体例によるグリッドアレイ型リ
ードフレーム１ｄについての概略平面図と、この概略平
面図の左側部を示す部分概略斜視図である。同図に示し
たように、この好ましい第６具体例によるリードフレー
ム１ｄの基本構成は第３、第４具体例と実質的に同一で
あるので、その相違点についてだけ説明する。半導体チ
ップ搭載板５に向いてＹ軸方向に延長される予め決定さ
れた相違した長さを有する２グループの交互に配列され
たリード２にはリードエンド４に向く延長線上に第１折
曲部３により直角にＺ軸方向に下向折曲された他の平面
上への方向転換リード部２ａ（図８Ａ上には示されない
ので、図８Ｂ参照）が形成され、他の平面上への方向転
換リード部２ａは第２折曲部（図８Ａ上では折曲部３の
垂直下部に重畳されて見えないので、図８Ｂ参照）によ
り再び直角にＹ軸方向に折曲されて他の平面上への方向
転換リード部２ｂが形成され、他の平面上への方向転換
リード部２ｂは第３折曲部３ｂにより再び直角にＺ軸方
向に下向折曲されてリードエンド４（図９Ａ上には示さ
れないので、図９Ｂ参照）が形成される。
【０１２３】従って、各々のリード２は全体的に階段状
に形成される。本実施の形態の好ましい第６具体例にお
けるリードエンド４は拡張部の形成なしに元のリード２
の幅と同一に形成される。半導体チップ搭載板５に向い
てＸ軸方向に延長される予め決定された四通りの相違し
た長さを有するグループのリード２のうち、相対的に短
い長さを有する２グループのリード２はＸ軸及びＺ軸方
向にだけ延長され、相対的に長い長さを２グループのリ
ード２はＸ軸とＹ軸及びＺ軸方向に延長される。このよ
うに延長パターン及び長さの相違したグループのリード
２は相互交互に配列される。
に形成される。本実施の形態の好ましい第６具体例にお
けるリードエンド４は拡張部の形成なしに元のリード２
の幅と同一に形成される。半導体チップ搭載板５に向い
てＸ軸方向に延長される予め決定された四通りの相違し
た長さを有するグループのリード２のうち、相対的に短
い長さを有する２グループのリード２はＸ軸及びＺ軸方
向にだけ延長され、相対的に長い長さを２グループのリ
ード２はＸ軸とＹ軸及びＺ軸方向に延長される。このよ
うに延長パターン及び長さの相違したグループのリード
２は相互交互に配列される。
【０１２４】図８（Ｂ）から分かるように、Ｘ軸及びＺ
軸方向にだけ延長されるリード２は、第２折曲部３ａに
より形成される他の平面上への方向転換リード部２ｂが
リード２の延長方向であるＸ軸方向に延長される点を除
き、半導体チップ搭載板５に向いてＹ軸方向（図８Ａ上
での縦方向）に延長されるリード２の場合と同一方式で
ある階段形状に折曲される。
軸方向にだけ延長されるリード２は、第２折曲部３ａに
より形成される他の平面上への方向転換リード部２ｂが
リード２の延長方向であるＸ軸方向に延長される点を除
き、半導体チップ搭載板５に向いてＹ軸方向（図８Ａ上
での縦方向）に延長されるリード２の場合と同一方式で
ある階段形状に折曲される。
【０１２５】一方、Ｘ軸とＹ軸及びＺ軸方向の全方向に
延長されるリード２にも同一平面上の方向転換リード部
は形成されていない。しかし、リード２の先端部側面に
は第１折曲部３により直角にＺ軸方向に下向折曲されて
延長される他の平面上への方向転換リード部２ａが形成
され、他の平面上への方向転換リード部２ａは第２折曲
部３ａにより直角にＹ軸方向に折曲されて他の平面上へ
の方向転換リード部２ｂを形成し、再び第３折曲部３ｂ
によりＺ軸方向に直角に下向折曲されて延長されるリー
ドエンド４を形成する。従って、各々のリード２の全体
的な形状は階段状に形成される。結局、各リードエンド
４は半導体チップ実装領域の下部のうち、半導体チップ
搭載板５を除外した領域内の予め決定された所定の位置
に位置し、同一平面上でそれぞれ１４列の横列と縦列で
なった交互の（但し、縦列中の４列と７列は対称であ
る）グリッドアレイを成すことになる。
延長されるリード２にも同一平面上の方向転換リード部
は形成されていない。しかし、リード２の先端部側面に
は第１折曲部３により直角にＺ軸方向に下向折曲されて
延長される他の平面上への方向転換リード部２ａが形成
され、他の平面上への方向転換リード部２ａは第２折曲
部３ａにより直角にＹ軸方向に折曲されて他の平面上へ
の方向転換リード部２ｂを形成し、再び第３折曲部３ｂ
によりＺ軸方向に直角に下向折曲されて延長されるリー
ドエンド４を形成する。従って、各々のリード２の全体
的な形状は階段状に形成される。結局、各リードエンド
４は半導体チップ実装領域の下部のうち、半導体チップ
搭載板５を除外した領域内の予め決定された所定の位置
に位置し、同一平面上でそれぞれ１４列の横列と縦列で
なった交互の（但し、縦列中の４列と７列は対称であ
る）グリッドアレイを成すことになる。
【０１２６】図９（Ａ）、図９（Ｂ）はそれぞれ本実施
の形態の好ましい第７具体例によるグリッドアレイ型リ
ードフレーム１ｅについての概略平面図と、この概略平
面図の左側部を示す部分概略斜視図である。同図に示す
ように、この好ましい第７具体例によるリードフレーム
１ｅの基本構成は、リード２の折曲形状が異なる点と半
導体チップ搭載板が存在しない点を除き、第６具体例に
実質的に類似する。リードフレーム１ｅの中央部に向い
てＹ軸方向（図９Ａ上での縦方向）に延長される相違し
た長さを有する３グループの交互に配列されたリード２
（最も長いグループのリード２は中央に位置）にはリー
ドエンド４に向く延長線上に第１折曲部３により直角に
Ｚ軸方向に下向折曲された他の平面上への方向転換リー
ド部２ａ（図９Ａ上には示されないので、前記９Ｂ参
照）が形成され、他の平面上への方向転換リード部２ａ
は第２折曲部３ａ（図９Ａ上には折曲部３の垂直下部に
重畳されるので、図９Ｂ参照）により再び直角にＹ軸方
向に折曲されて他の平面上への方向転換リード部２ｂが
形成され、他の平面上への方向転換リード部２ｂは第３
折曲部３ｂ（図９Ａ上には折曲部３ｃの垂直下部に重畳
されるので、図９Ｂ参照）により再び直角にＺ軸方向に
上向折曲されて他の平面上への方向転換リード部２ｃ
（図９Ａ上には示されないので、前記９Ｂ参照）が形成
される。他の平面上への方向転換リード部２ｃは第４折
曲部３ｃにより直角にＹ軸方向に折曲されて他の平面上
への方向転換リード部２ｄを形成し、第５折曲部３ｄに
より再びＺ軸方向に直角に下向折曲されてリードエンド
４を形成する。従って、各々のリード２は全体的に横に
なったＳ字形状に形成され、リードエンド４は拡張部の
形成なしに元のリード２の幅と同一に形成される。
の形態の好ましい第７具体例によるグリッドアレイ型リ
ードフレーム１ｅについての概略平面図と、この概略平
面図の左側部を示す部分概略斜視図である。同図に示す
ように、この好ましい第７具体例によるリードフレーム
１ｅの基本構成は、リード２の折曲形状が異なる点と半
導体チップ搭載板が存在しない点を除き、第６具体例に
実質的に類似する。リードフレーム１ｅの中央部に向い
てＹ軸方向（図９Ａ上での縦方向）に延長される相違し
た長さを有する３グループの交互に配列されたリード２
（最も長いグループのリード２は中央に位置）にはリー
ドエンド４に向く延長線上に第１折曲部３により直角に
Ｚ軸方向に下向折曲された他の平面上への方向転換リー
ド部２ａ（図９Ａ上には示されないので、前記９Ｂ参
照）が形成され、他の平面上への方向転換リード部２ａ
は第２折曲部３ａ（図９Ａ上には折曲部３の垂直下部に
重畳されるので、図９Ｂ参照）により再び直角にＹ軸方
向に折曲されて他の平面上への方向転換リード部２ｂが
形成され、他の平面上への方向転換リード部２ｂは第３
折曲部３ｂ（図９Ａ上には折曲部３ｃの垂直下部に重畳
されるので、図９Ｂ参照）により再び直角にＺ軸方向に
上向折曲されて他の平面上への方向転換リード部２ｃ
（図９Ａ上には示されないので、前記９Ｂ参照）が形成
される。他の平面上への方向転換リード部２ｃは第４折
曲部３ｃにより直角にＹ軸方向に折曲されて他の平面上
への方向転換リード部２ｄを形成し、第５折曲部３ｄに
より再びＺ軸方向に直角に下向折曲されてリードエンド
４を形成する。従って、各々のリード２は全体的に横に
なったＳ字形状に形成され、リードエンド４は拡張部の
形成なしに元のリード２の幅と同一に形成される。
【０１２７】リードフレーム１ｅの中央部分に向いてＸ
軸方向（図９Ａ上での横方向）に延長される予め決定さ
れた五通りの相違した長さを有するグループのリード２
のうち、相対的に最も長いリードグループのリード２は
Ｘ軸及びＺ軸方向にだけ延長され、残りの２グループは
Ｘ軸とＹ軸及びＺ軸方向に延長される。このように延長
パターン及び長さの相違したグループのリード２は相互
交互に配列される。図９（Ｂ）から分かるように、Ｘ軸
及びＺ軸方向にだけ延長されるリード２は、第２及び第
４折曲部３ａ、３ｃによりそれぞれ形成される他の平面
上への方向転換リード部２ｂ及び２ｄがリード２の延長
方向であるＸ軸方向に延長される点を除き、リードフレ
ーム１ｅの中央部に向いてＹ軸方向（図９Ａ上での縦方
向）に延長されるグループのリード２の場合と同様な方
式に折曲される。
軸方向（図９Ａ上での横方向）に延長される予め決定さ
れた五通りの相違した長さを有するグループのリード２
のうち、相対的に最も長いリードグループのリード２は
Ｘ軸及びＺ軸方向にだけ延長され、残りの２グループは
Ｘ軸とＹ軸及びＺ軸方向に延長される。このように延長
パターン及び長さの相違したグループのリード２は相互
交互に配列される。図９（Ｂ）から分かるように、Ｘ軸
及びＺ軸方向にだけ延長されるリード２は、第２及び第
４折曲部３ａ、３ｃによりそれぞれ形成される他の平面
上への方向転換リード部２ｂ及び２ｄがリード２の延長
方向であるＸ軸方向に延長される点を除き、リードフレ
ーム１ｅの中央部に向いてＹ軸方向（図９Ａ上での縦方
向）に延長されるグループのリード２の場合と同様な方
式に折曲される。
【０１２８】一方、Ｘ軸とＹ軸及びＺ軸方向の全方向に
延長される残りのグループのリード２にも同一平面上の
方向転換リード部は形成されていない。しかし、リード
２の先端部側面に第１折曲部３により直角にＺ軸方向に
下向折曲されて延長される他の平面上への方向転換リー
ド部２ａが形成され、他の平面上への方向転換リード部
２ａは第２折曲部３ａにより直角にＹ軸方向に折曲され
て他の平面上への方向転換リードｂ２ｂを形成し、再び
第３折曲部３ｂによりＺ軸方向に直角に上向折曲されて
他の平面上への方向転換リード２ｃを形成する。他の平
面上への方向転換転換リード部２ｃは第４折曲部３ｃに
より再び直角にＹ軸方向に折曲されて他の平面上への方
向転換リード部２ｄを形成し、第５折曲部３ｄによりＺ
軸方向に直角に下向折曲されてリードエンド４を形成す
る。結局、各々のリード２の全体的な形状は横になった
Ｓ字形状であり、リードエンド４は拡張部の形成なしに
元のリード２の幅と同一に形成される。
延長される残りのグループのリード２にも同一平面上の
方向転換リード部は形成されていない。しかし、リード
２の先端部側面に第１折曲部３により直角にＺ軸方向に
下向折曲されて延長される他の平面上への方向転換リー
ド部２ａが形成され、他の平面上への方向転換リード部
２ａは第２折曲部３ａにより直角にＹ軸方向に折曲され
て他の平面上への方向転換リードｂ２ｂを形成し、再び
第３折曲部３ｂによりＺ軸方向に直角に上向折曲されて
他の平面上への方向転換リード２ｃを形成する。他の平
面上への方向転換転換リード部２ｃは第４折曲部３ｃに
より再び直角にＹ軸方向に折曲されて他の平面上への方
向転換リード部２ｄを形成し、第５折曲部３ｄによりＺ
軸方向に直角に下向折曲されてリードエンド４を形成す
る。結局、各々のリード２の全体的な形状は横になった
Ｓ字形状であり、リードエンド４は拡張部の形成なしに
元のリード２の幅と同一に形成される。
【０１２９】各リード２において、第１折曲部３による
Ｚ軸下向折曲及び第３折曲部３ｂによるＺ軸上向折曲に
よる二つの他の平面上への方向転換リード部２ａと２ｃ
の間に位置するＸ軸又はＹ軸方向の他の平面上への方向
転換リード部２ｂとリードエンド４が半導体チップ実装
領域に対応する一定下部領域内の同一平面上に位置する
ので、これを用いて半導体パッケージを製造する時、一
つのリード２に２又はそれ以上の入出力端子を形成し得
るとともに、他の平面上への方向転換リード部２ｂが放
熱ピンとしての機能をなす長所がある。従って、各々の
リードエンド４と他の平面上への方向転換リード部２ｂ
は半導体チップ実装領域下部の予め決定された所定位置
に位置し、同一平面上で２８列の横列と２３列の縦列で
なった交互のグリッドアレイをなす。
Ｚ軸下向折曲及び第３折曲部３ｂによるＺ軸上向折曲に
よる二つの他の平面上への方向転換リード部２ａと２ｃ
の間に位置するＸ軸又はＹ軸方向の他の平面上への方向
転換リード部２ｂとリードエンド４が半導体チップ実装
領域に対応する一定下部領域内の同一平面上に位置する
ので、これを用いて半導体パッケージを製造する時、一
つのリード２に２又はそれ以上の入出力端子を形成し得
るとともに、他の平面上への方向転換リード部２ｂが放
熱ピンとしての機能をなす長所がある。従って、各々の
リードエンド４と他の平面上への方向転換リード部２ｂ
は半導体チップ実装領域下部の予め決定された所定位置
に位置し、同一平面上で２８列の横列と２３列の縦列で
なった交互のグリッドアレイをなす。
【０１３０】本実施の形態による多様な類型のグリッド
アレイ型リードフレームは、多数のユニットフレームで
構成されるストリップ原材をカッターでカッティングし
て所望形状の平面状になったフレーム原形を製造した
後、所望の折曲されたリード形状を付与するため、これ
にマッチする形状のプレスダイ上に平面状のプレス原形
を位置させた後、このプレスダイにマッチする形状のプ
レスでプレシングすることにより容易に製造し得る。
アレイ型リードフレームは、多数のユニットフレームで
構成されるストリップ原材をカッターでカッティングし
て所望形状の平面状になったフレーム原形を製造した
後、所望の折曲されたリード形状を付与するため、これ
にマッチする形状のプレスダイ上に平面状のプレス原形
を位置させた後、このプレスダイにマッチする形状のプ
レスでプレシングすることにより容易に製造し得る。
【０１３１】以上、グリッドアレイ型リードフレームに
ついての好ましい具体例について詳細に説明したが、本
発明はこれに限定されるものではなく、予め設定された
相違した長さを有するリード折曲部による他の平面上へ
の方向転換リード部及び／又は同一平面上の方向転換リ
ード部をリードフレームが有し、これによりリードエン
ドが半導体チップ実装領域に対応するパッケージの底面
上にグリッドアレイをなす限り、本発明の領域内に包含
されるものであり、相違した長さを有するリードタイプ
の数、配列、長さ、リードの総数、折曲部による他の平
面上への方向転換リード部の数、その形態、傾斜角度、
グリッドアレイの形態等においての多様な変化又は修
正、又は同一平面上の方向転換リード部の存在有無又は
形態、又はその角度、半導体チップ実装パッドの存在有
無等によって本発明の領域を外れることではない。
ついての好ましい具体例について詳細に説明したが、本
発明はこれに限定されるものではなく、予め設定された
相違した長さを有するリード折曲部による他の平面上へ
の方向転換リード部及び／又は同一平面上の方向転換リ
ード部をリードフレームが有し、これによりリードエン
ドが半導体チップ実装領域に対応するパッケージの底面
上にグリッドアレイをなす限り、本発明の領域内に包含
されるものであり、相違した長さを有するリードタイプ
の数、配列、長さ、リードの総数、折曲部による他の平
面上への方向転換リード部の数、その形態、傾斜角度、
グリッドアレイの形態等においての多様な変化又は修
正、又は同一平面上の方向転換リード部の存在有無又は
形態、又はその角度、半導体チップ実装パッドの存在有
無等によって本発明の領域を外れることではない。
【０１３２】図１０（Ａ）及び図１０（Ｂ）はそれぞれ
本実施の形態のグリッドアレイ型リードフレーム上に半
導体チップを実装した後、半導体チップとリードフレー
ムを電気的に接続させ、モルディングしてプラスチック
封止部を形成させた本実施の形態によるリードエンドグ
リッドアレイ半導体パッケージにおいて、パッケージの
底面上に露出されたリードエンド４のアレイを例示した
底面図である。
本実施の形態のグリッドアレイ型リードフレーム上に半
導体チップを実装した後、半導体チップとリードフレー
ムを電気的に接続させ、モルディングしてプラスチック
封止部を形成させた本実施の形態によるリードエンドグ
リッドアレイ半導体パッケージにおいて、パッケージの
底面上に露出されたリードエンド４のアレイを例示した
底面図である。
【０１３３】図１０（Ａ）は半導体チップ搭載板が中央
部に形成されているグリッドアレイ型リードフレームを
用いたリードエンドグリッドアレイ半導体パッケージの
一例についての底面で、プラスチック封止部４０の底面
上に露出されたリードエンド４が半導体チップ（図示せ
ず）実装領域に対応するパッケージ底面上の領域内にグ
リッドアレイ形状に位置し、パッケージ底面の半導体チ
ップ搭載板（搭載板の面積は半導体チップの大きさに比
べてかなり小さい）位置領域に対応するパッケージ底面
上の領域にはリードエンド４が存在しないように形成さ
れている。しかし、パッケージ内部の半導体チップ搭載
板（図示せず）の位置領域に対応するパッケージ底面上
の領域にリードエンド４が存在するように形成すること
もでき、これは選択的な事項に過ぎない。又、横列と縦
列をなす露出されたリードエンド４の各々を隣接する横
列と縦列のリードエンド４と相互交互に位置させること
が、単位面積当たり入出力端子として使用される露出リ
ードエンドの数を増加させるとともに露出リードエンド
相互間の間隔を増大させ得るので好ましい。
部に形成されているグリッドアレイ型リードフレームを
用いたリードエンドグリッドアレイ半導体パッケージの
一例についての底面で、プラスチック封止部４０の底面
上に露出されたリードエンド４が半導体チップ（図示せ
ず）実装領域に対応するパッケージ底面上の領域内にグ
リッドアレイ形状に位置し、パッケージ底面の半導体チ
ップ搭載板（搭載板の面積は半導体チップの大きさに比
べてかなり小さい）位置領域に対応するパッケージ底面
上の領域にはリードエンド４が存在しないように形成さ
れている。しかし、パッケージ内部の半導体チップ搭載
板（図示せず）の位置領域に対応するパッケージ底面上
の領域にリードエンド４が存在するように形成すること
もでき、これは選択的な事項に過ぎない。又、横列と縦
列をなす露出されたリードエンド４の各々を隣接する横
列と縦列のリードエンド４と相互交互に位置させること
が、単位面積当たり入出力端子として使用される露出リ
ードエンドの数を増加させるとともに露出リードエンド
相互間の間隔を増大させ得るので好ましい。
【０１３４】図１０（Ｂ）は半導体チップ搭載板が中央
部に形成されていないグリッドアレイ型リードフレーム
を用いたリードエンドグリッドアレイ半導体パッケージ
の他の一例についての底面図で、半導体チップの面積と
同一面積を有するプラスチック封止部４０の底面全体に
リードエンド４が均一に分布されて交互のグリッドアレ
イをなしている。しかし、半導体チップ搭載板５の存
在、又はプラスチック封止部４０の底面上に露出される
リードエンド４のグリッドアレイの形態は任意的であ
り、必要によって多様な変化が可能であることは勿論で
ある。
部に形成されていないグリッドアレイ型リードフレーム
を用いたリードエンドグリッドアレイ半導体パッケージ
の他の一例についての底面図で、半導体チップの面積と
同一面積を有するプラスチック封止部４０の底面全体に
リードエンド４が均一に分布されて交互のグリッドアレ
イをなしている。しかし、半導体チップ搭載板５の存
在、又はプラスチック封止部４０の底面上に露出される
リードエンド４のグリッドアレイの形態は任意的であ
り、必要によって多様な変化が可能であることは勿論で
ある。
【０１３５】次いで、グリッドアレイ型リードフレーム
を用いた本実施の形態のリードエンドグリッドアレイ半
導体パッケージを添付図面を参照してより詳細に説明す
る。図１１（Ａ）及び図１１（Ｂ）はそれぞれ図１
（Ａ）及び図１（Ｂ）のグリッドアレイ型リードフレー
ム１を用いた本実施の形態の好ましい第１具体例による
リードエンドグリッドアレイ半導体パッケージ１０α及
び１０βの側断面図で、図１１（Ｂ）は図１１（Ａ）の
変形例に過ぎないので、図１１（Ａ）について先ず説明
する。
を用いた本実施の形態のリードエンドグリッドアレイ半
導体パッケージを添付図面を参照してより詳細に説明す
る。図１１（Ａ）及び図１１（Ｂ）はそれぞれ図１
（Ａ）及び図１（Ｂ）のグリッドアレイ型リードフレー
ム１を用いた本実施の形態の好ましい第１具体例による
リードエンドグリッドアレイ半導体パッケージ１０α及
び１０βの側断面図で、図１１（Ｂ）は図１１（Ａ）の
変形例に過ぎないので、図１１（Ａ）について先ず説明
する。
【０１３６】図１１（Ａ）に示した本実施の形態のリー
ドエンドグリッドアレイ半導体パッケージ１０αは、相
違した長さを有する多数グループでなり、リードエンド
４の底面にリードエンド突出部４’が形成された多数の
リード２と、半導体チップ搭載板５’、５”上に接着テ
ープ又はエポキシ樹脂等のような接着手段５０により実
装される半導体チップ２０と、半導体チップ２０の上面
の所定箇所に位置するボンドパッド（図示せず）とリー
ド２を電気的に接続させる電気的接続手段であるボンド
ワイヤー３０と、半導体チップ２０、ボンドワイヤー３
０及びリード２を外部環境から保護するための樹脂封止
材をモルディングしてなり、入出力端子として使用され
るリードエンド突出部４’が半導体チップ実装領域下部
の同一平面所に交互のグリッドアレイをなして外部に露
出されるように形成されるプラスチック封止部４０とか
ら構成される。
ドエンドグリッドアレイ半導体パッケージ１０αは、相
違した長さを有する多数グループでなり、リードエンド
４の底面にリードエンド突出部４’が形成された多数の
リード２と、半導体チップ搭載板５’、５”上に接着テ
ープ又はエポキシ樹脂等のような接着手段５０により実
装される半導体チップ２０と、半導体チップ２０の上面
の所定箇所に位置するボンドパッド（図示せず）とリー
ド２を電気的に接続させる電気的接続手段であるボンド
ワイヤー３０と、半導体チップ２０、ボンドワイヤー３
０及びリード２を外部環境から保護するための樹脂封止
材をモルディングしてなり、入出力端子として使用され
るリードエンド突出部４’が半導体チップ実装領域下部
の同一平面所に交互のグリッドアレイをなして外部に露
出されるように形成されるプラスチック封止部４０とか
ら構成される。
【０１３７】相違した長さを有する多数グループでなっ
た多数のリード２と半導体チップ搭載板５’、５”は本
実施の形態の好ましい第１具体例によるグリッドアレイ
型リードフレーム１を用いたもので（図１Ａに点線で表
示した部分を切断）、リード２は相違した長さを有する
６グループでなる。全て８グループのリード２はパッケ
ージ１０αの４側端に隣接する部分に形成される第１折
曲部３により下向に傾いた他の平面上への方向転換リー
ド部２ａを形成し、再び第２折曲部３ａにより他の平面
上への方向転換リード部２ｂを形成する。他の平面上へ
の方向転換リード部２ｂは半導体パッケージ１０αの底
面に平行した平面上に位置する。又、多数のリード２に
は同一平面上の方向転換リード部（図１１Ａには示され
ないので、図１Ａ参照）が形成されなかったものと、二
つ、四つ又は六つが形成されたものが相互交互に配列さ
れる（図１Ａ参照）。
た多数のリード２と半導体チップ搭載板５’、５”は本
実施の形態の好ましい第１具体例によるグリッドアレイ
型リードフレーム１を用いたもので（図１Ａに点線で表
示した部分を切断）、リード２は相違した長さを有する
６グループでなる。全て８グループのリード２はパッケ
ージ１０αの４側端に隣接する部分に形成される第１折
曲部３により下向に傾いた他の平面上への方向転換リー
ド部２ａを形成し、再び第２折曲部３ａにより他の平面
上への方向転換リード部２ｂを形成する。他の平面上へ
の方向転換リード部２ｂは半導体パッケージ１０αの底
面に平行した平面上に位置する。又、多数のリード２に
は同一平面上の方向転換リード部（図１１Ａには示され
ないので、図１Ａ参照）が形成されなかったものと、二
つ、四つ又は六つが形成されたものが相互交互に配列さ
れる（図１Ａ参照）。
【０１３８】他の平面上への方向転換リード２ｂの端部
には正方形に拡張されたリードエンド４が形成され、リ
ードエンド４の底面には食刻処理により円筒形のリード
エンド突出部４’が形成されて入出力端子として機能す
る。リード２に対する同一平面上の方向転換リード部の
形成、数（つまり、ＸＹ平面上での位置変換状態）、又
は他の平面上への方向転換リード部２ａの下向折曲角
度、リード２の数等は任意的であり、必要によって適宜
選択できる。又、リード２が一体に結合されている１側
面を除外したリードエンド４の３側面のうち、リード２
の進行方向側面を含んだ少なくとも１側面にはリードエ
ンドチップ４”が形成され（図１Ａ参照）、これは半導
体パッケージの製造時にモルディング形成されるプラス
チック封止部４０内にリードエンド４を堅固に固定する
役割をする。
には正方形に拡張されたリードエンド４が形成され、リ
ードエンド４の底面には食刻処理により円筒形のリード
エンド突出部４’が形成されて入出力端子として機能す
る。リード２に対する同一平面上の方向転換リード部の
形成、数（つまり、ＸＹ平面上での位置変換状態）、又
は他の平面上への方向転換リード部２ａの下向折曲角
度、リード２の数等は任意的であり、必要によって適宜
選択できる。又、リード２が一体に結合されている１側
面を除外したリードエンド４の３側面のうち、リード２
の進行方向側面を含んだ少なくとも１側面にはリードエ
ンドチップ４”が形成され（図１Ａ参照）、これは半導
体パッケージの製造時にモルディング形成されるプラス
チック封止部４０内にリードエンド４を堅固に固定する
役割をする。
【０１３９】点線で示した半導体チップ搭載板５’、
５”は半導体パッケージ１０αの両側の長方形搭載板
５’及び中央部の三つの正方形搭載板５”が中央部を横
切って一列に形成され（図１Ａ参照）、搭載板５’、
５”は支持部材６’により相互連結支持され、長方形搭
載板５’はその一端部に第１及び第２折曲部３、３ａと
同様に折曲された二つのタイバー６（図１Ａの点線部で
切断された状態）により他の平面上への方向転換リード
部２ｂ及びリードエンド４と同一平面上に位置する。搭
載板５’、５”の底面にはリードエンド４の場合と同様
に食刻処理による円筒形の放熱突出部５ａが形成され、
この放熱突出部５ａはプラスチック封止部４０の底面に
露出されているので、半導体チップ２０の作動時に発生
される熱が効率的に放出されるようにする。このような
半導体チップ搭載板５’、５”の形状又は配列形態は任
意的であり、必要によって多様な変化が可能であること
は勿論である。
５”は半導体パッケージ１０αの両側の長方形搭載板
５’及び中央部の三つの正方形搭載板５”が中央部を横
切って一列に形成され（図１Ａ参照）、搭載板５’、
５”は支持部材６’により相互連結支持され、長方形搭
載板５’はその一端部に第１及び第２折曲部３、３ａと
同様に折曲された二つのタイバー６（図１Ａの点線部で
切断された状態）により他の平面上への方向転換リード
部２ｂ及びリードエンド４と同一平面上に位置する。搭
載板５’、５”の底面にはリードエンド４の場合と同様
に食刻処理による円筒形の放熱突出部５ａが形成され、
この放熱突出部５ａはプラスチック封止部４０の底面に
露出されているので、半導体チップ２０の作動時に発生
される熱が効率的に放出されるようにする。このような
半導体チップ搭載板５’、５”の形状又は配列形態は任
意的であり、必要によって多様な変化が可能であること
は勿論である。
【０１４０】半導体チップ２０は搭載板５’、５”上に
熱伝導性エポキシ又は接着テープ等のような接着手段５
０により付着されるが、この場合、必要によっては搭載
板５’、５”だけでなく、各々の全てのリードエンド４
又は予め選択された位置のリードエンド４の上面にも接
着手段５０を用いて半導体チップ２０を付着させること
ができる。
熱伝導性エポキシ又は接着テープ等のような接着手段５
０により付着されるが、この場合、必要によっては搭載
板５’、５”だけでなく、各々の全てのリードエンド４
又は予め選択された位置のリードエンド４の上面にも接
着手段５０を用いて半導体チップ２０を付着させること
ができる。
【０１４１】この好ましい第１具体例によるリードエン
ドグリッドアレイ半導体パッケージ１０αにおいては、
全てのリード２が半導体パッケージ１０αの４側面に隣
接した同一距離の位置で第１折曲部３により同一形さ角
度に折曲され、第２折曲部３ａもやはり４側面に隣接し
た同一距離の位置で折曲されて、半導体パッケージ１０
αの底面に平行した平面上に方向転換リード部２ｂが位
置する。従って、８グループの全てのリード２とタイバ
ー６の折曲形態は均等であるが、他の平面上への方向転
換リード部２ｂの長さ及びＸＹ平面上での位置変換状態
はグループ別に相違する。従って、全てのリード２のリ
ードエンド突出部４’は半導体チップ２０の実装領域に
対応する下部のプラスチック封止部４０の底面領域内に
８列の交互の横列（但し、４列と５列は対称である）と
１１列の交互の縦列のグリッドアレイを表し（図１Ａ参
照）、これにより半導体パッケージの半導体チップの寸
法化、つまり半導体パッケージの半導体チップのスケー
ル化が可能になる。リードエンド突出部４’はプラスチ
ック封止部４０の底面と同一平面上に位置するが、これ
に限定されるものではなく、必要によっては突出される
か又はソルダボール（図示せず）を融着させることもで
きる。
ドグリッドアレイ半導体パッケージ１０αにおいては、
全てのリード２が半導体パッケージ１０αの４側面に隣
接した同一距離の位置で第１折曲部３により同一形さ角
度に折曲され、第２折曲部３ａもやはり４側面に隣接し
た同一距離の位置で折曲されて、半導体パッケージ１０
αの底面に平行した平面上に方向転換リード部２ｂが位
置する。従って、８グループの全てのリード２とタイバ
ー６の折曲形態は均等であるが、他の平面上への方向転
換リード部２ｂの長さ及びＸＹ平面上での位置変換状態
はグループ別に相違する。従って、全てのリード２のリ
ードエンド突出部４’は半導体チップ２０の実装領域に
対応する下部のプラスチック封止部４０の底面領域内に
８列の交互の横列（但し、４列と５列は対称である）と
１１列の交互の縦列のグリッドアレイを表し（図１Ａ参
照）、これにより半導体パッケージの半導体チップの寸
法化、つまり半導体パッケージの半導体チップのスケー
ル化が可能になる。リードエンド突出部４’はプラスチ
ック封止部４０の底面と同一平面上に位置するが、これ
に限定されるものではなく、必要によっては突出される
か又はソルダボール（図示せず）を融着させることもで
きる。
【０１４２】図１１（Ｂ）の半導体パッケージ１０βは
図１１（Ａ）の半導体パッケージ１０αの変形例で、半
導体チップ２０の上面のボンドパッド（図示せず）とリ
ード２を電気的に接続させるための接続手段としてワイ
ヤー３０を使用する代わりに、半導体チップ２０の底面
に形成されたボンドパッド（図示せず）とリード２をバ
ンプ（Ｂｕｍｐ）又はソルダジョイント３１により電気
的に接続させたものである。その外にも、必要によって
は半導体チップ２０の底面に形成させたボンドパッド
（図示せず）とリード２の底面を下側でワイヤーで連結
させることもできる。その外にも、示さなかったが、半
導体チップの上面が半導体パッケージの外部に露出され
るようにプラスチック封止部を形成させることにより、
半導体パッケージの作動時に発生される熱を効率的に放
出させ得るようにするとともに、半導体パッケージの軽
薄短小化を図り得、又は半導体パッケージの上面に放熱
板を付着させた構成、又は半導体チップを２枚以上積層
させた構成にすることもできる。
図１１（Ａ）の半導体パッケージ１０αの変形例で、半
導体チップ２０の上面のボンドパッド（図示せず）とリ
ード２を電気的に接続させるための接続手段としてワイ
ヤー３０を使用する代わりに、半導体チップ２０の底面
に形成されたボンドパッド（図示せず）とリード２をバ
ンプ（Ｂｕｍｐ）又はソルダジョイント３１により電気
的に接続させたものである。その外にも、必要によって
は半導体チップ２０の底面に形成させたボンドパッド
（図示せず）とリード２の底面を下側でワイヤーで連結
させることもできる。その外にも、示さなかったが、半
導体チップの上面が半導体パッケージの外部に露出され
るようにプラスチック封止部を形成させることにより、
半導体パッケージの作動時に発生される熱を効率的に放
出させ得るようにするとともに、半導体パッケージの軽
薄短小化を図り得、又は半導体パッケージの上面に放熱
板を付着させた構成、又は半導体チップを２枚以上積層
させた構成にすることもできる。
【０１４３】図１２（Ａ）、図１２（Ｂ）及び図１２
（Ｃ）はそれぞれ図５（Ａ）、図５（Ｂ）のグリッドア
レイ型リードフレーム１ｂを用いた本実施の形態の好ま
しい第２具体例によるリードエンドグリッドアレイ半導
体パッケージ１０、１０’、１０”の概略側断面図で、
図１２（Ｂ）及び図１２（Ｃ）は図１２（Ａ）の変形例
に過ぎないので、図１２（Ａ）についてまず説明する。
図１２（Ａ）に示した本実施の形態のリードエンドグリ
ッドアレイ半導体パッケージ１０は、相違した長さを有
する多数グループでなる多数のリード２と、半導体チッ
プ搭載板５上に接着テープ又はエポキシ樹脂等のような
接着手段５０により実装される半導体チップ２０と、半
導体チップ２０の上面の所定箇所に位置するボンドパッ
ド（図示せず）とリード２の非折曲部の上面を上側で電
気的に接続させる電気的接続手段であるボンドワイヤー
３０と、半導体チップ２０、ボンドワイヤー３０及びリ
ード２を外部環境から保護するための樹脂封止材をモル
ディングしてなり、入出力端子として使用されるリード
エンド４が半導体チップ実装領域下部の同一平面所に交
互のグリッドアレイをなして外部に露出されるように形
成されるプラスチック封止部４０とから構成される。
（Ｃ）はそれぞれ図５（Ａ）、図５（Ｂ）のグリッドア
レイ型リードフレーム１ｂを用いた本実施の形態の好ま
しい第２具体例によるリードエンドグリッドアレイ半導
体パッケージ１０、１０’、１０”の概略側断面図で、
図１２（Ｂ）及び図１２（Ｃ）は図１２（Ａ）の変形例
に過ぎないので、図１２（Ａ）についてまず説明する。
図１２（Ａ）に示した本実施の形態のリードエンドグリ
ッドアレイ半導体パッケージ１０は、相違した長さを有
する多数グループでなる多数のリード２と、半導体チッ
プ搭載板５上に接着テープ又はエポキシ樹脂等のような
接着手段５０により実装される半導体チップ２０と、半
導体チップ２０の上面の所定箇所に位置するボンドパッ
ド（図示せず）とリード２の非折曲部の上面を上側で電
気的に接続させる電気的接続手段であるボンドワイヤー
３０と、半導体チップ２０、ボンドワイヤー３０及びリ
ード２を外部環境から保護するための樹脂封止材をモル
ディングしてなり、入出力端子として使用されるリード
エンド４が半導体チップ実装領域下部の同一平面所に交
互のグリッドアレイをなして外部に露出されるように形
成されるプラスチック封止部４０とから構成される。
【０１４４】ここで、同一平面上の方向転換リード部を
有するリード２（図１２Ａ上ではリードの前面が前方に
向いている）とこれを有しないリード２（図１０Ａでは
リード側面が前方に向いている）は相互交互にアレイさ
れる（図５Ａ及び図５Ｂ参照）。又、本実施の形態のリ
ードエンドグリッドアレイ半導体パッケージ１０におい
ては、図５（Ａ）に示すように、タイバー６により支持
される半導体チップ搭載板５を形成させることもできる
が、これは選択的である。一方、図１２（Ａ）で点線で
表示したリードは切断面に隣接した後方のリード２を示
したものである。
有するリード２（図１２Ａ上ではリードの前面が前方に
向いている）とこれを有しないリード２（図１０Ａでは
リード側面が前方に向いている）は相互交互にアレイさ
れる（図５Ａ及び図５Ｂ参照）。又、本実施の形態のリ
ードエンドグリッドアレイ半導体パッケージ１０におい
ては、図５（Ａ）に示すように、タイバー６により支持
される半導体チップ搭載板５を形成させることもできる
が、これは選択的である。一方、図１２（Ａ）で点線で
表示したリードは切断面に隣接した後方のリード２を示
したものである。
【０１４５】多数のリード２と半導体チップ搭載板５は
第４具体例によるグリッドアレイ型リードフレーム１ｂ
を用いたもので、多数のリード２は相違した長さを有す
る６グループでなり、それぞれ第１折曲部３により下方
に直角折曲されて他の平面上への方向転換リード部２ａ
を形成し、この方向転換リード部２ａは再び折曲部３ａ
により直角に折曲されて、半導体パッケージ１０の底面
と同一平面上に延長されるリードエンド４を形成し、同
一平面上の方向転換リード部（図面上には図示せず）は
選択されたリード２にだけ形成される。このような本実
施の形態の好ましい第２具体例によるリードエンドグリ
ッドアレイ半導体パッケージ１０においては、６グルー
プの多数のリード２に形成される第１折曲部３及び第２
折曲部３ａの位置がグループ相互間に異なり、その具体
的な折曲及び配列形態については図５（Ａ）及び図５
（Ｂ）を参照する。
第４具体例によるグリッドアレイ型リードフレーム１ｂ
を用いたもので、多数のリード２は相違した長さを有す
る６グループでなり、それぞれ第１折曲部３により下方
に直角折曲されて他の平面上への方向転換リード部２ａ
を形成し、この方向転換リード部２ａは再び折曲部３ａ
により直角に折曲されて、半導体パッケージ１０の底面
と同一平面上に延長されるリードエンド４を形成し、同
一平面上の方向転換リード部（図面上には図示せず）は
選択されたリード２にだけ形成される。このような本実
施の形態の好ましい第２具体例によるリードエンドグリ
ッドアレイ半導体パッケージ１０においては、６グルー
プの多数のリード２に形成される第１折曲部３及び第２
折曲部３ａの位置がグループ相互間に異なり、その具体
的な折曲及び配列形態については図５（Ａ）及び図５
（Ｂ）を参照する。
【０１４６】リード２の数と同数の入出力端子として使
用されるリードエンド４は本実施の形態による半導体パ
ッケージ１０の底面、つまりプラスチック封止部４０の
底面に露出された状態で全体的又は部分的に交互のグリ
ッドアレイをなし、このようなグリッドアレイは半導体
チップ２０の実装領域に対応するパッケージの底面領域
内に位置する。従って、パッケージ寸法の半導体チップ
の寸法化、つまりパッケージのチップのスケール化が可
能になる。図１２（Ａ）においては、プラスチックパッ
ケージ１０の寸法が半導体チップ２０の寸法よりかなり
大きく示されているが、これは作図上の便宜のためのも
のだけ、通常のコードフラット半導体パッケージ又はボ
ールグリッドアレイタイプの半導体パッケージにおける
パッケージと半導体チップ間のかなりの寸法差に比べ
て、その寸法差は非常に小さいことを注目する必要があ
る。
用されるリードエンド４は本実施の形態による半導体パ
ッケージ１０の底面、つまりプラスチック封止部４０の
底面に露出された状態で全体的又は部分的に交互のグリ
ッドアレイをなし、このようなグリッドアレイは半導体
チップ２０の実装領域に対応するパッケージの底面領域
内に位置する。従って、パッケージ寸法の半導体チップ
の寸法化、つまりパッケージのチップのスケール化が可
能になる。図１２（Ａ）においては、プラスチックパッ
ケージ１０の寸法が半導体チップ２０の寸法よりかなり
大きく示されているが、これは作図上の便宜のためのも
のだけ、通常のコードフラット半導体パッケージ又はボ
ールグリッドアレイタイプの半導体パッケージにおける
パッケージと半導体チップ間のかなりの寸法差に比べ
て、その寸法差は非常に小さいことを注目する必要があ
る。
【０１４７】図１２（Ｂ）及び図１２（Ｃ）に示したリ
ードエンドグリッドアレイ半導体パッケージ１０’及び
１０”の基本構成は図１２（Ａ）の半導体パッケージ１
０の構成と実質的に同一であり、図１２（Ｂ）の場合に
おいては、半導体チップ搭載板が存在しなく、ボンドパ
ッド（図示せず）が半導体チップ２０の底面に位置し、
このボンドパッドとリード２の非折曲部の底面を下側で
電気的に接続させるボンドワイヤー３０がリード２の底
面にボンディングされる点についてだけ図１２（Ａ）と
異なり、図１２の場合においては、ボンドパッド（図示
せず）が半導体チップ２０の底面に位置し、このボンド
パッドとリード２がバンプ又はソルダジョイント３１に
より電気的に接続される点についてだけ図１２（Ａ）と
異なる。
ードエンドグリッドアレイ半導体パッケージ１０’及び
１０”の基本構成は図１２（Ａ）の半導体パッケージ１
０の構成と実質的に同一であり、図１２（Ｂ）の場合に
おいては、半導体チップ搭載板が存在しなく、ボンドパ
ッド（図示せず）が半導体チップ２０の底面に位置し、
このボンドパッドとリード２の非折曲部の底面を下側で
電気的に接続させるボンドワイヤー３０がリード２の底
面にボンディングされる点についてだけ図１２（Ａ）と
異なり、図１２の場合においては、ボンドパッド（図示
せず）が半導体チップ２０の底面に位置し、このボンド
パッドとリード２がバンプ又はソルダジョイント３１に
より電気的に接続される点についてだけ図１２（Ａ）と
異なる。
【０１４８】本実施の形態の好ましい第２具体例による
リードエンドグリッドアレイ半導体パッケージ１０、１
０’、１０”においては、パッケージ１０、１０’、１
０”をマザーボード（図示せず）に実装するとき、入出
力端子として使用されるリードエンド４の容易な接続及
び半導体チップ２０の作動時に発生する熱の効率的な放
出のため、リードエンド４を広い面積を有する平面上の
拡張部に形成している。
リードエンドグリッドアレイ半導体パッケージ１０、１
０’、１０”においては、パッケージ１０、１０’、１
０”をマザーボード（図示せず）に実装するとき、入出
力端子として使用されるリードエンド４の容易な接続及
び半導体チップ２０の作動時に発生する熱の効率的な放
出のため、リードエンド４を広い面積を有する平面上の
拡張部に形成している。
【０１４９】図１３は図７（Ａ）、図７（Ｂ）のグリッ
ドアレイ型リードフレーム１ｃを用いた本実施の形態の
好ましい第３具体例によるリードエンドグリッドアレイ
半導体パッケージ１０ａの概略側断面図で、リード２の
延長線上に形成される第１折曲部３により他の平面上へ
の方向転換リード部２ａがＺ軸方向に直角に下向折曲さ
れる図１２（Ａ）に示した第２具体例の場合とは異な
り、他の平面上への方向転換リード部２ａが下向に斜め
に延長される点を除きその基本構成が第２具体例による
リードエンドグリッドアレイ半導体パッケージ１０と実
質的に同一である。又、図１２（Ａ）及び図１２（Ｃ）
に示したような半導体チップ２０とリード２間の電気的
接続のための接続位置の変形又はバンプのような接続手
段の選択が同様に適用できることは勿論である。
ドアレイ型リードフレーム１ｃを用いた本実施の形態の
好ましい第３具体例によるリードエンドグリッドアレイ
半導体パッケージ１０ａの概略側断面図で、リード２の
延長線上に形成される第１折曲部３により他の平面上へ
の方向転換リード部２ａがＺ軸方向に直角に下向折曲さ
れる図１２（Ａ）に示した第２具体例の場合とは異な
り、他の平面上への方向転換リード部２ａが下向に斜め
に延長される点を除きその基本構成が第２具体例による
リードエンドグリッドアレイ半導体パッケージ１０と実
質的に同一である。又、図１２（Ａ）及び図１２（Ｃ）
に示したような半導体チップ２０とリード２間の電気的
接続のための接続位置の変形又はバンプのような接続手
段の選択が同様に適用できることは勿論である。
【０１５０】図１４は図５（Ａ）、図５（Ｂ）の変形さ
れたグリッドアレイ型リードフレームを用いた本実施の
形態の好ましい第４具体例によるリードエンドグリッド
アレイ半導体パッケージ１０ｂの概略側断面図で、その
基本構成はリード２の折曲形状での少しの差を除き図１
２（Ａ）及び図１３の場合と実質的に同一であるので、
その差についてだけ説明する。図１４において、同一平
面上の方向転換リード部（図面上には示されないので、
図５Ａ及び図５Ｂ参照）を有するリード２（図面上でリ
ード前面が前方に向いている）と同一平面上の方向転換
リード部を有するリード２（図面上でリード側面が前方
に向いている）は相互交互にアレイされる。同一平面上
の方向転換リード部を有しないリード２は、第１折曲部
３により直角のＺ軸方向（図面上の上下方向）に下向折
曲された他の平面上への方向転換リード部２ａと、第２
折曲部３ａにより直角にＸ軸方向（図面上の左右方向）
に折曲された他の平面上への方向転換リード部２ｂと、
第３折曲部３ｂにより再び直角にＺ軸方向に折曲された
他の平面上への方向転換リード部２ｃと、第４折曲部３
ｃにより再び直角にＸ軸方向に折曲されたリードエンド
４とを有し、リードエンド４は幅の拡張された平板上に
形成される。従って、リード２の全体的な形状は階段状
に形成される。
れたグリッドアレイ型リードフレームを用いた本実施の
形態の好ましい第４具体例によるリードエンドグリッド
アレイ半導体パッケージ１０ｂの概略側断面図で、その
基本構成はリード２の折曲形状での少しの差を除き図１
２（Ａ）及び図１３の場合と実質的に同一であるので、
その差についてだけ説明する。図１４において、同一平
面上の方向転換リード部（図面上には示されないので、
図５Ａ及び図５Ｂ参照）を有するリード２（図面上でリ
ード前面が前方に向いている）と同一平面上の方向転換
リード部を有するリード２（図面上でリード側面が前方
に向いている）は相互交互にアレイされる。同一平面上
の方向転換リード部を有しないリード２は、第１折曲部
３により直角のＺ軸方向（図面上の上下方向）に下向折
曲された他の平面上への方向転換リード部２ａと、第２
折曲部３ａにより直角にＸ軸方向（図面上の左右方向）
に折曲された他の平面上への方向転換リード部２ｂと、
第３折曲部３ｂにより再び直角にＺ軸方向に折曲された
他の平面上への方向転換リード部２ｃと、第４折曲部３
ｃにより再び直角にＸ軸方向に折曲されたリードエンド
４とを有し、リードエンド４は幅の拡張された平板上に
形成される。従って、リード２の全体的な形状は階段状
に形成される。
【０１５１】一方、Ｙ軸方向（図面上で紙面の前後方
向）に直角に方向転換された同一平面上の方向転換リー
ド部を有するリード２（図５Ａ及び図５Ｂ参照）は、第
１折曲部３により直角にＺ軸方向に下向折曲された他の
平面上への方向転換リード部２ａと、第２折曲部３ａに
より直角にＹ軸方向に折曲された他の平面上への方向転
換リード部２ｂと、第３折曲部３ｂにより再び直角にＺ
軸方向に折曲された他の平面上への方向転換リード部２
ｃと、第４折曲部３ｃにより再び直角にＹ軸方向に折曲
されて拡張されたリードエンド４とを有し、リード２の
全体的な形状は階段状に形成される。
向）に直角に方向転換された同一平面上の方向転換リー
ド部を有するリード２（図５Ａ及び図５Ｂ参照）は、第
１折曲部３により直角にＺ軸方向に下向折曲された他の
平面上への方向転換リード部２ａと、第２折曲部３ａに
より直角にＹ軸方向に折曲された他の平面上への方向転
換リード部２ｂと、第３折曲部３ｂにより再び直角にＺ
軸方向に折曲された他の平面上への方向転換リード部２
ｃと、第４折曲部３ｃにより再び直角にＹ軸方向に折曲
されて拡張されたリードエンド４とを有し、リード２の
全体的な形状は階段状に形成される。
【０１５２】図１５は図８（Ａ）、図８（Ｂ）の変形さ
れたグリッドアレイ型リードフレームを用いた本発明の
好ましい第５具体例によるリードエンドグリッドアレイ
半導体パッケージ１０ｃの概略側断面図で、ぞの基本構
成はリード２の折曲形状での少しの差を除き図１４の場
合と実質的に同一であるので、その相違点についてだけ
説明する。図１５においても、同一平面上の方向転換リ
ード部（図面上では示されないので、図８Ａ及び図８Ｂ
参照）を有するリード２（図面上でリードの前面が前方
に向いている）とこれを有しないリード２（図面上でリ
ード側面が前方に向いている）とは相互交互にアレイさ
れる。同一平面上の方向転換リード部を有しないリード
２は、図１４の場合に比べて、第４折曲部３ｃが存在し
ないので、第３折曲部３ｂによりリードエンド４が形成
され、リードエンド４が元のリードの幅を有する点を除
き同一である。又、同一平面上の方向転換リード部を有
するリード２は、図１４の場合とは、もう一度折曲され
ている点が相違する。即ち、Ｙ軸方向（図面で紙面の前
後方向）に直角に方向転換された同一平面上の方向転換
リード部（図面上には示されないので、図８Ａ及び図８
Ｂを参照）を有するリード２は、第１折曲部３により直
角にＺ軸方向（図面の上下方向）に下向折曲された他の
平面上への方向転換リード部２ａと、第２折曲部３ａに
より直角にＹ軸方向に折曲された他の平面上への方向転
換リード部２ｂと、第３折曲部３ｂにより再び直角にＺ
軸方向に下向折曲された他の平面上への方向転換リード
部２ｃと、第４折曲部３ｃ（図面上には示されない）に
より再び直角にＹ軸方向に折曲された他の平面上への方
向転換リード部２ｄ（図面上では示されない）と、第５
折曲部３ｄにより再びＺ軸方向に直角に下向折曲されて
元のリードの幅を有するリードエンド４とを有する。従
って、交互にアレイされる同一平面上の方向転換リード
部を有するか有しないリード２の相互間の折曲回数は相
違する。
れたグリッドアレイ型リードフレームを用いた本発明の
好ましい第５具体例によるリードエンドグリッドアレイ
半導体パッケージ１０ｃの概略側断面図で、ぞの基本構
成はリード２の折曲形状での少しの差を除き図１４の場
合と実質的に同一であるので、その相違点についてだけ
説明する。図１５においても、同一平面上の方向転換リ
ード部（図面上では示されないので、図８Ａ及び図８Ｂ
参照）を有するリード２（図面上でリードの前面が前方
に向いている）とこれを有しないリード２（図面上でリ
ード側面が前方に向いている）とは相互交互にアレイさ
れる。同一平面上の方向転換リード部を有しないリード
２は、図１４の場合に比べて、第４折曲部３ｃが存在し
ないので、第３折曲部３ｂによりリードエンド４が形成
され、リードエンド４が元のリードの幅を有する点を除
き同一である。又、同一平面上の方向転換リード部を有
するリード２は、図１４の場合とは、もう一度折曲され
ている点が相違する。即ち、Ｙ軸方向（図面で紙面の前
後方向）に直角に方向転換された同一平面上の方向転換
リード部（図面上には示されないので、図８Ａ及び図８
Ｂを参照）を有するリード２は、第１折曲部３により直
角にＺ軸方向（図面の上下方向）に下向折曲された他の
平面上への方向転換リード部２ａと、第２折曲部３ａに
より直角にＹ軸方向に折曲された他の平面上への方向転
換リード部２ｂと、第３折曲部３ｂにより再び直角にＺ
軸方向に下向折曲された他の平面上への方向転換リード
部２ｃと、第４折曲部３ｃ（図面上には示されない）に
より再び直角にＹ軸方向に折曲された他の平面上への方
向転換リード部２ｄ（図面上では示されない）と、第５
折曲部３ｄにより再びＺ軸方向に直角に下向折曲されて
元のリードの幅を有するリードエンド４とを有する。従
って、交互にアレイされる同一平面上の方向転換リード
部を有するか有しないリード２の相互間の折曲回数は相
違する。
【０１５３】又、図１５に示すような本実施の形態の好
ましい第５具体例によるリードエンドグリッドアレイ半
導体パッケージ１０ｃにおいては、全体的又は部分的に
交互のグリッドアレイを成す多数のリードエンド４がプ
ラスチック封止部４０の底面から外部に突出されてい
る。
ましい第５具体例によるリードエンドグリッドアレイ半
導体パッケージ１０ｃにおいては、全体的又は部分的に
交互のグリッドアレイを成す多数のリードエンド４がプ
ラスチック封止部４０の底面から外部に突出されてい
る。
【０１５４】図１６は本実施の形態の好ましい第６具体
例によるリードエンドグリッドアレイ半導体パッケージ
１０ｄの概略側断面図で、その基本構成は図１４の半導
体パッケージ１０ｂと実質的に同一な構成であり、リー
ドエンド４がリード２の厚さだけパッケージ１０ｄの底
面から突出されてグリッドアレイを成す点だけが唯一の
相違点であるので、それ以上の説明は省略する。
例によるリードエンドグリッドアレイ半導体パッケージ
１０ｄの概略側断面図で、その基本構成は図１４の半導
体パッケージ１０ｂと実質的に同一な構成であり、リー
ドエンド４がリード２の厚さだけパッケージ１０ｄの底
面から突出されてグリッドアレイを成す点だけが唯一の
相違点であるので、それ以上の説明は省略する。
【０１５５】図１７は本実施の形態の好ましい第７具体
例によるリードエンドグリッドアレイ半導体パッケージ
１０ｅの概略側断面図で、その基本構成は図１４の半導
体パッケージ１０ｂと実質的に同一な構成であり、パッ
ケージ１０ｄの底面にグリッドアレイを成しつつ露出さ
れている多数のリードエンド４の露出面にソルダボール
６０を融着させて入出力端子として使用する点のみが唯
一の相違点であるので、それ以上の説明は省略する。
例によるリードエンドグリッドアレイ半導体パッケージ
１０ｅの概略側断面図で、その基本構成は図１４の半導
体パッケージ１０ｂと実質的に同一な構成であり、パッ
ケージ１０ｄの底面にグリッドアレイを成しつつ露出さ
れている多数のリードエンド４の露出面にソルダボール
６０を融着させて入出力端子として使用する点のみが唯
一の相違点であるので、それ以上の説明は省略する。
【０１５６】図１８は図９（Ａ）、図９（Ｂ）のグリッ
ドアレイ型リードフレーム１ｆを用いた本実施の形態の
好ましい第８具体例によるリードエンドグリッドアレイ
半導体パッケージ１０ｆの概略側断面図で、その基本構
成はリード２の折曲形状での差を除き、先に説明した本
実施の形態の具体例と実質的に同一であるのでその相違
点についてだけ説明する。Ｘ軸及びＺ軸方向にだけ折曲
されるリード２（図面上で左右両側部の全体が実線で示
されたリード）は、リード２の延長線上の第１折曲部３
により直角にＺ軸方向に下向折曲された他の平面上への
方向転換リード部２ａと、第２折曲部３ａによりＸ軸方
向に直角に折曲された他の平面上への方向転換リード部
２ｂと、第３折曲部３ｂによりＺ軸方向に直角に上向折
曲された他の平面上への方向転換リード部２ｃと、第４
折曲部３ｃによりＸ軸方向に直角に折曲された他の平面
上への方向転換リード部２ｄと、第５折曲部３ｄにより
Ｚ軸方向に下向折曲されたリードエンド４とを有する。
従って、全体的なリード２の形状は横になったＳ字形状
である。
ドアレイ型リードフレーム１ｆを用いた本実施の形態の
好ましい第８具体例によるリードエンドグリッドアレイ
半導体パッケージ１０ｆの概略側断面図で、その基本構
成はリード２の折曲形状での差を除き、先に説明した本
実施の形態の具体例と実質的に同一であるのでその相違
点についてだけ説明する。Ｘ軸及びＺ軸方向にだけ折曲
されるリード２（図面上で左右両側部の全体が実線で示
されたリード）は、リード２の延長線上の第１折曲部３
により直角にＺ軸方向に下向折曲された他の平面上への
方向転換リード部２ａと、第２折曲部３ａによりＸ軸方
向に直角に折曲された他の平面上への方向転換リード部
２ｂと、第３折曲部３ｂによりＺ軸方向に直角に上向折
曲された他の平面上への方向転換リード部２ｃと、第４
折曲部３ｃによりＸ軸方向に直角に折曲された他の平面
上への方向転換リード部２ｄと、第５折曲部３ｄにより
Ｚ軸方向に下向折曲されたリードエンド４とを有する。
従って、全体的なリード２の形状は横になったＳ字形状
である。
【０１５７】一方、Ｘ軸、Ｙ軸及びＺ軸方向の全方向に
折曲されるリード２（図面上で点線で一部のみが示され
たリード）は、他の平面上への方向転換リード部２ａが
リード２の初期延長線上に直角方向に形成される第１折
曲部３（図９Ｂ参照）により直角にＺ軸方向に下向折曲
され、他の平面上への方向転換リード部２ｂ及び２ｄが
Ｙ軸方向（図面上では紙面の前後方向）に位置する点を
除き、Ｘ軸及びＺ軸方向にだけ折曲されるリード２の場
合と同一である（図９Ａ及び図９Ｂ参照）。
折曲されるリード２（図面上で点線で一部のみが示され
たリード）は、他の平面上への方向転換リード部２ａが
リード２の初期延長線上に直角方向に形成される第１折
曲部３（図９Ｂ参照）により直角にＺ軸方向に下向折曲
され、他の平面上への方向転換リード部２ｂ及び２ｄが
Ｙ軸方向（図面上では紙面の前後方向）に位置する点を
除き、Ｘ軸及びＺ軸方向にだけ折曲されるリード２の場
合と同一である（図９Ａ及び図９Ｂ参照）。
【０１５８】本実施の形態の第８具体例による半導体パ
ッケージ１０ｆのリード２においては、リードエンド４
だけでなく他の平面上への方向転換リード部２ｂもプラ
スチック封止部４０の底面に露出されてグリッドアレイ
を成すので、一つのシグナル伝達用、又はパワー又はグ
ラウンド用リード２を２ピン又はそれ以上の多ピン化さ
せることも可能であり、又は、これとは異なり、プラス
チック封止部４０の底面に露出されている他の平面上へ
の方向転換リード部２ｂ及びリードエンド４の一方はシ
グナル伝達用として、他方は熱放出用として使用するこ
ともできる。前述した二通りの相違した長さを有する相
違したタイプのリード２は相互間に全体的又は部分的に
交互にグリッドアレイをなす。その外、より具体的な事
項は前述した図９Ａ、図９Ｂについての説明を参照す
る。
ッケージ１０ｆのリード２においては、リードエンド４
だけでなく他の平面上への方向転換リード部２ｂもプラ
スチック封止部４０の底面に露出されてグリッドアレイ
を成すので、一つのシグナル伝達用、又はパワー又はグ
ラウンド用リード２を２ピン又はそれ以上の多ピン化さ
せることも可能であり、又は、これとは異なり、プラス
チック封止部４０の底面に露出されている他の平面上へ
の方向転換リード部２ｂ及びリードエンド４の一方はシ
グナル伝達用として、他方は熱放出用として使用するこ
ともできる。前述した二通りの相違した長さを有する相
違したタイプのリード２は相互間に全体的又は部分的に
交互にグリッドアレイをなす。その外、より具体的な事
項は前述した図９Ａ、図９Ｂについての説明を参照す
る。
【０１５９】図１４〜図１８に示す本実施の形態のパッ
ケージ１０ｂ〜１０ｆにおいても、図１２（Ｂ）及び図
１２（Ｃ）に示すように、半導体チップ２０とリード２
間の電気的接続のための接続位置の変形又はバンプのよ
うな接続手段の選択が同様に適用できることは勿論であ
る。図１９は半導体チップ搭載板を省略して変形された
図５（Ａ）、図５（Ｂ）のグリッドアレイ型リードフレ
ーム１ｂを用いた本実施の形態の好ましい第９具体例に
よるリードエンドグリッドアレイ半導体パッケージ１０
ｇの概略側断面図で、その基本構成は前述した本実施の
形態の好ましい具体例と実質的に同一であるので、相違
した部分についてだけ説明する。半導体チップ２０の底
面中央部分には信号入出力用ボンドパッド２５が整列さ
れており、このボンドパッド２５とリード２はボンドワ
イヤー３０により電気的に接続されている。本実施の形
態の好ましい第９具体例によるリードエンドグリッドア
レイ半導体パッケージ１０ｇに用いられるグリッドアレ
イ型リードフレームは図５（Ｂ）のリードフレーム１ｂ
に概して類似するが、タイバー６とこれにより支持され
る半導体チップ搭載板５は存在しなく、同一平面上の方
向転換リード部が存在しないリード２（図面上でリード
の側面のみが示されたリード）は半導体パッケージ１０
ｆの下部中央部に位置し、同一平面上の方向転換リード
部が存在するリード２（図面上でリードの前面が示され
たリード）は半導体パッケージ１０ｆの下部外郭部に位
置し４回折曲されて階段状に形成される点で図５（Ｂ）
のリードフレーム１ｂとの差はない。
ケージ１０ｂ〜１０ｆにおいても、図１２（Ｂ）及び図
１２（Ｃ）に示すように、半導体チップ２０とリード２
間の電気的接続のための接続位置の変形又はバンプのよ
うな接続手段の選択が同様に適用できることは勿論であ
る。図１９は半導体チップ搭載板を省略して変形された
図５（Ａ）、図５（Ｂ）のグリッドアレイ型リードフレ
ーム１ｂを用いた本実施の形態の好ましい第９具体例に
よるリードエンドグリッドアレイ半導体パッケージ１０
ｇの概略側断面図で、その基本構成は前述した本実施の
形態の好ましい具体例と実質的に同一であるので、相違
した部分についてだけ説明する。半導体チップ２０の底
面中央部分には信号入出力用ボンドパッド２５が整列さ
れており、このボンドパッド２５とリード２はボンドワ
イヤー３０により電気的に接続されている。本実施の形
態の好ましい第９具体例によるリードエンドグリッドア
レイ半導体パッケージ１０ｇに用いられるグリッドアレ
イ型リードフレームは図５（Ｂ）のリードフレーム１ｂ
に概して類似するが、タイバー６とこれにより支持され
る半導体チップ搭載板５は存在しなく、同一平面上の方
向転換リード部が存在しないリード２（図面上でリード
の側面のみが示されたリード）は半導体パッケージ１０
ｆの下部中央部に位置し、同一平面上の方向転換リード
部が存在するリード２（図面上でリードの前面が示され
たリード）は半導体パッケージ１０ｆの下部外郭部に位
置し４回折曲されて階段状に形成される点で図５（Ｂ）
のリードフレーム１ｂとの差はない。
【０１６０】本実施の形態の第９具体例によるリードエ
ンドグリッドアレイ半導体パッケージ１０ｇにおいて注
目すべき点は、図１９に示すように、プラスチック封止
部４０が半導体チップ２０の上部及び側部には形成され
なくその下部にだけ形成され、よって半導体パッケージ
１０ｇの面積は半導体チップ２０の面積と全く同じにな
って半導体パッケージの面積が最小化できる。
ンドグリッドアレイ半導体パッケージ１０ｇにおいて注
目すべき点は、図１９に示すように、プラスチック封止
部４０が半導体チップ２０の上部及び側部には形成され
なくその下部にだけ形成され、よって半導体パッケージ
１０ｇの面積は半導体チップ２０の面積と全く同じにな
って半導体パッケージの面積が最小化できる。
【０１６１】この第９具体例による半導体チップと同面
積のリードエンドグリッドアレイ半導体パッケージ１０
ｇに対して、前述した第１〜第８具体例を含んだ本発明
の領域に包含される多様な類型のグリッドアレイ型リー
ドフレームを適用し得ることは勿論であり、電気的接続
手段としてのボンドワイヤー３０を使用する代わりにバ
ンプ又はソルダジョイントを使用することもでき、これ
もやはり本発明の領域に包含されるものである。
積のリードエンドグリッドアレイ半導体パッケージ１０
ｇに対して、前述した第１〜第８具体例を含んだ本発明
の領域に包含される多様な類型のグリッドアレイ型リー
ドフレームを適用し得ることは勿論であり、電気的接続
手段としてのボンドワイヤー３０を使用する代わりにバ
ンプ又はソルダジョイントを使用することもでき、これ
もやはり本発明の領域に包含されるものである。
【０１６２】図２０は半導体チップ搭載板を省略した変
形された図５（Ａ）、図５（Ｂ）のグリッドアレイ型リ
ードフレーム１ｂを用いた本実施の形態の好ましい第１
０具体例によるリードエンドグリッドアレイ半導体パッ
ケージ１０ｈの概略側断面図で、その基本構成は図１１
Ｃと実質的に同一であるが、ただプラスチック封止部４
０が半導体チップ２０の上面を除外した側部と下部のみ
を封止させて半導体チップ２０の上面が外部に露出され
ている点でだけ相違し、このような構成の採択により半
導体チップ２０の作動時に発生される熱の放出を効率化
し得る。
形された図５（Ａ）、図５（Ｂ）のグリッドアレイ型リ
ードフレーム１ｂを用いた本実施の形態の好ましい第１
０具体例によるリードエンドグリッドアレイ半導体パッ
ケージ１０ｈの概略側断面図で、その基本構成は図１１
Ｃと実質的に同一であるが、ただプラスチック封止部４
０が半導体チップ２０の上面を除外した側部と下部のみ
を封止させて半導体チップ２０の上面が外部に露出され
ている点でだけ相違し、このような構成の採択により半
導体チップ２０の作動時に発生される熱の放出を効率化
し得る。
【０１６３】このように半導体パッケージ２０の上面を
パッケージの上面に露出させたリードエンドグリッドア
レイ半導体パッケージ１０ｈに対して、前述した本発明
の第１〜第８具体例を含んだ本発明の領域に包含される
多様な類型のグリッドアレイ型リードフレームを適用し
得ることは勿論であり、電気的接続手段としてのバンプ
又はソルダジョイント３１を使用する代わりにボンドワ
イヤーを使用することもでき、これもやはり本発明の領
域に包含されるものである。又、半導体チップ搭載板５
を形成させるか形成させなかった多様な類型のグリッド
アレイ型リードフレームを用いることは必要による選択
的事項に過ぎない。
パッケージの上面に露出させたリードエンドグリッドア
レイ半導体パッケージ１０ｈに対して、前述した本発明
の第１〜第８具体例を含んだ本発明の領域に包含される
多様な類型のグリッドアレイ型リードフレームを適用し
得ることは勿論であり、電気的接続手段としてのバンプ
又はソルダジョイント３１を使用する代わりにボンドワ
イヤーを使用することもでき、これもやはり本発明の領
域に包含されるものである。又、半導体チップ搭載板５
を形成させるか形成させなかった多様な類型のグリッド
アレイ型リードフレームを用いることは必要による選択
的事項に過ぎない。
【０１６４】図２１は半導体チップ搭載板を省略して変
形された図５Ａ、図５Ｂのグリッドアレイ型リードフレ
ーム１ｂを用いた本実施の形態の好ましい第１１具体例
によるリードエンドグリッドアレイ半導体パッケージ１
０ｉの概略側断面図で、その基本構成は図１２（Ａ）、
図１２（Ｂ）及び図１２（Ｃ）の半導体パッケージ１
０、１０’、１０”と実質的に同一であるので、その相
違点についてだけ説明する。
形された図５Ａ、図５Ｂのグリッドアレイ型リードフレ
ーム１ｂを用いた本実施の形態の好ましい第１１具体例
によるリードエンドグリッドアレイ半導体パッケージ１
０ｉの概略側断面図で、その基本構成は図１２（Ａ）、
図１２（Ｂ）及び図１２（Ｃ）の半導体パッケージ１
０、１０’、１０”と実質的に同一であるので、その相
違点についてだけ説明する。
【０１６５】この第１１具体例による半導体パッケージ
１０ｉにおいては、グリッドアレイ型リードフレーム上
に半導体チップ２０が実装され、実装された半導体チッ
プ２０上に第２半導体チップ２１が実装される。半導体
チップ２０の底面に形成されるボンドパッド（図示せ
ず）はバンプ又はソルダジョイント３１により所定のリ
ード２と電気的に接続され、第２半導体チップ２１の上
面に形成されるボンドパッド（図示せず）は所定のリー
ド２とボンドワイヤー３０により電気的に接続されるの
で、半導体パッケージ１０ｉの性能を倍加させることが
できる。必要によっては、少なくとも二つ以上の半導体
チップ２０を順次積層させた構成のパッケージに形成さ
せることもでき、これもやはり本発明の領域に包含され
るものである。
１０ｉにおいては、グリッドアレイ型リードフレーム上
に半導体チップ２０が実装され、実装された半導体チッ
プ２０上に第２半導体チップ２１が実装される。半導体
チップ２０の底面に形成されるボンドパッド（図示せ
ず）はバンプ又はソルダジョイント３１により所定のリ
ード２と電気的に接続され、第２半導体チップ２１の上
面に形成されるボンドパッド（図示せず）は所定のリー
ド２とボンドワイヤー３０により電気的に接続されるの
で、半導体パッケージ１０ｉの性能を倍加させることが
できる。必要によっては、少なくとも二つ以上の半導体
チップ２０を順次積層させた構成のパッケージに形成さ
せることもでき、これもやはり本発明の領域に包含され
るものである。
【０１６６】又、半導体パッケージ１０ｉをマザーボー
ド（図示せず）上に実装する時の堅固性及び安定性を向
上させ、半導体チップ２０、２１の作動時の熱放出効率
を向上させるため、リードエンド４の反対側のリード２
の他端はプラスチック封止部４０の領域の外部に延長さ
れ、折曲されて羽形状に形成できる。又、このような羽
形状の外にＪ字形にリード２の端部を折曲することも可
能であり、このような折曲部の内側に大きいか小さい直
径のソルダボールを融着させて置くことも可能である。
その外にも、プラスチック封止部４０の外部に延長され
るリード２の他端の折曲形状を必要によって多様な形状
に形成し得ることは勿論であり、これは選択的事項に過
ぎない。
ド（図示せず）上に実装する時の堅固性及び安定性を向
上させ、半導体チップ２０、２１の作動時の熱放出効率
を向上させるため、リードエンド４の反対側のリード２
の他端はプラスチック封止部４０の領域の外部に延長さ
れ、折曲されて羽形状に形成できる。又、このような羽
形状の外にＪ字形にリード２の端部を折曲することも可
能であり、このような折曲部の内側に大きいか小さい直
径のソルダボールを融着させて置くことも可能である。
その外にも、プラスチック封止部４０の外部に延長され
るリード２の他端の折曲形状を必要によって多様な形状
に形成し得ることは勿論であり、これは選択的事項に過
ぎない。
【０１６７】この第１１具体例による半導体パッケージ
１０ｉにおいても、前述した第１〜第８具体例を含んだ
本発明の領域に包含される多様な類型のグリッドアレイ
型リードフレームを適用し得ることは勿論であり、これ
もやはり本発明の領域に包含されるものである。
１０ｉにおいても、前述した第１〜第８具体例を含んだ
本発明の領域に包含される多様な類型のグリッドアレイ
型リードフレームを適用し得ることは勿論であり、これ
もやはり本発明の領域に包含されるものである。
【０１６８】図２２は半導体チップ搭載板を省略して変
形された図５（Ａ）、図５（Ｂ）のグリッドアレイ型リ
ードフレーム１ｂを用いた本実施の形態の好ましい第１
２具体例によるリードエンドグリッドアレイ半導体パッ
ケージ１０ｊの概略側断面図で、その基本構成は図１２
（Ａ）の半導体パッケージ１０と実施的に同様であるの
で、その相違点についてだけ説明する。この第１２具体
例によるリードエンドグリッドアレイ半導体パッケージ
１０ｊにおいては、半導体チップ２０の底面のシグナル
引入出用ボンドパッド（図示せず）がバンプ又はソルダ
ジョイント３１によりリード２と電気的に接続され、半
導体チップ２０の上面には放熱板７０が装着され、放熱
板７０の上面は高い放熱効率を有するように半導体パッ
ケージ１０ｊの外部に露出されている。本実施の形態の
第１２具体例による半導体パッケージ１０ｉにおいて
も、前述した第１〜第８具体例を含んだ本発明の領域に
包含される多様な類型のグリッドアレイ型リードフレー
ムを適用することができ、これもやはり本発明の領域内
に包含されることは勿論である。
形された図５（Ａ）、図５（Ｂ）のグリッドアレイ型リ
ードフレーム１ｂを用いた本実施の形態の好ましい第１
２具体例によるリードエンドグリッドアレイ半導体パッ
ケージ１０ｊの概略側断面図で、その基本構成は図１２
（Ａ）の半導体パッケージ１０と実施的に同様であるの
で、その相違点についてだけ説明する。この第１２具体
例によるリードエンドグリッドアレイ半導体パッケージ
１０ｊにおいては、半導体チップ２０の底面のシグナル
引入出用ボンドパッド（図示せず）がバンプ又はソルダ
ジョイント３１によりリード２と電気的に接続され、半
導体チップ２０の上面には放熱板７０が装着され、放熱
板７０の上面は高い放熱効率を有するように半導体パッ
ケージ１０ｊの外部に露出されている。本実施の形態の
第１２具体例による半導体パッケージ１０ｉにおいて
も、前述した第１〜第８具体例を含んだ本発明の領域に
包含される多様な類型のグリッドアレイ型リードフレー
ムを適用することができ、これもやはり本発明の領域内
に包含されることは勿論である。
【０１６９】本実施の形態の第１〜第１２具体例のリー
ドエンドグリッドアレイ半導体パッケージ１０α、１０
β、１０、１０’、１０”、１０ａ〜１０ｊにおいて、
ボンドワイヤー又はバンプ等のような電気的接続手段に
より半導体チップのシグナル引入出用ボンドパッドとボ
ンディングされるリード部分には銀又は白金で鍍金して
電気抵抗を最小化することが好ましく、マザーボードに
実装する時、信号引入出用ピンとして使用されるリード
エンドの表面は白金又はパラジウムで鍍金することが前
記のような理由のため、かつ高い接続強度を発揮し得る
ので好ましい。
ドエンドグリッドアレイ半導体パッケージ１０α、１０
β、１０、１０’、１０”、１０ａ〜１０ｊにおいて、
ボンドワイヤー又はバンプ等のような電気的接続手段に
より半導体チップのシグナル引入出用ボンドパッドとボ
ンディングされるリード部分には銀又は白金で鍍金して
電気抵抗を最小化することが好ましく、マザーボードに
実装する時、信号引入出用ピンとして使用されるリード
エンドの表面は白金又はパラジウムで鍍金することが前
記のような理由のため、かつ高い接続強度を発揮し得る
ので好ましい。
【０１７０】
【発明の効果】以上説明したように、本発明の好ましい
第１〜第７具体例及びこれらに類似した多様な変形例に
よる、少なくとも一つ以上の折曲部による他の平面上へ
の方向転換部及び／又は同一平面上への方向転換部が形
成された予め設定された数の相違した長さを有するリー
ドを有し、リードエンドが半導体チップ実装領域に対応
する一定下部領域内の同一平面上にグリッドアレイを成
すグリッドアレイ型リードフレームを用いた、本発明の
好ましい第１〜第１２具体例及びこれらに類似した類型
のリードエンドグリッドアレイ半導体パッケージは、リ
ードエンドが半導体チップ実装領域下部のプラスチック
封止部の底面に露出されるようにグリッドアレイをなす
ので、パッケージ面積を半導体チップの面積と同一にす
るか、又はそれに準する程度に小型化し得ると共に、単
位面積当たり入出力端子として使用される露出リードエ
ンドの数を増加させ隣接した露出リードエンド相互間の
間隔を増大させることができ、リードエンドが部分的に
又は全体的に交互の形態のグリッドアレイ型リードフレ
ームを用いることにより隣接露出リードエンド相互間の
間隔をさらに増加させることができ、これにより、リー
ド相互間の近接による信号干渉現象によるノイズ発生を
減少させることができるので、円滑な信号伝送による信
号伝送速度の高速化を達成することができ、また、ボー
ルグリッドアレイ半導体パッケージに使用される高価の
回路基板の使用を避けることができるとともに、本発明
によるグリッドアレイ型リードフレームの製造は比較的
簡単に成されるので、経済性とともにパッケージの製造
時の工程効率性を向上させ得る効果がある。
第１〜第７具体例及びこれらに類似した多様な変形例に
よる、少なくとも一つ以上の折曲部による他の平面上へ
の方向転換部及び／又は同一平面上への方向転換部が形
成された予め設定された数の相違した長さを有するリー
ドを有し、リードエンドが半導体チップ実装領域に対応
する一定下部領域内の同一平面上にグリッドアレイを成
すグリッドアレイ型リードフレームを用いた、本発明の
好ましい第１〜第１２具体例及びこれらに類似した類型
のリードエンドグリッドアレイ半導体パッケージは、リ
ードエンドが半導体チップ実装領域下部のプラスチック
封止部の底面に露出されるようにグリッドアレイをなす
ので、パッケージ面積を半導体チップの面積と同一にす
るか、又はそれに準する程度に小型化し得ると共に、単
位面積当たり入出力端子として使用される露出リードエ
ンドの数を増加させ隣接した露出リードエンド相互間の
間隔を増大させることができ、リードエンドが部分的に
又は全体的に交互の形態のグリッドアレイ型リードフレ
ームを用いることにより隣接露出リードエンド相互間の
間隔をさらに増加させることができ、これにより、リー
ド相互間の近接による信号干渉現象によるノイズ発生を
減少させることができるので、円滑な信号伝送による信
号伝送速度の高速化を達成することができ、また、ボー
ルグリッドアレイ半導体パッケージに使用される高価の
回路基板の使用を避けることができるとともに、本発明
によるグリッドアレイ型リードフレームの製造は比較的
簡単に成されるので、経済性とともにパッケージの製造
時の工程効率性を向上させ得る効果がある。
【図１】（Ａ），（Ｂ）は、本発明の一実施の形態にお
ける好ましい第１具体例によるグリッドアレイ型リード
フレームの平面図およびＡ−Ａ線についての側断面図で
ある。
ける好ましい第１具体例によるグリッドアレイ型リード
フレームの平面図およびＡ−Ａ線についての側断面図で
ある。
【図２】本発明の一実施の形態における好ましい第２具
体例によるグリッドアレイ型リードフレームの平面図で
ある。
体例によるグリッドアレイ型リードフレームの平面図で
ある。
【図３】本発明の一実施の形態における好ましい第３具
体例によるグリッドアレイ型リードフレームストリップ
の平面図である。
体例によるグリッドアレイ型リードフレームストリップ
の平面図である。
【図４】図３のストリップ中のユニットフレームの平面
図である。
図である。
【図５】（Ａ），（Ｂ）は、本発明の一実施の形態にお
ける好ましい第４具体例によるグリッドアレイ型リード
フレームの部分概略平面図および部分概略斜視図であ
る。
ける好ましい第４具体例によるグリッドアレイ型リード
フレームの部分概略平面図および部分概略斜視図であ
る。
【図６】本発明の一実施の形態における第４具体例の変
形例についての部分概略斜視図である。
形例についての部分概略斜視図である。
【図７】（Ａ），（Ｂ）は、本発明の一実施の形態にお
ける好ましい第５具体例によるグリッドアレイ型リード
フレームの部分概略平面図および部分概略斜視図であ
る。
ける好ましい第５具体例によるグリッドアレイ型リード
フレームの部分概略平面図および部分概略斜視図であ
る。
【図８】（Ａ），（Ｂ）は、本発明の一実施の形態にお
ける好ましい第６具体例によるグリッドアレイ型リード
フレームについての概略平面図と、この概略平面図の左
側部を示す部分概略斜視図である。
ける好ましい第６具体例によるグリッドアレイ型リード
フレームについての概略平面図と、この概略平面図の左
側部を示す部分概略斜視図である。
【図９】（Ａ），（Ｂ）は、本発明の好ましい第７具体
例によるグリッドアレイ型リードフレームの部分概略平
面図である。
例によるグリッドアレイ型リードフレームの部分概略平
面図である。
【図１０】（Ａ），（Ｂ）は、本発明の一実施の形態に
おけるグリッドアレイ型リードフレームを用いたリード
エンドグリッドアレイ半導体パッケージにおける露出さ
れたリードエンドのアレイを例示する底面図である。
おけるグリッドアレイ型リードフレームを用いたリード
エンドグリッドアレイ半導体パッケージにおける露出さ
れたリードエンドのアレイを例示する底面図である。
【図１１】（Ａ），（Ｂ）は、図１に示すグリッドアレ
イ型リードフレームを用いた本発明の一実施の形態にお
ける好ましい第１具体例によるリードエンドグリッドア
レイ半導体パッケージの側断面図である。
イ型リードフレームを用いた本発明の一実施の形態にお
ける好ましい第１具体例によるリードエンドグリッドア
レイ半導体パッケージの側断面図である。
【図１２】（Ａ）〜（Ｃ）は、図５に示すグリッドアレ
イ型リードフレームを用いた本発明の一実施の形態にお
ける好ましい第２具体例によるリードエンドグリッドア
レイ半導体パッケージの概略側断面図である。
イ型リードフレームを用いた本発明の一実施の形態にお
ける好ましい第２具体例によるリードエンドグリッドア
レイ半導体パッケージの概略側断面図である。
【図１３】図７のグリッドアレイ型リードフレームを用
いた本発明の一実施の形態における好ましい第３具体例
によるリードエンドグリッドアレイ半導体パッケージの
概略側断面図である。
いた本発明の一実施の形態における好ましい第３具体例
によるリードエンドグリッドアレイ半導体パッケージの
概略側断面図である。
【図１４】変形された図５のグリッドアレイ型リードフ
レームを用いた本発明の一実施の形態における好ましい
第４具体例によるリードエンドグリッドアレイ半導体パ
ッケージの概略側断面図である。
レームを用いた本発明の一実施の形態における好ましい
第４具体例によるリードエンドグリッドアレイ半導体パ
ッケージの概略側断面図である。
【図１５】変形された図８のグリッドアレイ型リードフ
レームを用いた本発明の一実施の形態における好ましい
第５具体例によるリードエンドグリッドアレイ半導体パ
ッケージの概略側断面図である。
レームを用いた本発明の一実施の形態における好ましい
第５具体例によるリードエンドグリッドアレイ半導体パ
ッケージの概略側断面図である。
【図１６】図１４のパッケージにおいて、リードエンド
を底面上に突出させた本発明の一実施の形態における好
ましい第６具体例によるリードエンドグリッドアレイ半
導体パッケージの概略側断面図である。
を底面上に突出させた本発明の一実施の形態における好
ましい第６具体例によるリードエンドグリッドアレイ半
導体パッケージの概略側断面図である。
【図１７】図１４のパッケージにおいて、露出されたリ
ードエンドにソルダボールを融着させた本発明の一実施
の形態における好ましい第７具体例によるリードエンド
グリッドアレイ半導体パッケージの概略側断面図であ
る。
ードエンドにソルダボールを融着させた本発明の一実施
の形態における好ましい第７具体例によるリードエンド
グリッドアレイ半導体パッケージの概略側断面図であ
る。
【図１８】図９のグリッドアレイ型リードフレームを用
いた本発明の一実施の形態における好ましい第８具体例
によるリードエンドグリッドアレイ半導体パッケージの
概略側断面図である。
いた本発明の一実施の形態における好ましい第８具体例
によるリードエンドグリッドアレイ半導体パッケージの
概略側断面図である。
【図１９】変形された図５のグリッドアレイ型リードフ
レームを用いた本発明の一実施の形態における好ましい
第９具体例によるリードエンドグリッドアレイ半導体パ
ッケージの概略側断面図である。
レームを用いた本発明の一実施の形態における好ましい
第９具体例によるリードエンドグリッドアレイ半導体パ
ッケージの概略側断面図である。
【図２０】変形された図５のグリッドアレイ型リードフ
レームを用いた本発明の一実施の形態における好ましい
第１０具体例によるリードエンドグリッドアレイ半導体
パッケージの概略側断面図である。
レームを用いた本発明の一実施の形態における好ましい
第１０具体例によるリードエンドグリッドアレイ半導体
パッケージの概略側断面図である。
【図２１】変形された図５のグリッドアレイ型リードフ
レームを用いた本発明の一実施の形態における好ましい
第１具体例によるリードエンドグリッドアレイ半導体パ
ッケージの概略側断面図である。
レームを用いた本発明の一実施の形態における好ましい
第１具体例によるリードエンドグリッドアレイ半導体パ
ッケージの概略側断面図である。
【図２２】図５の変形されたグリッドアレイ型リードフ
レームを用いた本発明の一実施の形態における好ましい
第１２具体例によるリードエンドグリッドアレイ半導体
パッケージの概略側断面図である。
レームを用いた本発明の一実施の形態における好ましい
第１２具体例によるリードエンドグリッドアレイ半導体
パッケージの概略側断面図である。
【図２３】（Ａ），（Ｂ）は、従来のボトムリード型プ
ラスチックパッケージの側断面図及びパッケージの底面
上に露出されたリードのアレイを示す底面図である。
ラスチックパッケージの側断面図及びパッケージの底面
上に露出されたリードのアレイを示す底面図である。
【図２４】（Ａ），（Ｂ）は、従来のリード底面露出型
コードフラット半導体パッケージの側断面図及びパッケ
ージの底面上に露出されたリードのアレイを示す底面図
である。
コードフラット半導体パッケージの側断面図及びパッケ
ージの底面上に露出されたリードのアレイを示す底面図
である。
１、１’、１ａ〜１ｅ グリッドアレイ型リードフレー
ム ２ リード ２’ 同一平面上の方向転換リード部 ２ａ〜２ｅ 他の平面上への方向転換リード部 ３、３ａ〜３ｄ 第１〜第５折曲部 ４ リードエンド ４’ リードエンド突出部 ４” リードエンドチップ ５ 半導体チップ搭載板 ５ａ 放熱突出部 ５’ 長方形搭載板 ５” 正方形搭載板 ６ タイバー（Ｔｉｅ Ｂａｒ） ６’ 支持部材 ７ サイドレール ７’ ダムバー（Ｄａｍｂａｒ） ８ 樹脂封止材ガイド ９ リード接続部 １０α、１０β、１０、１０’、１０”、１０ａ〜１０
ｊ リードエンドグリッドアレイ半導体パッケージ ２０ 半導体チップ ２１ 第２半導体チップ ２５ チップパッド ３０ ボンドワイヤー ３１ バンプ ４０ プラスチック封止部 ５０ 接着手段 ６０ ソルダボール ７０ 放熱板
ム ２ リード ２’ 同一平面上の方向転換リード部 ２ａ〜２ｅ 他の平面上への方向転換リード部 ３、３ａ〜３ｄ 第１〜第５折曲部 ４ リードエンド ４’ リードエンド突出部 ４” リードエンドチップ ５ 半導体チップ搭載板 ５ａ 放熱突出部 ５’ 長方形搭載板 ５” 正方形搭載板 ６ タイバー（Ｔｉｅ Ｂａｒ） ６’ 支持部材 ７ サイドレール ７’ ダムバー（Ｄａｍｂａｒ） ８ 樹脂封止材ガイド ９ リード接続部 １０α、１０β、１０、１０’、１０”、１０ａ〜１０
ｊ リードエンドグリッドアレイ半導体パッケージ ２０ 半導体チップ ２１ 第２半導体チップ ２５ チップパッド ３０ ボンドワイヤー ３１ バンプ ４０ プラスチック封止部 ５０ 接着手段 ６０ ソルダボール ７０ 放熱板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 韓 丙 濬 大韓民國 ソウル特別市 松坡区 バンイ ドン 89 オリムピクアパート125−502 (72)発明者 尹 柱 ▲フン▼ 大韓民國 ソウル特別市 蘆原区 月溪洞 13 美隆 アパート20−1303 (72)発明者 郭 性 範 大韓民國 京畿道 南楊州市 瓦阜邑 陶 谷里 1024−16 徳沼田園 ビラ103
Claims (90)
- 【請求項１】 サイドレール（Ｓｉｄｅ Ｒａｉｌ）に
より支持され、相違した長さを有する少なくとも二つ以
上のグループでなる多数のリードを有し、前記多数のリ
ードの各々に少なくとも一つ以上の折曲部による少なく
とも一つ以上の他の平面上への方向転換リード部が形成
され、前記多数のリードの一端をなす多数のリードエン
ドが半導体チップ実装領域に対応する一定下部領域内の
同一平面上にグリッドアレイを成すことを特徴とするグ
リッドアレイ型リードフレーム。 - 【請求項２】 前記相違した長さを有する少なくとも二
つ以上のグループのうち、少なくとも一つ以上のグルー
プのリードにそれぞれ少なくとも一つ以上の同一平面上
の方向転換リード部が形成されることを特徴とする請求
項１記載のグリッドアレイ型リードフレーム。 - 【請求項３】 相違した長さを有する少なくとも二つ以
上のリードグループのリードエンドが部分的に又は全体
的に相互交互の少なくとも三つ以上の横列及び縦列のグ
リッドアレイを成すことを特徴とする請求項１又は２記
載のグリッドアレイ型リードフレーム。 - 【請求項４】 相違した長さを有する多数のリードグル
ープの各グループ相互間のリードに形成される折曲部の
数が全部又は部分的に同一であるか、又は全部相違した
ことを特徴とする請求項１又は２記載のグリッドアレイ
型リードフレーム。 - 【請求項５】 各グループ内の多数のリード相互間のリ
ードに形成される折曲部の数が全部又は部分的に同一で
あることを特徴とする請求項４記載のグリッドアレイ型
リードフレーム。 - 【請求項６】 相違した長さを有する多数のリードグル
ープのうち、同一平面上の方向転換リード部が少なくと
も二つ以上のグループに形成され、各グループ相互間の
リードに形成される同一平面上の方向転換リード部の数
が全部又は部分的に同一であるか、又は全部相違したこ
とを特徴とする請求項２記載のグリッドアレイ型リード
フレーム。 - 【請求項７】 各グループ内の多数のリード相互間のリ
ードに形成される同一平面上の方向転換リード部の数が
全部又は部分的に同一であることを特徴とする請求項６
記載のグリッドアレイ型リードフレーム。 - 【請求項８】 前記多数のリードのうち、少なくとも２
以上の隣接するリードを相互連結するリード接続部がさ
らに形成されていることを特徴とする請求項１又は２記
載のグリッドアレイ型リードフレーム。 - 【請求項９】 前記多数の全てのリードがＸ軸及びＺ軸
の２方向、Ｙ軸及びＺ軸の２方向、Ｘ軸、Ｙ軸及びＺ軸
の３方向のいずれかの選択による位置変形されながら延
長されることを特徴とする請求項１又は２記載のグリッ
ドアレイ型リードフレーム。 - 【請求項１０】 同一平面上の方向転換リード部がＸＹ
軸方向転換、Ｘ軸方向転換、Ｙ軸方向転換の少なくとも
いずれか一つによる方向転換をなすことを特徴とする請
求項２記載のグリッドアレイ型リードフレーム。 - 【請求項１１】 前記全てのグループのリードがダムバ
ーに垂直に連結支持されていることを特徴とする請求項
１又は２記載のグリッドアレイ型リードフレーム。 - 【請求項１２】 前記全てのグループのリードが第１折
曲部により下方に折曲された後、第２折曲部により折曲
前の元の延長方向と同方向に延長されることを特徴とす
る請求項１又は２記載のグリッドアレイ型リードフレー
ム。 - 【請求項１３】 前記全てのグループのリード上の第１
折曲部の位置がダムバーから隣接した同一距離上にそれ
ぞれ形成され、第２折曲部の位置もダムバーから第１折
曲部に隣接した同一距離上にそれぞれ形成されることを
特徴とする請求項１２記載のグリッドアレイ型リードフ
レーム。 - 【請求項１４】 前記リードエンドがリードの幅より拡
張された正方形に形成されることを特徴とする請求項１
又は２記載のグリッドアレイ型リードフレーム。 - 【請求項１５】 前記リードエンドの底面に入出力端子
として使用される円筒形のリードエンド突出部が形成さ
れることを特徴とする請求項１４記載のグリッドアレイ
型リードフレーム。 - 【請求項１６】 前記リードエンドがリードの進行方向
側の１側面を含んだ少なくとも１側面にリードエンドチ
ップを有することを特徴とする請求項１５記載のグリッ
ドアレイ型リードフレーム。 - 【請求項１７】 前記リードエンド突出部が少なくとも
３以上の横列及び縦列のグリッドアレイをなすことを特
徴とする請求項１５記載のグリッドアレイ型リードフレ
ーム。 - 【請求項１８】 前記リードフレームが半導体チップ搭
載板を有することを特徴とする請求項１又は２記載のグ
リッドアレイ型リードフレーム。 - 【請求項１９】 半導体チップ搭載板が支持部材により
一列に連結支持される複数の長方形搭載板及び複数の正
方形搭載板で構成されることを特徴とする請求項１８記
載のグリッドアレイ型リードフレーム。 - 【請求項２０】 長方形搭載板がタイバーによりダムバ
ーに連結され、タイバーが全てのグループのリード上に
形成される第１折曲部及び第２折曲部による折曲形態と
同一形態に折曲されることを特徴とする請求項１９記載
のグリッドアレイ型リードフレーム。 - 【請求項２１】 前記複数の長方形搭載板及び複数の正
方形搭載板の底面に円筒形の放熱用突出部が形成される
ことを特徴とする請求項１９記載のグリッドアレイ型リ
ードフレーム。 - 【請求項２２】 前記半導体チップ搭載板がリードフレ
ームの対向する２側面の中央部に半導体チップより小さ
い面積を有する少なくとも二つ以上の半導体チップ搭載
板で構成されることを特徴とする請求項１８記載のグリ
ッドアレイ型リードフレーム。 - 【請求項２３】 前記半導体チップ搭載板がリードフレ
ームの中央部にタイバーにより支持され、半導体チップ
より小さい面積を有する半導体チップ搭載板であること
を特徴とする請求項１８記載のグリッドアレイ型リード
フレーム。 - 【請求項２４】 リードフレームの少なくとも一つのコ
ーナーに液状樹脂封止材を案内誘導するためのガイドが
形成されることを特徴とする請求項１又は２記載のグリ
ッドアレイ型リードフレーム。 - 【請求項２５】 前記リードフレームの四つのコーナー
部に位置するリードエンドにはコーナーをなす２側面か
らそれぞれ延長される二つのリードが結合されることを
特徴とする請求項２４記載のグリッドアレイ型リードフ
レーム。 - 【請求項２６】 前記多数のリードが相違した長さを有
する交互の多数グループでなり、Ｘ軸方向に延長される
交互の多数グループのリードは第１〜第３折曲部により
順次Ｚ下向折曲、Ｘ軸方向折曲、Ｚ軸下向折曲により階
段状に形成され、Ｙ軸方向に延長される交互の多数グル
ープのリードは第１〜第３折曲部により順次Ｚ軸下向折
曲、Ｙ軸方向折曲、Ｚ軸下向折曲により階段状に形成さ
れることを特徴とする請求項１記載のグリッドアレイ型
リードフレーム。 - 【請求項２７】 前記多数のリードが相違した長さを有
する交互の多数グループでなり、Ｘ軸方向に延長される
交互の多数グループのリードのうち、相対的に長い長さ
を有する多数グループのリードには同一平面上のＹ軸方
向転換リード部が形成され、相対的に短い長さを有する
多数グループのリードにはＹ軸方向転換リード部が形成
されなく、同一平面上のＹ軸方向転換リード部が形成さ
れた多数グループのリードは第１及び第２折曲部により
順次Ｚ軸方向折曲、Ｙ軸方向に折曲され、同一平面上の
Ｙ軸方向転換リード部が形成されない多数グループのリ
ードは第１及び第２折曲部により順次Ｚ軸下向折曲、Ｘ
軸方向折曲され、Ｙ軸方向に延長される交互の多数グル
ープのリードは第１及び第２折曲部により順次Ｚ軸下向
折曲、Ｙ軸方向折曲されることを特徴とする請求項２記
載のグリッドアレイ型リードフレーム。 - 【請求項２８】 全てのリードが第１折曲部によりＺ軸
方向に下向折曲（垂直下向折曲）される代わりに、Ｘ軸
方向に延長される交互の多数グループのリードのうち、
同一平面上のＹ軸方向転換リード部が形成されなかった
多数グループのリードは第１折曲部によりＸＺ軸方向に
斜めに折曲され、Ｘ軸方向に延長される交互の多数グル
ープのリードのうち、同一平面上のＹ軸方向転換リード
部が形成された多数グループのリードとＹ軸方向に延長
される交互の多数グループのリードは第１折曲部により
ＹＺ軸方向に斜めに折曲されることを特徴とする請求項
２７記載のグリッドアレイ型リードフレーム。 - 【請求項２９】 前記多数のリードが相違した長さを有
する交互の多数グループでなり、Ｘ軸方向に延長される
交互の多数グループのリードのうち、相対的に長い長さ
を有する多数グループのリードは第１〜第３折曲部によ
り順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲され
て全体的に階段状に形成され、相対的に短い長さを有す
る多数グループのリードは第１〜第３折曲部により順次
Ｚ軸下向折曲、Ｘ軸方向折曲、Ｚ軸下向き折曲されて全
体的に階段状に形成され、Ｙ軸方向に延長される交互の
多数グループのリードは第１〜第３折曲部により順次Ｚ
軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて階段状
に形成されることを特徴とする請求項１記載のグリッド
アレイ型リードフレーム。 - 【請求項３０】 前記リードフレームの中央部にタイバ
ーにより支持される半導体チップより小さい面積の半導
体チップ搭載板をさらに包含し、半導体チップ搭載板領
域に対応する下部領域を除外した同一平面上の外郭部に
多数のリードエンドがグリッドアレイをなすことを特徴
とする請求項２６乃至２９のいずれか一項記載のグリッ
ドアレイ型リードフレーム。 - 【請求項３１】 前記リードの一端のリードエンドがリ
ードフレームに平行し、リードより幅が拡張された拡張
板状に形成されることを特徴とする請求項２７又は２８
記載のグリッドアレイ型リードフレーム。 - 【請求項３２】 Ｘ軸方向に延長される相違した長さを
有する交互の多数グループのリードのうち、相対的に長
い長さを有する多数グループのリードは第１〜第５折曲
部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸上向折
曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて全体的に横にな
ったＳ字形に形成され、相対的に短い長さを有する多数
グループと相対的に長い長さを有するグループのリード
は第１〜第５折曲部により順次Ｚ軸下向折曲、Ｘ軸方向
折曲、Ｚ軸上向折曲、Ｘ軸方向折曲、Ｚ軸下向折曲され
て全体的に横になったＳ字形に形成され、Ｙ軸方向に延
長される交互の多数グループのリードは第１〜第５折曲
部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸上向折
曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて全体的に横にな
ったＳ字形に形成されることを特徴とする請求項１記載
のグリッドアレイ型リードフレーム。 - 【請求項３３】 Ｘ軸方向に延長される多数グループの
リードのうち、相対的に最も長いグループのリードと、
Ｙ軸方向に延長される多数グループのリードのうち、相
対的に最も長いグループのリードとはリードフレームの
中央下部に延長されることを特徴とする請求項３２記載
のグリッドアレイ型リードフレーム。 - 【請求項３４】 各々のリードにおいて、Ｚ軸下向折曲
及びＺ軸上向折曲による二つの他の平面上への方向転換
リード部間に位置するＸ軸又はＹ軸方向の他の平面上へ
の方向転換リード部とリードエンドが半導体チップ実装
領域に対応する一定下部領域内の同一平面上に位置する
ことを特徴とする請求項３２又は３３記載のグリッドア
レイ型リードフレーム。 - 【請求項３５】 半導体チップと、 入出力端子として使用される多数のリードと、 半導体チップに形成されたボンドパッドとリードを電気
的に接続させるための電気的接続手段と、 半導体チップ、電気的接続手段及びリードを外部環境か
ら保護するための樹脂封止材でモルディング形成された
プラスチック封止部とを含み、 前記多数のリードが相違した長さを有する少なくとも二
つ以上のリードグループでなり、各グループの各リード
に少なくとも一つ以上の折曲部による少なくとも一つ以
上の他の平面上への方向転換リード部が形成されて、前
記多数のリードの一端ををなすリードエンドが半導体チ
ップ実装領域に対応する前記プラスチック封止部の底面
領域内で外部に露出されてグリッドアレイをなすことを
特徴とするリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項３６】 前記相違した長さを有する少なくとも
二つ以上のグループのうち、少なくとも一つ以上のグル
ープのリードにそれぞれ少なくとも一つ以上の同一平面
上の方向転換リード部が形成されることを特徴とする請
求項３５記載のリードエンドグリッドアレイ半導体パッ
ケージ。 - 【請求項３７】 相違した長さを有する少なくとも二つ
以上のリードグループのリードエンドが部分的に又は全
体的に相互交互の少なくとも三つ以上の横列及び縦列の
グリッドアレイを成すことを特徴とする請求項３５又は
３６記載のリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項３８】 相違した長さを有する多数のリードグ
ループの各グループ相互間のリードに形成される折曲部
の数が全部又は部分的に同一であるか、又は全部相違し
たことを特徴とする請求項３５又は３６記載のリードエ
ンドグリッドアレイ半導体パッケージ。 - 【請求項３９】 各グループ内の多数のリード相互間の
リードに形成される折曲部の数が全部又は部分的に同一
であることを特徴とする請求項３８記載のリードエンド
グリッドアレイ半導体パッケージ。 - 【請求項４０】 相違した長さを有する多数のリードグ
ループのうち、同一平面上の方向転換リード部が少なく
とも二つ以上のグループに形成され、各グループ相互間
のリードに形成される同一平面上の方向転換リード部の
数が全部又は部分的に同一であるか、又は全部相違した
ことを特徴とする請求項３６記載のリードエンドグリッ
ドアレイ半導体パッケージ。 - 【請求項４１】 各グループ内の多数のリード相互間の
リードに形成される同一平面上の方向転換リード部の数
が全部又は部分的に同一であることを特徴とする請求項
４０記載のリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項４２】 前記多数のリードのうち、少なくとも
２以上の隣接するリードを相互連結するリード接続部が
さらに形成されていることを特徴とする請求項３５又は
３６記載のリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項４３】 前記多数の全てのリードがＸ軸及びＺ
軸の２方向、Ｙ軸及びＺ軸の２方向、Ｘ軸、Ｙ軸及びＺ
軸の３方向のいずれかの選択による位置変形されながら
延長されることを特徴とする請求項３５又は３６記載の
リードエンドグリッドアレイ半導体パッケージ。 - 【請求項４４】 同一平面上の方向転換リード部がＸＹ
軸方向転換、Ｘ軸方向転換、Ｙ軸方向転換の少なくとも
いずれか一つによる方向転換をなすことを特徴とする請
求項３６記載のリードエンドグリッドアレイ半導体パッ
ケージ。 - 【請求項４５】 前記全てのグループのリードが第１折
曲部により下方に折曲された後、第２折曲部により折曲
前の元の延長方向と同方向に延長されることを特徴とす
る請求項３５又は３６記載のリードエンドグリッドアレ
イ半導体パッケージ。 - 【請求項４６】 前記全てのグループのリード上の第１
折曲部の位置がダムバー側端から隣接した同一距離上に
それぞれ形成され、第２折曲部の位置もダムバー側端か
ら第１折曲部に隣接した同一距離上にそれぞれ形成され
ることを特徴とする請求項４５記載のリードエンドグリ
ッドアレイ半導体パッケージ。 - 【請求項４７】 前記リードエンドがリードの幅より拡
張された正方形に形成されることを特徴とする請求項３
５又は３６記載のリードエンドグリッドアレイ半導体パ
ッケージ。 - 【請求項４８】 前記リードエンドの底面に入出力端子
として使用される円筒形のリードエンド突出部が形成さ
れることを特徴とする請求項４７記載のリードエンドグ
リッドアレイ半導体パッケージ。 - 【請求項４９】 前記リードエンドがリードの進行方向
側の１側面を含んだ少なくとも１側面にリードエンドチ
ップを有することを特徴とする請求項４８記載のリード
エンドグリッドアレイ半導体パッケージ。 - 【請求項５０】 前記リードエンド突出部が少なくとも
３以上の横列及び縦列のグリッドアレイをなすことを特
徴とする請求項４８記載のリードエンドグリッドアレイ
半導体パッケージ。 - 【請求項５１】 前記半導体パッケージが半導体チップ
搭載板を有することを特徴とする請求項３５又は３６記
載のリードエンドグリッドアレイ半導体パッケージ。 - 【請求項５２】 半導体チップ搭載板が支持部材により
一列に連結支持される複数の長方形搭載板及び複数の正
方形搭載板で構成されることを特徴とする請求項５１記
載のリードエンドグリッドアレイ半導体パッケージ。 - 【請求項５３】 長方形搭載板にタイバーが連結され、
タイバーが相違した長さを有する全てのリード上に形成
される第１折曲部及び第２折曲部による折曲形態と同一
形態に折曲されることを特徴とする請求項５２記載のリ
ードエンドグリッドアレイ半導体パッケージ。 - 【請求項５４】 前記複数の長方形搭載板及び複数の正
方形搭載板の底面に円筒形の放熱用突出部が形成される
ことを特徴とする請求項５２記載のリードエンドグリッ
ドアレイ半導体パッケージ。 - 【請求項５５】 前記半導体チップ搭載板が半導体パッ
ケージの対向する２側面の中央部に半導体チップより小
さい面積を有する少なくとも二つ以上の半導体チップ搭
載板で構成されることを特徴とする請求項５１記載のリ
ードエンドグリッドアレイ半導体パッケージ。 - 【請求項５６】 前記半導体チップ搭載板が半導体パッ
ケージの中央部にタイバーにより支持され、半導体チッ
プより小さい面積を有する半導体チップ搭載板であるこ
とを特徴とする請求項５１記載のリードエンドグリッド
アレイ半導体パッケージ。 - 【請求項５７】 半導体パッケージの四つのコーナー部
に位置するリードエンドにはコーナーをなす２側面から
それぞれ延長される二つのリードが結合されることを特
徴とする請求項３５記載のリードエンドグリッドアレイ
半導体パッケージ。 - 【請求項５８】 リードエンドの露出面が白金又はパラ
ジウムで鍍金されることを特徴とする請求項３５又は３
６記載のリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項５９】 プラスチック封止部が半導体チップの
上下部及び４側面の全てを封止することを特徴とする請
求項３５又は３６記載のリードエンドグリッドアレイ半
導体パッケージ。 - 【請求項６０】 電気的接続手段が半導体チップの上面
に形成されたボンドパッドとリードの非折曲部の上面と
を上側で接続させるボンドワイヤーであることを特徴と
する請求項５９記載のリードエンドグリッドアレイ半導
体パッケージ。 - 【請求項６１】 電気的接続手段が半導体チップの上面
に形成されたボンドパッドとリードの非折曲部の低面と
を下側で接続させるボンドワイヤーであることを特徴と
する請求項５９記載のリードエンドグリッドアレイ半導
体パッケージ。 - 【請求項６２】 電気的接続手段が半導体チップのボン
ドパッドとリードの非折曲部の上面とを接続させるバン
プ又はソルダジョイントであることを特徴とする請求項
５９記載のリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項６３】 電気的接続のためにボンディングされ
るリード領域が銀又は白金で鍍金されることを特徴とす
る請求項６０乃至６２のいずれか一項記載のリードエン
ドグリッドアレイ半導体パッケージ。 - 【請求項６４】 半導体チップの底面中央部にシグナル
引入出用ボンドパッドが整列されており、前記ボンドパ
ッドとリードの非折曲部の底面とがボンドワイヤーによ
り下側で電気的に接続されており、プラスチック封止部
が半導体チップの下部のみを封止してパッケージの面積
が半導体チップの面積と同一であることを特徴とする請
求項３５又は３６記載のリードエンドグリッドアレイ半
導体パッケージ。 - 【請求項６５】 リードエンドの露出面が白金又はパラ
ジウムで鍍金されることを特徴とする請求項６４記載の
リードエンドグリッドアレイ半導体パッケージ。 - 【請求項６６】 電気的接続のためにボンディングされ
るリード部位が銀又は白金で鍍金されることを特徴とす
る請求項６４記載のリードエンドグリッドアレイ半導体
パッケージ。 - 【請求項６７】 プラスチック封止部が半導体チップの
下部及び４側面のみを封止して半導体チップの上面が外
部に露出されていることを特徴とする請求項３５又は３
６記載のリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項６８】 電気的接続手段が半導体チップの底面
のボンドパッドとリードの非折曲部の底面とを下側で接
続させるボンドワイヤーであることを特徴とする請求項
６７記載のリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項６９】 電気的接続手段が半導体チップの底面
のボンドパッドとリードの非折曲部の上面とを電気的に
接続させるバンプ又はソルダジョイントであることを特
徴とする請求項６７記載のリードエンドグリッドアレイ
半導体パッケージ。 - 【請求項７０】 ボンドパッドが底面に形成される半導
体チップの上面に放熱板が付着され、前記放熱板の上面
が外部に露出されていることを特徴とする請求項３５又
は３６記載のリードエンドグリッドアレイ半導体パッケ
ージ。 - 【請求項７１】 電気的接続手段が半導体チップの上面
に形成されたボンドパッドとリードの非折曲部の上面と
を上側で接続させるボンドワイヤーであることを特徴と
する請求項７０記載のリードエンドグリッドアレイ半導
体パッケージ。 - 【請求項７２】 電気的接続手段が半導体チップの底面
に形成されたボンドパッドとリードの非折曲部の底面と
を下側で接続させるボンドワイヤーであることを特徴と
する請求項７０記載のリードエンドグリッドアレイ半導
体パッケージ。 - 【請求項７３】 リード上に実装される半導体チップの
ボンドパッドが形成されていない上面に少なくとも一つ
の半導体チップが積層され、最上層の半導体チップの上
面のボンドパッドとリードとはボンドワイヤーにより電
気的に接続され、最下層の半導体チップの底面のボンド
パッドとリードはバンプ又はソルダジョイントにより電
気的に接続されることを特徴とする請求項３５又は３６
記載のリードエンドグリッドアレイ半導体パッケージ。 - 【請求項７４】 リードエンドの露出面が白金又はパラ
ジウムで鍍金されることを特徴とする請求項７３記載の
リードエンドグリッドアレイ半導体パッケージ。 - 【請求項７５】 リードエンドの反対側のリード一端が
パッケージの外部に延長されて羽形状又はＪ字形に折曲
されることを特徴とする請求項７３記載のリードエンド
グリッドアレイ半導体パッケージ。 - 【請求項７６】 パッケージの外部に延長されて折曲さ
れたリードの一端の内側にソルダボールが融着されるこ
とを特徴とする請求項７５記載のリードエンドグリッド
アレイ半導体パッケージ。 - 【請求項７７】 リードエンドの反対側のリードの一端
がパッケージの外部に延長されて羽形状又はＪ字形に折
曲されることを特徴とする請求項３５又は３６記載のリ
ードエンドグリッドアレイ半導体パッケージ。 - 【請求項７８】 パッケージの外部に延長されて折曲さ
れたリードの一端の内側にソルダボールが融着されるこ
とを特徴とする請求項７７記載のリードエンドグリッド
アレイ半導体パッケージ。 - 【請求項７９】 前記多数のリードが相違した長さを有
する交互の多数グループでなり、Ｘ軸方向に延長される
交互の多数グループのリードは第１〜第３折曲部により
順次Ｚ下向折曲、Ｘ軸方向折曲、Ｚ軸下向折曲により階
段状に形成され、Ｙ軸方向に延長される交互の多数グル
ープのリードは第１〜第３折曲部により順次Ｚ軸下向折
曲、Ｙ軸方向折曲、Ｚ軸下向折曲により階段状に形成さ
れることを特徴とする請求項３５記載のリードエンドグ
リッドアレイ半導体パッケージ。 - 【請求項８０】 前記多数のリードが相違した長さを有
する交互の多数グループでなり、Ｘ軸方向に延長される
交互の多数グループのリードのうち、相対的に長い長さ
を有する多数グループのリードには同一平面上のＹ軸方
向転換リード部が形成され、相対的に短い長さを有する
多数グループのリードにはＹ軸方向転換リード部が形成
されなく、同一平面上のＹ軸方向転換リード部が形成さ
れた多数グループのリードは第１及び第２折曲部により
順次Ｚ軸方向折曲、Ｙ軸方向に折曲され、同一平面上の
Ｙ軸方向転換リード部が形成されない多数グループのリ
ードは第１及び第２折曲部により順次Ｚ軸下向折曲、Ｘ
軸方向折曲され、Ｙ軸方向に延長される交互の多数グル
ープのリードは第１及び第２折曲部により順次Ｚ軸下向
折曲、Ｙ軸方向折曲されることを特徴とする請求項３６
記載のリードエンドグリッドアレイ半導体パッケージ。 - 【請求項８１】 全てのリードが第１折曲部によりＺ軸
方向に下向折曲（垂直下向折曲）される代わりに、Ｘ軸
方向に延長される交互の多数グループのリードのうち、
同一平面上のＹ軸方向転換リード部が形成されなかった
多数グループのリードは第１折曲部によりＸＺ軸方向に
斜めに折曲され、Ｘ軸方向に延長される交互の多数グル
ープのリードのうち、同一平面上のＹ軸方向転換リード
部が形成された多数グループのリードとＹ軸方向に延長
される交互の多数グループのリードは第１折曲部により
ＹＺ軸方向に斜めに折曲されることを特徴とする請求項
８０記載のリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項８２】 前記多数のリードが相違した長さを有
する交互の多数グループでなり、Ｘ軸方向に延長される
交互の多数グループのリードのうち、相対的に長い長さ
を有する多数グループのリードは第１〜第３折曲部によ
り順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲され
て全体的に階段状に形成され、相対的に短い長さを有す
る多数グループのリードは第１〜第３折曲部により順次
Ｚ軸下向折曲、Ｘ軸方向折曲、Ｚ軸下向き折曲されて全
体的に階段状に形成され、Ｙ軸方向に延長される交互の
多数グループのリードは第１〜第３折曲部により順次Ｚ
軸下向折曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて階段状
に形成されることを特徴とする請求項３５記載のリード
エンドグリッドアレイ半導体パッケージ。 - 【請求項８３】 前記リードフレームの中央部にタイバ
ーにより支持される半導体チップより小さい面積の半導
体チップ搭載板をさらに包含し、半導体チップ搭載板領
域に対応する下部領域を除外した同一平面上の外郭部に
多数のリードエンドがグリッドアレイをなすことを特徴
とする請求項７９乃至８２のいずれか一項記載のリード
エンドグリッドアレイ半導体パッケージ。 - 【請求項８４】 前記リードの一端のリードエンドが半
導体パッケージに平行し、リードより幅が拡張された拡
張板状に形成されることを特徴とする請求項８０又は８
１記載のリードエンドグリッドアレイ半導体パッケー
ジ。 - 【請求項８５】 Ｘ軸方向に延長される相違した長さを
有する交互の多数グループのリードのうち、相対的に長
い長さを有する多数グループのリードは第１〜第５折曲
部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸上向折
曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて全体的に横にな
ったＳ字形に形成され、相対的に短い長さを有する多数
グループと相対的に長い長さを有するグループのリード
は第１〜第５折曲部により順次Ｚ軸下向折曲、Ｘ軸方向
折曲、Ｚ軸上向折曲、Ｘ軸方向折曲、Ｚ軸下向折曲され
て全体的に横になったＳ字形に形成され、Ｙ軸方向に延
長される交互の多数グループのリードは第１〜第５折曲
部により順次Ｚ軸下向折曲、Ｙ軸方向折曲、Ｚ軸上向折
曲、Ｙ軸方向折曲、Ｚ軸下向折曲されて全体的に横にな
ったＳ字形に形成されることを特徴とする請求項３５記
載のリードエンドグリッドアレイ半導体パッケージ。 - 【請求項８６】 Ｘ軸方向に延長される多数グループの
リードのうち、相対的に最も長いグループのリードと、
Ｙ軸方向に延長される多数グループのリードのうち、相
対的に最も長いグループのリードとはリードフレームの
中央下部に延長されることを特徴とする請求項８５記載
のリードエンドグリッドアレイ半導体パッケージ。 - 【請求項８７】 各々のリードにおいて、Ｚ軸下向折曲
及びＺ軸上向折曲による二つの他の平面上への方向転換
リード部間に位置するＸ軸又はＹ軸方向の他の平面上へ
の方向転換リード部とリードエンドが半導体チップ実装
領域に対応する一定下部領域内の同一平面上に位置する
ことを特徴とする請求項８５又は８６記載のリードエン
ドグリッドアレイ半導体パッケージ。 - 【請求項８８】 前記リードエンドの露出面がプラスチ
ック封止部の底面と同一平面上に位置することを特徴と
する請求項７９乃至８２のいずれか一項又は請求項８５
記載のリードエンドグリッドアレイ半導体パッケージ。 - 【請求項８９】 リードエンドの露出面がリードの厚さ
だけプラスチック封止部の底面から突出されていること
を特徴とする請求項７９乃至８２のいずれか一項又は請
求項８５記載のリードエンドグリッドアレイ半導体パッ
ケージ。 - 【請求項９０】 リードエンドの露出面にソルダボール
が融着されたことを特徴とするリードエンドグリッドア
レイ半導体パッケージ。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P22898 | 1996-06-21 | ||
| KR19960022899 | 1996-06-21 | ||
| KR1996P22899 | 1996-06-21 | ||
| KR19960022898 | 1996-06-21 | ||
| KR19960022897 | 1996-06-21 | ||
| KR1996P22897 | 1996-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050922A true JPH1050922A (ja) | 1998-02-20 |
| JP3108717B2 JP3108717B2 (ja) | 2000-11-13 |
Family
ID=27349348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09024274A Expired - Fee Related JP3108717B2 (ja) | 1996-06-21 | 1997-01-23 | グリッドアレイ型リードフレーム及びこれを用いたリードエンドグリッドアレイ半導体パッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5866939A (ja) |
| JP (1) | JP3108717B2 (ja) |
| KR (1) | KR100233863B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094322A (ja) * | 2007-10-10 | 2009-04-30 | Nichia Corp | 発光装置 |
| US7719107B2 (en) | 2003-09-25 | 2010-05-18 | Rohm Co., Ltd. | Semiconductor device and electronic apparatus equipped with the semiconductor device |
| JP2019057577A (ja) * | 2017-09-20 | 2019-04-11 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
Families Citing this family (173)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6826827B1 (en) * | 1994-12-29 | 2004-12-07 | Tessera, Inc. | Forming conductive posts by selective removal of conductive material |
| DE19626087C2 (de) * | 1996-06-28 | 1998-06-10 | Siemens Ag | Integrierte Halbleiterschaltung mit Leiterrahmen und Gehäuse |
| US6064114A (en) | 1997-12-01 | 2000-05-16 | Motorola, Inc. | Semiconductor device having a sub-chip-scale package structure and method for forming same |
| US6329705B1 (en) * | 1998-05-20 | 2001-12-11 | Micron Technology, Inc. | Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes |
| US6143981A (en) * | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6031282A (en) * | 1998-08-27 | 2000-02-29 | Advantest Corp. | High performance integrated circuit chip package |
| US6281568B1 (en) | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
| US6448633B1 (en) | 1998-11-20 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
| US6310390B1 (en) | 1999-04-08 | 2001-10-30 | Micron Technology, Inc. | BGA package and method of fabrication |
| AU4974500A (en) | 1999-04-22 | 2000-11-10 | International Rectifier Corporation | Chip scale package |
| KR200309906Y1 (ko) | 1999-06-30 | 2003-04-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
| US6420779B1 (en) | 1999-09-14 | 2002-07-16 | St Assembly Test Services Ltd. | Leadframe based chip scale package and method of producing the same |
| KR100364978B1 (ko) | 1999-10-15 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 와이어 본딩용 클램프 및 히트블록 |
| KR20010056618A (ko) | 1999-12-16 | 2001-07-04 | 프랑크 제이. 마르쿠치 | 반도체패키지 |
| KR20010037252A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 제조용 금형 |
| KR100355796B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조 |
| KR100355794B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
| KR100403142B1 (ko) | 1999-10-15 | 2003-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR100526844B1 (ko) | 1999-10-15 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
| KR100355795B1 (ko) | 1999-10-15 | 2002-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| KR20010037247A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
| KR100379089B1 (ko) * | 1999-10-15 | 2003-04-08 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지 |
| KR20010037254A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
| US6525406B1 (en) | 1999-10-15 | 2003-02-25 | Amkor Technology, Inc. | Semiconductor device having increased moisture path and increased solder joint strength |
| US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
| US6476478B1 (en) | 1999-11-12 | 2002-11-05 | Amkor Technology, Inc. | Cavity semiconductor package with exposed leads and die pad |
| KR100421774B1 (ko) * | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| KR100426494B1 (ko) | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
| DE19962175A1 (de) * | 1999-12-22 | 2001-07-26 | Infineon Technologies Ag | Umdrahtungsfolie und Verfahren zum Herstellen einer derartigen Umdrahtungsfolie |
| KR20010058583A (ko) * | 1999-12-30 | 2001-07-06 | 마이클 디. 오브라이언 | 리드 엔드 그리드 어레이 반도체패키지 |
| TW493262B (en) | 2000-02-10 | 2002-07-01 | Int Rectifier Corp | Vertical conduction flip-chip device with bump contacts on single surface |
| DE10014306B4 (de) * | 2000-03-23 | 2005-12-22 | Infineon Technologies Ag | Systemträger für einen Halbleiterchip mit einem Leiterrahmen |
| KR100559664B1 (ko) | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR100583494B1 (ko) * | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| US6576494B1 (en) | 2000-06-28 | 2003-06-10 | Micron Technology, Inc. | Recessed encapsulated microelectronic devices and methods for formation |
| US6472731B2 (en) * | 2000-12-04 | 2002-10-29 | Semiconductor Components Industries Llc | Solder clad lead frame for assembly of semiconductor devices and method |
| KR20020058209A (ko) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
| KR100731007B1 (ko) * | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
| KR100394030B1 (ko) * | 2001-01-15 | 2003-08-06 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
| US6674156B1 (en) * | 2001-02-09 | 2004-01-06 | National Semiconductor Corporation | Multiple row fine pitch leadless leadframe package with use of half-etch process |
| US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
| US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
| KR100393448B1 (ko) | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
| US6429513B1 (en) | 2001-05-25 | 2002-08-06 | Amkor Technology, Inc. | Active heat sink for cooling a semiconductor chip |
| DE10134979A1 (de) * | 2001-07-24 | 2002-10-17 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und Verfahren zu seiner Herstellung |
| SG120858A1 (en) * | 2001-08-06 | 2006-04-26 | Micron Technology Inc | Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same |
| US7102216B1 (en) * | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
| US6613988B2 (en) * | 2001-08-23 | 2003-09-02 | Dirk Powers | Circuit board system with raised interconnects of conductive circuit traces |
| SG111919A1 (en) | 2001-08-29 | 2005-06-29 | Micron Technology Inc | Packaged microelectronic devices and methods of forming same |
| US6830177B2 (en) * | 2001-09-10 | 2004-12-14 | General Dynamics Information Systems, Inc. | Method and apparatus to compliantly interconnect commercial-off-the-shelf chip scale packages and printed wiring boards |
| TW499743B (en) * | 2001-09-13 | 2002-08-21 | Siliconware Precision Industries Co Ltd | Multi-chip semiconductor package having a die carrier with leads extended downwardly |
| US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
| DE10158770B4 (de) * | 2001-11-29 | 2006-08-03 | Infineon Technologies Ag | Leiterrahmen und Bauelement mit einem Leiterrahmen |
| US6891276B1 (en) | 2002-01-09 | 2005-05-10 | Bridge Semiconductor Corporation | Semiconductor package device |
| US7190060B1 (en) | 2002-01-09 | 2007-03-13 | Bridge Semiconductor Corporation | Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same |
| US6936495B1 (en) | 2002-01-09 | 2005-08-30 | Bridge Semiconductor Corporation | Method of making an optoelectronic semiconductor package device |
| US6989295B1 (en) | 2002-01-09 | 2006-01-24 | Bridge Semiconductor Corporation | Method of making a semiconductor package device that includes an insulative housing with first and second housing portions |
| US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
| EP1470587A1 (en) * | 2002-02-01 | 2004-10-27 | Infineon Technologies AG | A lead frame |
| US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
| US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| SG109495A1 (en) * | 2002-04-16 | 2005-03-30 | Micron Technology Inc | Semiconductor packages with leadfame grid arrays and components and methods for making the same |
| US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
| CN100345296C (zh) * | 2002-06-18 | 2007-10-24 | 矽品精密工业股份有限公司 | 具有向下延伸支脚的芯片承载件的多芯片半导体封装件 |
| US6841414B1 (en) | 2002-06-19 | 2005-01-11 | Amkor Technology, Inc. | Saw and etch singulation method for a chip package |
| US6867071B1 (en) | 2002-07-12 | 2005-03-15 | Amkor Technology, Inc. | Leadframe including corner leads and semiconductor package using same |
| SG120879A1 (en) | 2002-08-08 | 2006-04-26 | Micron Technology Inc | Packaged microelectronic components |
| US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
| US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
| SG114585A1 (en) * | 2002-11-22 | 2005-09-28 | Micron Technology Inc | Packaged microelectronic component assemblies |
| US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
| US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
| US6927483B1 (en) | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
| US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
| US6879034B1 (en) | 2003-05-01 | 2005-04-12 | Amkor Technology, Inc. | Semiconductor package including low temperature co-fired ceramic substrate |
| US6927479B2 (en) * | 2003-06-25 | 2005-08-09 | St Assembly Test Services Ltd | Method of manufacturing a semiconductor package for a die larger than a die pad |
| US6903449B2 (en) * | 2003-08-01 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having chip on board leadframe |
| US7368810B2 (en) | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Invertible microfeature device packages |
| US6921967B2 (en) | 2003-09-24 | 2005-07-26 | Amkor Technology, Inc. | Reinforced die pad support structure |
| TWI228303B (en) * | 2003-10-29 | 2005-02-21 | Advanced Semiconductor Eng | Semiconductor package, method for manufacturing the same and lead frame for use in the same |
| US7453157B2 (en) * | 2004-06-25 | 2008-11-18 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US7161232B1 (en) * | 2004-09-14 | 2007-01-09 | National Semiconductor Corporation | Apparatus and method for miniature semiconductor packages |
| US7202112B2 (en) * | 2004-10-22 | 2007-04-10 | Tessera, Inc. | Micro lead frame packages and methods of manufacturing the same |
| US7645640B2 (en) * | 2004-11-15 | 2010-01-12 | Stats Chippac Ltd. | Integrated circuit package system with leadframe substrate |
| US8093694B2 (en) * | 2005-02-14 | 2012-01-10 | Stats Chippac Ltd. | Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures |
| US20060202320A1 (en) * | 2005-03-10 | 2006-09-14 | Schaffer Christopher P | Power semiconductor package |
| US7498665B2 (en) * | 2005-05-05 | 2009-03-03 | Stats Chippac Ltd. | Integrated circuit leadless package system |
| KR101146973B1 (ko) * | 2005-06-27 | 2012-05-22 | 페어차일드코리아반도체 주식회사 | 패키지 프레임 및 그를 이용한 반도체 패키지 |
| US8786165B2 (en) * | 2005-09-16 | 2014-07-22 | Tsmc Solid State Lighting Ltd. | QFN/SON compatible package with SMT land pads |
| US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
| SG135074A1 (en) * | 2006-02-28 | 2007-09-28 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
| DE102006015222B4 (de) * | 2006-03-30 | 2018-01-04 | Robert Bosch Gmbh | QFN-Gehäuse mit optimierter Anschlussflächengeometrie |
| US7768075B2 (en) * | 2006-04-06 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die packages using thin dies and metal substrates |
| US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
| US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| US20090009408A1 (en) * | 2006-06-21 | 2009-01-08 | Broadcom Corporation | Integrated circuit with bonding wire antenna structure and methods for use therewith |
| US8207597B2 (en) * | 2006-07-14 | 2012-06-26 | Stats Chippac Ltd. | Integrated circuit package system with flashless leads |
| US20080111219A1 (en) * | 2006-11-14 | 2008-05-15 | Gem Services, Inc. | Package designs for vertical conduction die |
| US20080135991A1 (en) * | 2006-12-12 | 2008-06-12 | Gem Services, Inc. | Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls |
| US20080150101A1 (en) * | 2006-12-20 | 2008-06-26 | Tessera, Inc. | Microelectronic packages having improved input/output connections and methods therefor |
| US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
| US8035207B2 (en) * | 2006-12-30 | 2011-10-11 | Stats Chippac Ltd. | Stackable integrated circuit package system with recess |
| US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
| US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
| US7517733B2 (en) * | 2007-03-22 | 2009-04-14 | Stats Chippac, Ltd. | Leadframe design for QFN package with top terminal leads |
| CN101308830A (zh) * | 2007-05-18 | 2008-11-19 | 飞思卡尔半导体（中国）有限公司 | 用于半导体封装的引线框 |
| US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| US7915716B2 (en) * | 2007-09-27 | 2011-03-29 | Stats Chippac Ltd. | Integrated circuit package system with leadframe array |
| US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
| US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
| US8957515B2 (en) * | 2007-11-07 | 2015-02-17 | Stats Chippac Ltd. | Integrated circuit package system with array of external interconnects |
| US8110905B2 (en) * | 2007-12-17 | 2012-02-07 | Stats Chippac Ltd. | Integrated circuit packaging system with leadframe interposer and method of manufacture thereof |
| US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
| TWI422058B (zh) * | 2008-03-04 | 2014-01-01 | Everlight Electronics Co Ltd | 發光二極體封裝結構與其製造方法 |
| US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
| US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
| US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
| US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
| US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
| US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
| US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8022539B2 (en) * | 2008-11-17 | 2011-09-20 | Stats Chippac Ltd. | Integrated circuit packaging system with increased connectivity and method of manufacture thereof |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US9899349B2 (en) | 2009-01-29 | 2018-02-20 | Semiconductor Components Industries, Llc | Semiconductor packages and related methods |
| US10163766B2 (en) | 2016-11-21 | 2018-12-25 | Semiconductor Components Industries, Llc | Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks |
| US10199311B2 (en) | 2009-01-29 | 2019-02-05 | Semiconductor Components Industries, Llc | Leadless semiconductor packages, leadframes therefor, and methods of making |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| WO2010099673A1 (en) * | 2009-03-06 | 2010-09-10 | Kaixin Inc. | Leadless integrated circuit package having high density contacts |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
| US8390103B2 (en) | 2010-07-12 | 2013-03-05 | Analog Devices, Inc. | Apparatus for integrated circuit packaging |
| US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
| KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
| US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
| US9137903B2 (en) | 2010-12-21 | 2015-09-15 | Tessera, Inc. | Semiconductor chip assembly and method for making same |
| US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| US9054098B2 (en) * | 2011-08-30 | 2015-06-09 | Stats Chippac Ltd. | Integrated circuit packaging system with redistribution layer and method of manufacture thereof |
| US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US8877564B2 (en) * | 2012-06-29 | 2014-11-04 | Intersil Americas LLC | Solder flow impeding feature on a lead frame |
| US8836092B2 (en) * | 2012-10-29 | 2014-09-16 | Freescale Semiconductor, Inc. | Semiconductor device with thermal dissipation lead frame |
| JP6052734B2 (ja) * | 2013-03-18 | 2016-12-27 | Ｓｈマテリアル株式会社 | 半導体素子搭載用リードフレーム及びその製造方法 |
| KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
| KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| KR102326069B1 (ko) * | 2015-07-29 | 2021-11-12 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 |
| CN107919339B (zh) * | 2016-10-11 | 2022-08-09 | 恩智浦美国有限公司 | 具有高密度引线阵列的半导体装置及引线框架 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940007757Y1 (ko) * | 1991-11-14 | 1994-10-24 | 금성일렉트론 주식회사 | 반도체 패키지 |
| US5436492A (en) * | 1992-06-23 | 1995-07-25 | Sony Corporation | Charge-coupled device image sensor |
| KR0128251Y1 (ko) * | 1992-08-21 | 1998-10-15 | 문정환 | 리드 노출형 반도체 조립장치 |
| JP2934357B2 (ja) * | 1992-10-20 | 1999-08-16 | 富士通株式会社 | 半導体装置 |
| KR0169820B1 (ko) * | 1995-08-22 | 1999-01-15 | 김광호 | 금속 회로 기판을 갖는 칩 스케일 패키지 |
-
1996
- 1996-12-31 US US08/775,839 patent/US5866939A/en not_active Expired - Lifetime
-
1997
- 1997-01-23 JP JP09024274A patent/JP3108717B2/ja not_active Expired - Fee Related
- 1997-06-12 KR KR1019970024409A patent/KR100233863B1/ko not_active IP Right Cessation
-
1998
- 1998-12-01 US US09/203,720 patent/US6150709A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719107B2 (en) | 2003-09-25 | 2010-05-18 | Rohm Co., Ltd. | Semiconductor device and electronic apparatus equipped with the semiconductor device |
| US7944040B2 (en) | 2003-09-25 | 2011-05-17 | Rohm Co., Ltd | Semiconductor device and electronic apparatus equipped with the semiconductor device |
| US8304885B2 (en) | 2003-09-25 | 2012-11-06 | Rohm Co., Ltd. | Semiconductor device and electronic apparatus equipped with the semiconductor device |
| JP2009094322A (ja) * | 2007-10-10 | 2009-04-30 | Nichia Corp | 発光装置 |
| JP2019057577A (ja) * | 2017-09-20 | 2019-04-11 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
| JP2021184508A (ja) * | 2017-09-20 | 2021-12-02 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5866939A (en) | 1999-02-02 |
| KR100233863B1 (ko) | 1999-12-01 |
| JP3108717B2 (ja) | 2000-11-13 |
| US6150709A (en) | 2000-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3108717B2 (ja) | グリッドアレイ型リードフレーム及びこれを用いたリードエンドグリッドアレイ半導体パッケージ | |
| US6951982B2 (en) | Packaged microelectronic component assemblies | |
| JP3356821B2 (ja) | 積層マルチチップモジュール及び製造方法 | |
| US6906424B2 (en) | Semiconductor package and method producing same | |
| US7176557B2 (en) | Semiconductor device | |
| JP4456889B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
| JPS61269345A (ja) | 半導体装置 | |
| JP3494901B2 (ja) | 半導体集積回路装置 | |
| US20070034996A1 (en) | System and Method for Forming One or More Integrated Circuit Packages Using a Flexible Leadframe Structure | |
| JPH1140701A (ja) | 半導体パッケージ | |
| US8395246B2 (en) | Two-sided die in a four-sided leadframe based package | |
| JP4987041B2 (ja) | 半導体装置の製造方法 | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| US6927094B2 (en) | Method for assembling a semiconductor chip utilizing conducting bars rather than bonding wires | |
| US20100255640A1 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| JPH05343610A (ja) | 混成集積回路装置 | |
| JP2006324602A5 (ja) | ||
| US20230411265A1 (en) | Split semiconductor package | |
| JP3670636B2 (ja) | 電子部品を実装した電子装置 | |
| JPH05291487A (ja) | 半導体リードフレーム | |
| JPH11177001A (ja) | カード型半導体パッケージ製造用印刷回路基板ストリップ及びこのカード型半導体パッケージの製造方法 | |
| JP2504901B2 (ja) | 複数の電子部品パッケ―ジの製造方法 | |
| JPH07161902A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JP4019081B2 (ja) | 電子部品を実装した電子装置 | |
| JPH09107047A (ja) | 半導体装置およびその製造方法ならびに電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |