KR100233863B1 - 그리드 어레이형 리이드 프레임 및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지 - Google Patents

그리드 어레이형 리이드 프레임 및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지 Download PDF

Info

Publication number
KR100233863B1
KR100233863B1 KR1019970024409A KR19970024409A KR100233863B1 KR 100233863 B1 KR100233863 B1 KR 100233863B1 KR 1019970024409 A KR1019970024409 A KR 1019970024409A KR 19970024409 A KR19970024409 A KR 19970024409A KR 100233863 B1 KR100233863 B1 KR 100233863B1
Authority
KR
South Korea
Prior art keywords
lead
grid array
leads
semiconductor chip
semiconductor package
Prior art date
Application number
KR1019970024409A
Other languages
English (en)
Inventor
신원선
한인규
한병준
윤주훈
곽성범
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Application granted granted Critical
Publication of KR100233863B1 publication Critical patent/KR100233863B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 리이드 엔드 그리드 어레이형 리이드 프레임및 이를 이용한 다양한 유형의 리이드 엔드 그리드 어레이(Lead End Grid Array) 반도체 패키지에 관한 것으로서, 이 프레임은 서로 다른 길이를 갖는 다수의 리이드 그룹의 다수의 리이드들에 적어도 하나 이상의 절곡부에 의한 적어도 하나 이상의 다른 평면상으로의 방향 전환 리이드부 및/또는 적어도 하나 이상의 동일 평면상의 방향 전환 리이드부를 가지므로, 패키지 면적을 소형화할 수 있는 동시에, 단위 면적당 입출력 단자로서 사용되는 노출 리이드 엔드 수의 증가를 가능케 하면서도 인접한 노출 리이드 엔드 상호간의 간격을 증대시킬 수 있어서 리이드 상호간의 근접으로 인한 신호 간섭 현상에 따른 노이즈 발생을 감소시킬 수가 있으므로 원활한 신호 전송에 의한 신호 전송 속도의 고속화를 이룰 수가 있고, 또한 볼 그리드 어레이 반도체 패키지에 사용되는 바와 같은 고가인 회로 기판의 사용을 피할 수 있음과 아울러, 본 발명에 따른 그리드 어레이형 리이드 프레임의 제조는 비교적 간단히 이루어질 수 있으므로 경제성이 높은 동시에, 패키지 제조시의 공정 효율성도 향상시킬 수가 있는 신규 유용한 발명인 것이다.

Description

그리드 어레이형 리이드 프레임 및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지
본 발명은 그리드 어레이형 리이드 프레임및 이를 이용한 리이드 엔드 그리드 어레이(Lead End Grid Array) 반도체 패키지에 관한 것이며, 더욱 상세하게는, 서로 다른 길이를 갖는 적어도 둘 이상의 리이드 그룹이 존재하고 각 그룹의 각각의 리이드들에 절곡부에 의한 다른 평면상으로의 방향 전환 리이드부 및/또는 동일 평면상의 방향 전환 리이드부를 형성시키는 것에 의하여 리이드 엔드들이 반도체 칩 실장 영역 하부의 동일 평면상에 그리드 어레이(Grid Array)를 이루는 리이드 프레임및, 이를 이용한 리이드 엔드 그리드 어레이(Lead End Grid Array) 반도체 패키지에 관한 것이다.
반도체 칩및 주변 구성부를 외부 환경으로 부터 보호하기 위하여 에폭시 수지등의 플라스틱으로 봉지시키는 것은 비교적 저코스트인 동시에 공정 효율성도 높으므로, 리이드가 측면 4 방향의 동일 평면상으로 부터 연장되는 쿼드 플랫(Quad Flat) 반도체 패키지및 입출력 단자로서 솔더볼을 이용하는 볼 그리드 어레이(Ball Grid Array) 반도체 패키지에 광범위하게 이용되고 있다.
그러나, 이러한 종래의 쿼드 플랫 반도체 패키지에 있어서는, 리이드들이 플라스틱 봉지부내의 동일 평면상에 위치하며 패키지의 네 측면으로 부터 패키지 외부로 연장되므로 패키지의 소형화가 곤란하였다. 또한, 근래, 반도체 칩의 고집적화에 따른 다핀화 현상으로 인하여 비약적으로 증대된 핀수가 요구됨에도 불구하고, 동일 평면상의 핀과 핀 사이의 거리를 일정치 이하로 좁히는 것은 기술적으로 곤란하였으므로, 이러한 증대된 수효의 핀들을 수용하기 위해서는 패키지의 대형화가 불가피하였으며, 이것은 반도체 패키지의 소형화 추세에 역행하는 결과를 초래하게 되는 문제가 있었다.
이러한 종래의 다핀화 문제를 해소하기 위한 종래의 대안으로서, 입출력 단자로서 기판의 저면에 융착시킨 다수의 솔더볼을 이용하는 볼 그리드 어레이 타입의 반도체 패키지가 제안되어 있으며, 이에 의하여 쿼드 플랫 반도체 패키지 보다 훨씬 많은 수의 입출력 신호를 수용할 수 있음은 물론, 그 크기도 쿼드 플랫 반도체 패키지 보다 소형화하는 것이 가능하게 되었다.
그러나, 이러한 볼 그리드 어레이 반도체 패키지에 사용되는 회로 기판은 고가이므로 제품 가격 상승의 요인이 됨은 물론, 반도체 칩의 크기에 비해 기판 크기가 훨씬 더 크기 때문에 패키지의 소형화에는 여전히 한계가 있었다.
또한, 미국 특허 번호 제5,363,279호에는, 패키지 면적을 감소시키기 위하여 반도체 칩과 전기적으로 접속된 리이드를 패키지의 측면으로 연장시키지 않고, 반도체 칩이 실장되는 영역 하부의 패키지 저면으로 인출시킨, 제22(a)도, 제22(b)도에 도시한 바와 같은, 반도체 패키지를 제안하고 있다. 제22(a)도에 나타낸 바와 같은, 이러한 종래의 리이드 프레임을 이용한 패키지(100)는 2열로 배열된 동일 길이의 2 회 절곡된 다수의 리이드(102)와, 리이드(102)의 절곡되지 않은 부분에 접착 수단(150)에 의해 부착되는 반도체 칩(120)과, 리이드(102)와 반도체 칩(120)을 전기적으로 접속시키는 본드 와이어(130) 및, 상기 구성 요소들을 외부 환경으로 부터 보호하기 위한 봉지체(140)로 구성되며, 패키지(100)의 소형화를 위해서, 절곡된 리이드(102)의 단부(104)를 반도체 칩(120)의 실장 영역 하부의 봉지체(140) 저면상에 돌출되지 않게 2 열로 노출시키고 있다.
그러나, 이러한 종래의 반도체 패키지(100)는, 제22(b)도에 나타낸 바와 같이, 패키지(100) 저면에 노출된 리이드 단부(104)들이 2 열로 대칭되게 배열되어 있으므로, 패키지(100)의 소형화는 이루고 있으나, 입출력 단자로 사용되는 리이드 수가 종래의 쿼드 플랫 반도체 패키지 보다 오히려 감소하게 되는 문제가 있었다. 이러한 문제를 해소하기 위하여 단위 면적당 2 열로 배열된 노출 리이드 단부(104)의 수를 증가시키게 되면, 패키지(100)를 솔더링에 의해 마더 보드(도시하지 않음)에 실장시 상호 인접한 리이드 단부(104) 사이의 좁은 간격으로 인하여 상호 쇼트가 발생하거나, 신호 간섭 현상에 따른 노이즈 발생으로 인한 신호 전송의 고속화가 곤란해지는 등의 패키지 불량을 초래할 우려가 높다. 따라서, 이러한 종래의 패키지(100)에 있어서는 노출 리이드 단부(104)의 수를 증가시키는 것이 현실적으로 곤란하였다.
또한, 일본 특허출원 공개 번호 6-53399 호는, 제23(a)도, 제23(b)도에 도시한 바와 같이, U 자형으로 절곡시킨 다수의 리이드를 반도체 칩의 측면 4 방향으로 연장시키고, 이 U 자형 리이드의 저부를 수지 봉지부의 저면상에 노출시킨 수지 봉지 반도체 장치를 제안하고 있다.
그러나, 이러한 종래의 반도체 패키지(200)는, 제23(b)도에 나타낸 바와 같이, 패키지(200) 저면상의 4 측면에 노출된 리이드 (202)들이 반도체 칩 실장 영역 외부에 1 열로 정방형으로 배열되는 구조이므로, 패키지(200)의 소형화를 이룰 수 없는 동시에, 단위 면적당 노출 리이드 단부(202)의 수를 증가시키는 것도 전술한 바와 같은 제반 문제로 인하여 현실적으로 곤란한 문제가 있었다.
따라서, 본 발명의 첫 번째 목적은, 패키지 면적을 반도체 칩 크기 정도로 소형화하면서도 단위 면적당 입출력 단자로서 사용되는 노출 리이드 엔드 수의 증가를 가능케하는 그리드 어레이형 리이드 프레임및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지를 제공하는 것이다.
본 발명의 두 번째 목적은, 패키지 면적을 반도체 칩 크기 정도로 하고 단위 면적당 노출 리이드 엔드 수의 증가를 가능케 하면서도 노출 리이드 엔드 상호간의 간격을 증대시킬 수 있는 그리드 어레이형 리이드 프레임및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지를 제공하는 것이다.
본 발명의 세 번째 목적은, 단위 면적당 입출력 단자로서 사용되는 노출 리이드 엔드 수를 증가시키면서도, 리이드 상호간의 근접으로 인한 신호 간섭 현상에 따른 노이즈 발생을 감소시키는 것에 의하여, 원활한 신호 전송에 의한 신호 전송의 고속화를 이룰 수 있는 그리드 어레이형 리이드 프레임 및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지를 제공하는 것이다.
상기한 목적들을 달성하기 위한 본 발명의 첫 번째 양태(樣態)에 따르면, 사이드 레일(Side Rail)과, 사이드 레일에 의해 지지되고, 서로 다른 길이를 갖는 적어도 둘 이상의 그룹으로 이루어지는 다수의 리이드를 가지며, 다수의 리이드 각각에 적어도 하나 이상의 절곡부에 의한 적어도 하나 이상의 다른 평면상으로의 방향 전환 리이드부 및/또는 적어도 하나 이상의 동일 평면상의 방향 전환 리이드부가 형성되고, 이에 의하여, 다수의 리이드의 일단을 이루는 다수의 리이드 엔드(End) 또는 리이드 엔드 돌출부가 반도체 칩 실장 영역에 대응하는 일정한 하부 영역내의 동일 평면상에 그리드 어레이(Grid Array)를 이루는 그리드 어레이형 리이드 프레임이 제공된다.
본 발명의 두 번째 양태(樣態)에 따르면, 그리드 어레이를 이루는 횡렬과 종렬의 리이드 엔드들이 상호 인접한 횡렬과 종렬의 리이드 엔드들과 적어도 부분적으로 상호 교호적인 그리드 어레이를 이루는 리이드 프레임이 제공된다.
본 발명의 세 번째 양태(樣態)에 따르면, 반도체 칩과; 입출력 단자로서 사용되는 다수의 리이드와; 반도체 칩에 형성된 본드 패드와 리이드들을 전기적으로 접속시키기 위한 전기적 접속 수단과; 반도체 칩과 전기적 접속 수단및 리이드들을 외부 환경으로 부터 보호하기 위한 수지 봉지재를 몰딩 형성시킨 플라스틱 봉지부를 포함하며, 상기한 다수의 리이드들이 서로 다른 길이를 갖는 적어도 둘 이상의 리이드 그룹으로 이루어지고, 각 그룹의 각각의 리이드에 적어도 하나 이상의 다른 평면상으로의 방향 전환 리이드부 및/또는 동일 평면상의 방향 전환 리이드부가 형성되어, 상기한 다수의 리이드의 일단을 이루는 리이드 엔드들이 반도체 칩 실장 영역에 대응하는 상기한 플라스틱 봉지부 저면 영역내에서 외부로 노출되어 그리드 어레이(Grid Array)를 이루는 것을 특징으로 하는, 다양한 유형의 리이드 엔드 그리드 어레이 반도체 패키지가 제공된다.
제1(a)도는 본 발명의 바람직한 제1구체예에 따른 그리드 어레이형(Grid Array Type) 리이드 프레임의 평면도이며,
제1(b)도는 제1(a)도의 A-A선 측단면도이고,
제2도는 본 발명의 바람직한 제2구체예에 따른 그리드 어레이형 리이드 프레임의 평면도이다.
제3도는 본 발명의 바람직한 제3구체예에 따른 그리드 어레이형 리이드 프레임 스트립의 평면도이다.
제4도는 제3도의 스트립중 유니트 프레임의 평면도이다.
제5(a)도는 본 발명의 바람직한 제4구체예에 따른 그리드 어레이형 리이드 프레임의 일부 개략 평면도이며,
제5(b)도는 제5(a)도의 일부 개략 사시도이고,
제5(c)도는 제4구체예의 변형예에 대한 일부 개략 사시도이다.
제6(a)도 및 제6(b)도는, 각각, 본 발명의 바람직한 제5구체예에 따른 그리드 어레이형 리이드 프레임의 일부 개략 평면도및 사시도이다.
제7(a)도 및 제7(b)도는, 각각, 본 발명의 바람직한 제6구체예에 따른 그리드 어레이형 리이드 프레임의 일부 개략 평면도및 사시도이다.
제8(a)도 및 제8(b)도는, 각각, 본 발명의 바람직한 제7구체예에 따른 그리드 어레이형 리이드 프레임의 일부 개략 평면도및 사시도이다.
제9(a)도 및 제9(b)도는, 각각, 본 발명의 그리드 어레이형 리이드 프레임을 이용한 리이드 엔드(Lead End) 그리드 어레이 반도체 패키지에 있어서의 노출된 리이드 엔드의 어레이를 예시한 예시도이다.
제10(a)도 및 제10(b)도는, 각각, 제1(a)도 및 제1(b)도의 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제1구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 측단면도이다.
제11(a)도, 제11(b)도 및 제11(c)도는, 각각, 제5(a)도, 제5(b)도의 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제2구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제12도는 제6(a)도, 제6(b)도의 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제3구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제13도는 변형된 제5(a)도, 제5(b)도의 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제4구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제14도는 변형된 제7(a)도, 제7(b)도의 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제5구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제15도는 제13도의 패키지에 있어서 리이드 엔드를 저면상에 돌출시킨 본 발명의 바람직한 제6구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제16도는 제13도의 패키지에 있어서 노출된 리이드 엔드에 솔더볼을 융착시킨 본 발명의 바람직한 제7구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제17도는 제8(a)도, 제8(b)도의 리이드 프레임형 리이드 프레임을 이용한 본 발명의 바람직한 제8구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제18도는 변형된 제5(a)도, 제5(b)도의 리이드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제9구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제19도는 변형된 제5(a)도, 제5(b)도의 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제10구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제20도는 변형된 제5(a)도, 제5(b)도의 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제11구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제21도는 제5(a)도, 제5(b)도의 변형된 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제12구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지의 개략 측단면도이다.
제22(a)도 및 제22(b)도는, 각각, 종래의 바텀 리이드형 플라스틱 패키지의 측단면도및 패키지 저면상에 노출된 리이드의 어레이를 도시한 도면이다.
제23(a)도 및 제23(b)도는, 각각, 종래의 리이드 저면 노출형 쿼드 플랫(Quad Flat) 반도체 패키지의 측단면도및 패키지 저면상에 노출된 리이드의 어레이를 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1, 1', 1a~1e : 본 발명의 그리드 어레이형 리이드 프레임
2 : 리이드
2' : 동일 평면상의 방향 전환 리이드부
2a~2e : 다른 평면상으로의 방향 전환 리이드부
3, 3a~3d : 제1 내지 제5절곡부 4 : 리이드 엔드
4' : 리이드 엔드 돌출부 4″ : 리이드 엔드 팁
5 : 반도체 칩 탑재판 5a : 방열 돌출부
5' : 장방형 탑재판 5″ : 정방형 탑재판
6 : 타이바(Tie Bar) 6' : 지지 부재
7 : 사이드 레일 7' : 댐바(Dambar)
8 : 수지 봉지재 가이드 9 : 리이드 접속부
10α, 10β, 10, 10', 10″, 10a~10j : 본 발명의 리이드 엔드 그리드 어레이 반도체 패키지
20 : 반도체 칩
21 : 제2반도체 칩 25 : 칩 패드
30 : 본드 와이어 31 : 범프
40 : 플라스틱 봉지부 50 : 접착 수단
60 : 솔더 볼 70 : 방열판
이하, 본 발명의 그리드 어레이형 리이드 프레임을 첨부한 도면을 참조하여 더욱 상세히 설명하기로 하며, 평면도상에서의 X축은 도면상의 횡 방향, Y축은 도면상의 종 방향, Z축은 지면의 전후 방향을 의미하고, 측단면도상에서의 X축은 도면상의 횡 방향, Y축은 지면의 전후 방향, Z축은 도면상의 종 방향을 의미한다.
또한, 본 명세서 전반에 걸쳐 사용하는 ″그리드 어레이(Grid Array)″라는 용어는 리이드 엔드(Lead End) 또는 리이드 엔드 돌출부가 반도체 칩 실장 영역에 대응하는 하방의 일정 영역내의 동일 평면(즉, 반도체 패키지 제조시 몰딩 형성될 플라스틱 봉지부의 저면)상에 적어도 3 이상의 횡렬과 종렬을 이루며 배열되어 있는 것을 의미하며, 각각의 횡렬과 종렬은 인접하는 횡렬및 종렬과 상호 부분적 또는 전체적으로 교호하고 있는 배열도 포함하는 의미이다.
제1(a)도는 본 발명의 바람직한 제1구체예에 따른 그리드 어레이형 리이드 프레임(1)의 평면도이며, 제1(b)도는 제1(a)도상의 A-A 선 측단면도로서, 편의상 함께 설명하기로 한다.
사이드 레일(도시하지 않으며, 댐바(7')의 외측에 형성됨)및 댐바(7')에 수직으로 연결 지지되는 다수의 리이드(2)들은 서로 다른 길이를 갖는 다수의 그룹으로 이루어지고, 프레임(1)의 중앙부를 향하여 X축 또는 Y축 방향으로 연장되는 모든 리이드(2)에는 제1 및 제2절곡부(3, 3a) 각각에 의한 2개의 다른 평면상으로의 방향 전환 리이드부(2a, 2b)가 각각 형성되며, 상기한 다수의 그룹중 적어도 하나 이상의 리이드 그룹에는 적어도 하나 이상의 동일 평면상의 방향 전환 리이드부(2')가 형성될 수 있고, 리이드(2)의 연장 방향의 일단에는 원래의 리이드 너비보다 너비가 확장된 정방형의 리이드 엔드(4)가 형성된다.
더욱 구체적으로는, 프레임(1)의 중앙부를 향하여 X축 방향으로 연장되는 모든 리이드(2)는 제1절곡부(3)에 의한 XZ축 방향으로 경사 절곡된 다른 평면상으로의 방향 전환 리이드부(2a)와, 제2절곡부(3a)에 의하여 절곡전의 원래의 방향과 동일한 방향인 X축 방향으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2b)를 가지며(제1(b)도 참조), 프레임(1)의 중앙부를 향하여 Y축 방향으로 연장되는 모든 리이드(2)는 제1절곡부(3)에 의한 YZ축 방향으로 경사 절곡된 다른 평면상으로의 방향 전환 리이드부(2a)와, 제2절곡부(3a)에 의하여 절곡전의 원래의 방향과 동일한 방향인 Y축 방향으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2b)를 가진다. 모든 리이드(2)상에 형성되는 제1절곡부(3)의 위치는 댐바(7')로 부터 동일한 거리를 두고서 플라스틱 봉지 영역(일점 쇄선으로 표시된 부분) 내측에 바로 인접한 부분에 형성되며, 제1절곡부(3)에 의해 리이드(2)는 하방으로 경사지게 절곡된다. 이어서, 댐바(7')로 부터 제1절곡부에 인접한 동일 거리상에 위치하는 제2절곡부(3a)에 의해 절곡전의 원래의 연장 방향과 동일한 방향으로 연장된다. 결국, 각각의 리이드(2)는 X축 및/또는 Y축및, Z축 방향으로 위치 변경하여 반도체 칩 실장 영역(이점 쇄선으로 표시한 영역내) 하부로 연장된다.
제1(a)도에 있어서, X축 방향으로 연장되는 리이드(2)에는 동일 평면상의 방향 전환 리이드부(2')가 형성되지 않으며(모서리에 인접한 리이드는 예외로서 방향 전환 리이드부(2')가 2 또는 4 개 형성되어 있음), Y축 방향으로 연장되는 리이드(2)에는 동일 평면상의 방향 전환 리이드부(2')가 형성되지 않은 것과 2 또는 6 개 형성된 것이 교호적으로 위치하며, 각 모서리부에는 2 개의 리이드(2)가 하나의 리이드 엔드(4)를 형성하도록 되어 있으나, 이러한 절곡및 어레이 형태는 임의적이며 필요에 따라 변형 가능한 것임은 물론이다.
따라서, 다수의 모든 리이드가 X축및 Z축의 2 방향, 또는 Y축및 Z축의 2 방향, 또는 X축및 Y축과 Z축의 3 방향중 어느 하나의 선택에 의한 위치 변경을 하면서 반도체 칩 실장 영역 하부의 동일 평면상으로 연장되어 그리드 어레이를 이루게 된다.
위와 같이 하여, 각각의 리이드 엔드(4)는 반도체 칩 실장 영역(이점 쇄선으로 표시한 부분)에 대응하는 일정한 하부 영역내의 동일 평면상의 미리 결정된 소정 위치에 위치하게 되며, 교호적인 횡렬과 종렬의 그리드 어레이를 이루게 된다. 제1(a)도의 경우, 서로 다른 길이를 갖는 리이드 그룹은 8 그룹이며(X축 방향 연장 2 그룹, Y축 방향 연장 4 그룹, 모서리의 리이드 엔드에 연장되는 2 그룹), 리이드 엔드(4)는 8렬의 교호적인 횡렬(단, 4열과 5열은 대칭임)과 11렬의 교호적인 종렬의 그리드 어레이를 예시하고 있다.
또한, 리이드(2)가 일체로 결합되어 있는 1측면을 제외한 리이드 엔드(4)의 3측면중 리이드(2)의 진행 방향쪽 측면을 포함한 적어도 1 측면에는 리이드 엔드 팁(4″)이 형성 된다. 리이드 엔드 팁(4″)은 그리드 어레이형 리이드 프레임(1)을 이용한 반도체 패키지의 제조시 몰딩 형성되는 플라스틱 봉지부(도시하지 않음)내에 리이드 엔드(4)를 견고히 고정시키는 역할을 한다.
리이드 엔드(4)의 저면에는 식각(Etching) 처리에 의하여 원통상으로 돌출된 리이드 엔드 돌출부(4')가 형성된다(제1(a)도 상에서는 리이드 엔드(4)내에 점선으로 표시한 원형 부분). 리이드 엔드 돌출부(4')는 반도체 패키지 제조후 입출력 단자로서 사용된다.
반도체 칩(도시하지 않음)은 제1(a)도 및 제1(b)도에 나타낸 반도체 칩 탑재판(5)상에 에폭시 수지나 접착 테이프등과 같은 접착 수단에 의해서 부착되며, 점선으로 표시한 부분은 플라스틱 봉지부 형성후 절단되는 영역을 나타낸다. 반도체 칩 탑재판(5)은 본 발명의 그리드 어레이형 리이드 프레임(1) 좌우 양측의 장방형 탑재판(5')및 중앙부의 3 개의 정방형 탑재판(5″)이 일렬로 지지 부재(6')에 의해 지지되며, 2 개의 장방형 탑재판(5')은 제1 및 제2절곡부(3, 3a)에 의해 리이드(2)의 경우와 동일한 양상으로 절곡된 각각 2 개의 타이바(6)에 의해 댐바(7')에 지지되어 있다. 탑재판(5', 5″)의 저면에는 원형 돌출부(5a)(제1(a)도에서는 탑재판(5', 5″)상에 원형의 점선으로 표시한 부분)가 리이드 엔드 돌출부(4')와 동일 평면상에 형성되어, 반도체 패키지 제조후 원형 돌출부(5a)가 플라스틱 봉지부(도시하지 않음) 외부로 노출되므로 반도체 칩 동작시 발생되는 열이 효율적으로 외부로 방출될 수 있게 한다. 이러한 탑재판(5)의 형상및 배열은 필요에 따라 변형하여 선택 가능함은 물론이다.
또한, 본 발명의 그리드 어레이형 리이드 프레임(1)의 4 모서리 부분에는 반도체 패키지 제조시 몰딩되어 플라스틱 봉지부를 형성하게 되는 액상의 수지 봉지재를 안내 유도하기 위한 가이드(8)가 형성되며, 가이드(8)에는 절곡부가 형성되어 있지 않으므로 댐바(7')와 동일 평면상에 위치하게 된다. 이러한 가이드(8)의 형상은 필요에 따른 임의의 형상으로 형상화될 수 있다.
제2도는 본 발명의 바람직한 제2구체예에 따른 그리드 어레이형 리이드 프레임(1')의 평면도로서, 다수의 리이드(2)들이 서로 다른 길이를 갖는 적어도 둘 이상의 그룹으로 이루어지고, 프레임(1')의 중앙부를 향하여 Y축 방향으로 연장되는 각각의 리이드(2)에는 리이드 엔드(4)를 향한 연장선 상에 적어도 하나의 동일 평면상의 방향 전환 리이드부(2')및, 적어도 하나의 절곡부(3, 3a~3c)에 의한 적어도 하나의 다른 평면상으로의 방향 전환 리이드부(2a~2c)가 형성되며, 이에 의해 각각의 리이드(2)는 X축, Y축및, Z축 방향 모두로 위치 변경하여 중앙의 반도체 칩 실장 영역(점선으로 표시한 영역)에 대응하는 일정한 하부 영역내의 동일 평면상에 그리드 어레이를 이루도록 연장된다.
구체적으로는, 제2도의 경우에는 모든 리이드가 기본적으로 Y축 방향으로 연장되고, 서로 다른 길이를 갖는 리이드 그룹은 6 그룹이 존재(이중에서 2 그룹의 리이드는 하나의 리이드 엔드로 연장됨)하고, 동일 평면상의 방향 전환 리이드부(2')는 XY축 방향 전환(즉, XY 평면상에서의 사선적 연장), X축 방향 전환 또는, Y축 방향 전환중 적어도 어느 하나에 의한 방향 전환을 하며, 동일 평면상의 방향 전환 리이드부(2')의 수는 2, 4, 또는 6 개 형성된다. 따라서, 제2도는 다수의 리이드 엔드(4)가 8 렬의 교호적인 횡렬(단, 4열과 5열은 대칭임)과 9열의 부분 교호적인 종렬의 그리드 어레이를 이루는 것을 예시하고 있다.
반도체 칩(도시되어 있지 않음)은 도면상의 좌우측에 위치하는 반도체 칩 보다 작은 면적을 갖는 탑재판(5)상에 에폭시 수지나 접착 테이프등과 같은 접착 수단에 의해서 부착되며, 점선으로 표시한 부분은 플라스틱 봉지부 형성후 절단되는 영역을 나타낸다.
지금까지 본 발명의 바람직한 제1 및 제2구체예로서 그리드 어레이형 리이드 프레임(1),(1')에 대하여 설명하였으나, 본 발명은 이에 한정하는 것은 아니며, 서로 다른 길이를 갖는 다수의 리이드 그룹의 각 그룹 상호간의 리이드(2)에 형성되는 절곡부(3n)의 수를 전부 또는 부분적으로 동일하게 하거나 또는, 전부 상이하게 할 수도 있으며, 또한 각 그룹내의 다수의 리이드(2) 상호간의 리이드(2)에 형성되는 절곡부(3n)의 수에 있어서도 전부 동일하게 하거나 또는 부분적으로 동일하게 할 수도 있고, 이러한 사항은 선택적이다. 또한, 서로 다른 길이를 갖는 다수의 리이드 그룹중 동일 평면상의 방향 전환 리이드부(2')가 적어도 2 이상의 그룹에 형성되는 경우, 각 그룹 상호간의 리이드(2)에 형성되는 동일 평면상의 방향 전환 리이드부(2')의 수를 전부 동일 또는 부분적으로 동일하게 하거나 또는, 전부 상이하게 할 수도 있으며, 또한 각 그룹내의 다수의 리이드(2) 상호간의 리이드(2)에 형성되는 동일 평면상의 방향 전환 리이드부(2')의 수를 전부 또는 부분적으로 동일하게 할 수도 있고, 이러한 사항 역시 선택적이다.
따라서, 리이드 프레임상의 다수의 모든 리이드(2)가 X축및 Z축의 2 방향, 또는 Y축및 Z축의 2 방향, 또는 X축및 Y축과 Z축의 3 방향중 어느 하나의 선택에 의한 위치 변경을 계속하면서 연장되며, 이와는 별도로, 동일 평면상의 방향 전환 리이드부(2')가 리이드(2)에 형성되는 경우에는 동일 평면상의 방향 전환 리이드부(2')가 XY축 방향 전환, X축 방향 전환 또는, Y축 방향 전환중 적어도 어느 하나에 의한 방향 전환을 1 회 또는 계속하면서 연장되어 반도체 칩 실장 영역 하부의 동일 평면상에 그리드 어레이를 이루는 한, 본 발명의 영역내이다.
이하, 본 발명의 다른 바람직한 구체예에 대하여 설명하기로 하나, 이는 본 발명의 기본 양태(樣態)를 설명하기 위한 것일 뿐, 본 발명을 한정하기 위한 것이 아니다.
제3도는 본 발명의 바람직한 제3구체예에 따른 6 매의 그리드 어레이형 유니트 리이드 프레임(1a)의 스트립(1″)에 대한 평면도로서, 각각의 유니트 프레임(1a)은 중앙부의 반도체 칩 보다 작은 면적을 갖는 반도체 칩 탑재판(5)과 그 사방에 위치하는 다수의 리이드(2)및 이를 지지하는 사이드 레일(7)로 구성되며, 이러한 스트립(1″)은 패키지(1a) 제조 공정을 효율화하게 된다.
제4도는 제3도에 나타낸 스트립(1″)중 유니트 프레임(1a)의 평면도로서, 본 발명의 바람직한 제3구체예를 나타내며, 제7(a)도, 제7(b)도에 대한 설명을 함께 참조하면 용이하게 이해될 수 있을 것이다.
본 발명의 제3구체예에 따른 그리드 어레이형 리이드 프레임(1a)은, 중앙의 반도체 칩 보다 작은 면적을 갖는 반도체 칩 탑재판(5)과, 이를 지지하는 타이바(6)및, 서로 다른 길이를 갖는 적어도 2 이상의 그룹으로 된 다수의 리이드(2)를 포함하며, 프레임(1a)과 동일 평면상의 4 방향으로 부터 반도체 칩 탑재판(5)을 향하여 연장되는 각각의 리이드(2)의 연장선상에 제1 내지 제3절곡부(3, 3a, 3b)(3a는 도면상에 나타나지 않음)에 의한 3 개의 다른 평면상으로의 방향 전환 리이드부(2a, 2b)(2a는 도면상에 나타나지 않으며, 최종적인 다른 평면상으로의 방향 전환 리이드부는 리이드 엔드임(도면상에는 나타나지 않음)), 이에 의해 X축 방향으로 연장되는 리이드(2)는 X축 또는 Z축 방향으로, Y축 방향으로 연장되는 리이드(2)는 Y축 또는 Z축 방향으로만 위치 변경하여 반도체 칩 탑재판(5)에 대응하는 하부 영역을 제외한 반도체 칩 실장 영역 하부의 동일 평면상으로 연장된다.
구체적으로는, 상기한 다수의 리이드가 2 가지의 서로 다른 길이를 갖는 상호 교호적인 2 그룹으로 이루어지며, 동일 평면상의 방향 전환 리이드부는 존재하지 않는다. X축 방향으로 연장되는 2 그룹의 리이드는 제1 내지 제3절곡부에 의하여 순서대로 Z축 하향 절곡, X축 방향 절곡, Z축 하향 절곡에 의하여 계단상으로 형성되고, Y축 방향으로 연장되는 2 그룹의 리이드는 제1 내지 제3절곡부에 의하여 순서대로 Z축 하향 절곡, Y축 방향 절곡, Z축 하향 절곡에 의하여 계단상으로 형성된다.
따라서, 각각의 리이드 엔드(도면상에는 나타나지 않음)는 프레임(1a) 하부의 미리 결정된 동일 평면상의 소정의 위치에 위치하게 되며, 동일 평면상에 부분 교호적인 횡렬과 종렬의 그리드 어레이를 이루게 된다. 제4도는 다수의 리이드 엔드가 14 열의 부분 교호적인 횡렬과 12 열의 부분 교호적인 종렬의 그리드 어레이를 이루는 것을 예시하고 있다.
제5(a)도는 본 발명의 바람직한 제4구체예에 따른 그리드 어레이형 리이드 프레임(1b)에 대한 개략 평면도로서, 외곽선은 반도체 패키지 완성후 절단되는 영역을 나타낸다.
제5(b)도는 제5(a)도의 좌측부를 나타낸 일부 개략 사시도로서, 편의상 제5(a)도, 제5(b)도를 함께 설명하기로 한다.
본 발명의 제4구체예에 따른 프레임(1b)은 타이바(6)에 의해 프레임(1b)의 사이드 레일 상에 지지되는 반도체 칩 탑재판(5)과, 이를 향하여 4 측면으로 부터 연장되는 서로 다른 길이를 갖는 6개 그룹의 다수의 리이드(2)를 포함한다.
반도체 칩 탑재판(5)을 향하여 Y축 방향으로 연장되는 미리 결정된 2 가지의 상호 교호적인 서로 다른 길이를 갖는 그룹의 다수의 리이드(2)에는 리이드 엔드(4)를 향한 연장선상에 제1절곡부(3)에 의하여 직각으로 Z축 방향으로 하향 절곡된 다른 평면상으로의 방향 전환 리이드부(2a)가 형성되며, 다른 평면상으로의 방향 전환 리이드부(2a)는 제2절곡부(3a)에 의해 다시 직각으로 Y축 방향으로 절곡되어 리이드 엔드(4)를 형성하고, 리이드 엔드(4)는 리이드 프레임과 평행하며, 마더 보드(도시하지 않음)에의 접속을 용이하게 하기 위하여 넓은 면적을 갖는 확장부로 형성된다(제5(b)도 참조).
반도체 칩 탑재판(5)을 향하여 X축 방향으로 연장되는 미리 결정된 4 가지의 서로 다른 길이를 갖는 상호 교호적인 그룹으로 이루어진 다수의 리이드(2)중, 상대적으로 긴 길이를 갖는 2 그룹의 리이드에는 동일 평면상의 방향 전환 리이드부(2')가 형성되어 있으나, 상대적으로 짧은 길이를 갖는 2 그룹의 리이드에는 형성되어 있지 않으며, 이들은 상호 교호적으로 어레이된다. 동일 평면상의 방향 전환 리이드부(2')가 형성되어 있지 않은 2 그룹의 리이드(2)는 제1절곡부(3)에 의하여 직각으로 Z축 방향으로 하향 절곡된 다른 평면상으로의 방향 전환 리이드부(2a)가 제2절곡부(3a)에 의해 다시 직각으로 X축 방향으로 절곡되어 리이드 엔드(4)를 형성하는 점을 제외하고는, 제5(a)도상의 종 방향으로 연장되는 리이드(2)의 경우와 동일하다(제5(b)도 참조). 동일 평면상의 방향 전환 리이드부(2')가 형성되어 있는 나머지 2 그룹의 리이드(2)는 동일 평면상의 방향 전환 리이드부(2')에 의하여 동일 평면상에서 직각 방향으로 방향 전환된 다음, 제1절곡부(3)에 의하여 직각으로 Z축 방향으로 절곡되어 다른 평면상으로의 방향 전환 리이드부(2a)를 형성하며, 다른 평면상으로의 방향 전환 리이드부(2a)는 다시 제2절곡부(3a)에 의해 직각으로 Y 방향으로 절곡되어 리이드 엔드(4)를 형성한다(제5(b)도 참조).
따라서, 각각의 리이드 엔드(4)는 반도체 칩 실장 영역 하부중 반도체 칩 탑재판(5)의 하부 영역을 제외한 영역내의 미리 결정된 소정의 위치에 위치하게 되며, 동일 평면상에서 교호적인 9 열의 횡렬과 교호적인 10 열의 종렬(단, 4열과 7열은 대칭임)로 된 그리드 어레이를 이루게 된다.
한편, 제5(c)도는 상기한 제4구체예의 변형예에 대한 일부 개략 사시도로서, 리이드(2) 상호간을 접속시키는 리이드 접속부(9)가 형성되어 있는 점을 제외하고는 제4구체예와 동일한 구성이며, 이러한 리이드 접속부(9)에 의한 접속 리이드(2)의 수및 위치는 필요에 따라 임의로 선택될 수 있으며, 이에 의하여 파워 시그널 또는 그라운드를 하나의 와이어 본딩 또는 범프 접속에 의해 효율적으로 원하는 수효 만큼의 리이드(2)들이 공유할 수 있게 된다. 또한, 이 변형예에서는 타이바에 의해 지지되는 반도체 칩 탑재판은 존재하지 않으므로, 반도체 칩은 적절히 선택된 다수의 리이드(2)상에 직접 실장되며, 이러한 변형은 임의적이다.
제6(a)도는 본 발명의 바람직한 제5구체예에 따른 그리드 어레이형 리이드 프레임(1c)에 대한 개략 평면도로서, 외곽선은 패키지 완성후 절단되는 영역을 나타낸다.
제6(b)도는 제6(a)도의 좌측부를 나타낸 일부 개략 사시도이다. 도시된 본 발명의 바람직한 제5구체예에 의한 리이드 프레임(1c)에 있어서는, 다른 평면상으로의 방향 전환 리이드부(2a)가 제1절곡부(3)에 의하여 Z축 방향으로 직각으로 하향 절곡되는 대신에, YZ축 방향 또는, XZ축 방향으로 경사져 하향 연장되는 점을 제외하고는, 그 기본 구성이 제5(a)도, 제5(b)도에 나타낸 제4구체예와 실질적으로 동일하다.
구체적으로는, 제5(a)도, 제5(b)도의 경우에서와 같이, 모든 리이드(2)가 제1절곡부(3)에 의하여 Z축 방향으로 하향 절곡(수직 하향 절곡)되는 대신에, X축 방향으로 연장되는 상호 교호적인 4 그룹의 리이드(2)중 동일 평면상의 Y축 방향 전환 리이드부(2')가 형성되지 않은 2 그룹의 리이드(2)는 제1절곡부(3)에 의하여 XZ축 방향으로 경사 절곡되고, X축 방향으로 연장되는 상호 교호적인 4 그룹의 리이드중 동일 평면상의 Y축 방향 전환 리이드부(2')가 형성된 2 그룹의 리이드(2)와, Y축 방향으로 연장되는 상호 교호적인 2 그룹의 리이드(2)는 제1절곡부(3)에 의하여 YZ축 방향으로 경사 절곡된다.
제7(a)도, 제7(b)도는, 각각, 본 발명의 바람직한 제6구체예에 따른 그리드 어레이형 리이드 프레임(1d)에 대한 개략 평면도및, 이 개략 평면도의 좌측부를 나타낸 일부 개략 사시도이다.
도시된 본 발명의 바람직한 제6구체예에 의한 리이드 프레임(1d)의 기본 구성은 제3, 제4구체예와 실질적으로 동일하므로 그 차이점에 대해서만 설명하기로 한다.
반도체 칩 탑재판(5)을 향하여 Y축 방향으로 연장되는 미리 결정된 서로 다른 길이를 갖는 2 그룹의 교호적으로 배열된 리이드(2)에는 리이드 엔드(4)를 향한 연장선상에 제1절곡부(3)에 의하여 직각으로 Z축 방향으로 하향 절곡된 다른 평면상으로의 방향 전환 리이드부(2a) (제7(a)도 상에는 나타나 있지 않으며, 제7(b)도 참조)가 형성되며, 다른 평면상으로의 방향 전환 리이드부(2a)는 제2절곡부(제7(a)도 상에서는 절곡부(3)의 수직 하부에 중첩되게 나타나며, 제7(b)도 참조)에 의해 다시 직각으로 Y축 방향으로 절곡되어 다른 평면상으로의 방향 전환 리이드부(2b)가 형성되고, 다른 평면상으로의 방향 전환 리이드부(2b)는 제3절곡부(3b)에 의하여 다시 직각으로 Z축 방향으로 하향 절곡되어 리이드 엔드(4)(제7(a)도 상에는 나타나 있지 않으며, 제7(b)도 참조)가 형성된다. 따라서, 개개의 리이드(2)는 전체적으로 계단상으로 형성된다.
본 발명의 바람직한 제6구체예에서의 리이드 엔드(4)는 확장부의 형성없이 원래의 리이드(2) 너비와 동일하게 형성된다.
반도체 칩 탑재판(5)을 향하여 X축 방향으로 연장되는 미리 결정된 4 가지의 서로 다른 길이를 갖는 그룹의 리이드(2)중, 상대적으로 짧은 길이를 갖는 2 그룹의 리이드(2)는 X축및 Z축 방향으로만 연장되며, 상대적으로 긴 길이를 갖는 2 그룹의 리이드(2)는 X축과 Y축및 Z축 방향으로 연장된다. 이와 같이 연장 패턴및 길이가 상이한 그룹의 리이드(2)들은 상호 교호적으로 배열된다.
제7(b)도로 부터 알 수 있는 바와 같이, X축 및 Z축 방향으로만 연장되는 리이드(2)들은, 제2절곡부(3a)에 의해 형성되는 다른 평면상으로의 방향 전환 리이드부(2b)가 리이드(2)의 연장 방향인 X축 방향으로 연장되는 점을 제외하고는, 반도체 칩 탑재판(5)을 향하여 Y축 방향(제7(a)도 상에서의 종 방향)으로 연장되는 리이드(2)의 경우와 동일한 방식인 계단 형상으로 절곡된다.
한편, X축과 Y축및 Z축 방향 모두로 연장되는 리이드(2)들에 있어서도 동일 평면상의 방향 전환 리이드부는 형성되어 있지 않다. 그러나, 리이드(2) 의 선단부 측면에는 제1절곡부(3)에 의해 직각으로 Z축 방향으로 하향 절곡되어 연장되는 다른 평면상으로의 방향 전환 리이드부(2a)가 형성되며, 다른 평면상으로의 방향 전환 리이드부(2a)는 제2절곡부(3a)에 의해 직각으로 Y축 방향으로 절곡되어 다른 평면상으로의 방향 전환 리이드부(2b)를 형성하고, 다시 제3절곡부(3b)에 의해 Z축 방향으로 직각으로 하향 절곡되어 연장되는 리이드 엔드(4)를 형성한다. 따라서, 개개의 리이드(2)의 전체적인 형상은 계단상으로 형성된다.
결국, 각각의 리이드 엔드(4)는 반도체 칩 실장 영역 하부중 반도체 칩 탑재판(5)을 제외한 영역내의 미리 결정된 소정의 위치에 위치하게 되며, 동일 평면상에서 각각 14 열의 횡렬과 종렬로 된 교호적인(단, 종렬중 4열과 7열은 대칭임) 그리드 어레이를 이루게 된다.
제8(a)도, 제8(b)도는, 각각, 본 발명의 바람직한 제7구체예에 따른 그리드 어레이형 리이드 프레임(1e)에 대한 개략 평면도및, 이 개략 평면도의 좌측부를 나타낸 일부 개략 사시도이다.
도시된 본 발명의 바람직한 제7구체예에 의한 리이드 프레임(1e)의 기본 구성은, 제6구체예와 비교하여, 리이드(2)의 절곡 형상이 다른 점및 반도체 칩 탑재판이 존재하지 않는 점을 제외하고는, 실질적으로 유사하다.
리이드 프레임(1e)의 중앙부를 향하여 Y축 방향(제8(a)도 상에서의 종 방향)으로 연장되는 서로 다른 길이를 갖는 3 그룹의 교호적으로 배열된 리이드(2)(가장 긴 그룹의 리이드(2)는 중앙에 위치)에는 리이드 엔드(4)를 향한 연장선상에 제1절곡부(3)에 의하여 직각으로 Z축 방향으로 하향 절곡된 다른 평면상으로의 방향 전환 리이드부(2a)(제8(a)도 상에는 나타나 있지 않으며, 제8(b)도 참조)가 형성되며, 다른 평면상으로의 방향 전환 리이드부(2a)는 제2절곡부(3a)(제8(a)도 상에서는 절곡부(3)의 수직 하부에 중첩되게 나타나며, 제8(b)도 참조)에 의해 다시 직각으로 Y축 방향으로 절곡되어 다른 평면상으로의 방향 전환 리이드부(2b)가 형성되고, 다른 평면상으로의 방향 전환 리이드부(2b)는 제3절곡부(3b)(제8(a)도 상에서는 절곡부(3c)의 수직 하부에 중첩되게 나타나며, 제8(b)도 참조)에 의하여 다시 직각으로 Z축 방향으로 상향 절곡되어 다른 평면상으로의 방향 전환 리이드부(2c)(제8(a)도 상에는 나타나 있지 않으며, 제8(b)도 참조)가 형성된다. 다른 평면상으로의 방향 전환 리이드부(2c)는 제4절곡부(3c)에 의해 직각으로 Y축 방향으로 절곡되어 다른 평면상으로의 방향 전환 리이드부(2d)를 형성하며, 제5절곡부(3d)에 의해 다시 Z축 방향으로 직각으로 하향 절곡되어 리이드 엔드(4)를 형성한다. 따라서, 개개의 리이드(2)는 전체적으로 누운 S자 형상으로 형성되며, 리이드 엔드(4)는 확장부의 형성없이 원래의 리이드(2) 너비와 동일하게 형성된다.
리이드 프레임(1e)의 중앙 부분을 향하여 X축 방향(제8(a)도 상에서의 횡 방향)으로 연장되는 미리 결정된 5 가지의 서로 다른 길이를 갖는 그룹의 리이드(2)중, 상대적으로 짧은 2 가지및 상대적으로 가장 긴 리이드 그룹의 리이드(2)는 X축및 Z축 방향으로만 연장되며, 나머지 2 그룹은 X축과 Y축및 Z축 방향으로 연장된다. 이와 같이 연장 패턴및 길이가 상이한 그룹의 리이드(2)들은 상호 교호적으로 배열된다.
제8(b)도로 부터 알 수 있는 바와 같이, X축 및 Z축 방향으로만 연장되는 리이드(2)들은, 제2 및 제4절곡부(3a),(3c)에 의해 각각 형성되는 다른 평면상으로의 방향 전환 리이드부(2b) 및 (2d)가 리이드(2)의 연장 방향인 X축 방향으로 연장되는 점을 제외하고는, 리이드 프레임(1e)의 중앙부를 향하여 Y축 방향(제8(a)도 상에서의 종 방향)으로 연장되는 그룹의 리이드(2)의 경우와 동일한 방식으로 절곡된다.
한편, X축과 Y축및 Z축 방향 모두로 연장되는 나머지 그룹의 리이드(2)들에 있어서도 동일 평면상의 방향 전환 리이드부는 형성되어 있지 않다. 그러나, 리이드(2)의 선단부 측면에 제1절곡부(3)에 의해 직각으로 Z축 방향으로 하향 절곡되어 연장되는 다른 평면상으로의 방향 전환 리이드부(2a)가 형성되며, 다른 평면상으로의 방향 전환 리이드부(2a)는 제2절곡부(3a)에 의해 직각으로 Y축 방향으로 절곡되어 다른 평면상으로의 방향 전환 리이드부(2b)를 형성하고, 다시 제3절곡부(3b)에 의해 Z축 방향으로 직각으로 상향 절곡되어 다른 평면상으로의 방향 전환 리이드부(2c)를 형성한다. 다른 평면상으로의 방향 전환 리이드부(2c)는 제4절곡부(3c)에 의해 다시 직각으로 Y축 방향으로 절곡되어 다른 평면상으로의 방향 전환 리이드부(2d)를 형성하며, 제5절곡부(3d)에 의해 Z축 방향으로 직각으로 하향 절곡되어 리이드 엔드(4)를 형성한다. 결국, 개개의 리이드(2)의 전체적인 형상은 누운 S자 형상이며, 리이드 엔드(4)는 확장부의 형성없이 원래의 리이드(2) 너비와 동일하게 형성된다.
각각의 리이드(2)에 있어서, 제1절곡부(3)에 의한 Z축 하향 절곡및 제3절곡부(3b)에 의한 Z축 상향 절곡에 따른 2 개의 다른 평면상으로의 방향 전환 리이드부(2a)와 (2c) 사이에 위치하는, X축 또는 Y축 방향의 다른 평면상으로의 방향 전환 리이드부(2b)와 리이드 엔드(4)가 반도체 칩 실장 영역에 대응하는 일정한 하부 영역내의 동일 평면상에 위치하게 되므로, 이를 이용하여 반도체 패키지를 제조시, 하나의 리이드(2)에 2 또는 그 이상의 입출력 단자를 형성시킬 수 있는 동시에, 다른 평면상으로의 방향 전환 리이드부(2b)가 방열용 핀으로서의 기능을 하게 되는 장점이 있다.
따라서, 각각의 리이드 엔드(4)및 다른 평면상으로의 방향 전환 리이드부(2b)는 반도체 칩 실장 영역 하부의 미리 결정된 소정의 위치에 위치하게 되며, 동일 평면상에서 28 열의 횡렬과 23 열의 종렬로 된 교호적인 그리드 어레이를 이루게 된다.
본 발명에 따른 다양한 유형의 그리드 어레이형 리이드 프레임은, 다수의 유니트 프레임으로 구성되는 스트립 원재를 커터로 커팅하여 원하는 소정 형상의 평면상으로 된 프레임 원형을 제조한 후, 원하는 소정의 절곡된 리이드 형상을 부여하기 위하여 이에 맷치되는 형상의 프레스 다이상에 평면상의 프레스 원형을 위치시킨 다음, 이 프레스 다이에 맷치되는 형상의 프레스로 프레싱하는 것에 의하여 용이하게 제조할 수 있다.
이상, 본 발명의 그리드 어레이형 리이드 프레임에 대한 바람직한 구체예들에 대하여 상세히 설명하였으나 본 발명은 이에 한정되는 것은 아니며, 미리 설정된 서로 다른 길이를 갖는 리이드에 절곡부에 의한 다른 평면상으로의 방향 전환 리이드부 및/또는 동일 평면상의 방향 전환 리이드부를 리이드 프레임이 가지며, 이에 의해 리이드 엔드들이 반도체 칩 실장 영역에 대응하는 패키지 저면상에 그리드 어레이를 이루는 한, 본 발명의 영역내에 포함되는 것이며, 서로 다른 길이를 갖는 리이드 타입의 수효, 배열, 길이, 리이드의 총수, 절곡부에 의한 다른 평면상으로의 방향 전환 리이드부의 수효, 그 형태, 경사 각도, 그리드 어레이의 형태등에 있어서의 다양한 변화나 수정, 또는 동일 평면상의 방향 전환 리이드부의 존재 유무나 형태, 또는 그 각도, 반도체 칩 실장 패드의 존재 유무등에 의하여 본 발명의 영역을 벗어나는 것이 아님을 이해하여야 할 것이다.
제9(a)도 및 제9(b)도는, 각각, 본 발명의 그리드 어레이형 리이드 프레임상에 반도체 칩을 실장한 후, 반도체 칩과 리이드 프레임을 전기적으로 접속시키고, 몰딩하여 플라스틱 봉지부를 형성시킨 본 발명에 따른 리이드 엔드 그리드 어레이 반도체 패키지에 있어서, 패키지 저면상에 노출된 리이드 엔드(4)의 어레이를 예시한 저면도이다.
제9(a)도는 반도체 칩 탑재판이 중앙부에 형성되어 있는 본 발명의 그리드 어레이형 리이드 프레임을 이용한 리이드 엔드 그리드 어레이 반도체 패키지의 일예에 대한 저면도로서, 플라스틱 봉지부(40) 저면상에 노출된 리이드 엔드(4)가 반도체 칩(도시하지 않음) 실장 영역에 대응하는 패키지 저면상의 영역내에 그리드 어레이 형상으로 위치하며, 패키지 저면의 반도체 칩 탑재판(탑재판의 면적은 반도체 칩의 크기 보다 상당히 작음) 위치 영역에 대응하는 패키지 저면상의 영역에는 리이드 엔드(4)가 존재하지 않게 형성되어 있다. 그러나, 패키지 내부의 반도체 칩 탑재판(도시하지 않음)의 위치 영역에 대응하는 패키지 저면상의 영역에 리이드 엔드(4)가 존재하도록 형성시킬 수도 있으며, 이는 선택적인 사항에 불과하다. 또한, 횡렬과 종렬을 이루는 노출된 리이드 엔드(4) 각각을 이웃하는 횡렬과 종렬의 리이드 엔드(4)와 상호 교호적으로 위치시키는 것이, 단위 면적당 입출력 단자로서 사용되는 노출 리이드 엔드 수의 증가를 가능케 하면서도 노출 리이드 엔드 상호간의 간격을 증대시킬 수 있으므로 바람직하다.
제9(b)도는 반도체 칩 탑재판이 중앙부에 형성되어 있지 않은 본 발명의 그리드 어레이형 리이드 프레임을 이용한 리이드 엔드 그리드 어레이 반도체 패키지의 또 다른 일예에 대한 저면도로서, 반도체 칩의 면적과 동일한 면적을 갖는 플라스틱 봉지부(40)의 저면 전체에 리이드 엔드(4)가 균일하게 분포되어 교호적인 그리드 어레이를 이루고 있다. 그러나, 반도체 칩 탑재판(5)의 존재 유무나, 플라스틱 봉지부(40)의 저면상에 노출되는 리이드 엔드(4)의 그리드 어레이 형태는 임의적이며, 필요에 따른 다양한 변화가 가능함은 물론이다.
이어서, 본 발명의 그리드 어레이형 리이드 프레임을 이용한 본 발명의 리이드 엔드 그리드 어레이 반도체 패키지를 첨부한 도면을 참조하여 더욱 상세히 설명하기로 한다.
제10(a)도 및 제10(b)도는, 각각, 제1(a)도, 제1(b)도의 그리드 어레이형 리이드 프레임(1)을 이용한 본 발명의 바람직한 제1구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10α),(10β)의 측단면도로서, 제10(b)도는 제10(a)도의 변형예에 불과하므로 제10(a)도에 대하여 먼저 설명하기로 한다.
제10(a)도에 도시한 본 발명의 리이드 엔드 그리드 어레이 반도체 패키지(10α)는, 서로 다른 길이를 갖는 다수의 그룹으로 이루어지고 리이드 엔드(4) 저면에 리이드 엔드 돌출부(4')가 형성된 다수의 리이드(2)와, 반도체 칩 탑재판(5', 5″) 상에 접착 테이프나 에폭시 수지등과 같은 접착 수단(50)에 의하여 실장되는 반도체 칩(20)과, 반도체 칩(20) 상면의 소정 개소에 위치하는 본드 패드(도시하지 않음)와 리이드(2)를 전기적으로 접속시키는 전기적 접속 수단인 본드 와이어(30)와, 반도체 칩(20)과 본드 와이어(30)및 리이드(2)를 외부 환경으로 부터 보호하기 위한 수지 봉지재를 몰딩 형성시켜 이루어지며 입출력 단자로서 사용되는 리이드 엔드 돌출부(4')가 반도체 칩 실장 영역 하부의 동일 평면상에 교호적인 그리드 어레이(Grid Array)를 이루며 외부로 노출되도록 형성되는 플라스틱 봉지부(40)로 구성된다.
서로 다른 길이를 갖는 다수의 그룹으로 이루어진 다수의 리이드(2)와 반도체 칩 탑재판(5', 5″)은 본 발명의 바람직한 제1구체예에 따른 그리드 어레이형 리이드 프레임(1)을 이용한 것으로서(제1(a)도에 있어서 점선으로 표시한 부분을 절단), 리이드(2)는 6 개의 서로 다른 길이를 갖는 그룹으로 이루어진다. 모두 8개 그룹의 리이드(2)는 반도체 패키지(10α)의 네측단에 인접한 부분에 형성되는 제1절곡부(3)에 의해 하향 경사된 다른 평면상으로의 방향 전환 리이드부(2a)를 형성하며, 다시 제2절곡부(3a)에 의해 다른 평면상으로의 방향 전환 리이드부(2b)를 형성한다. 다른 평면상으로의 방향 전환 리이드부(2b)는 반도체 패키지(10α)의 저면과 평행한 평면상에 위치한다. 또한, 다수의 리이드(2)에는 동일 평면상의 방향 전환 리이드부(제10(a)도에는 나타나 있지 않으며, 제1(a)도 참조)를 형성시키지 않은 것과 2개, 4개 또는, 6개를 형성시킨 것이 서로 교호적으로 배열된다(제1(a)도 참조).
다른 평면상으로의 방향 전환 리이드부(2b)의 단부에는 정방형으로 확장된 리이드 엔드(4)가 형성되며, 리이드 엔드(4)의 저면에는 식각 처리에 의한 원통상의 리이드 엔드 돌출부(4')가 형성되어 입출력 단자로서 기능하게 된다. 리이드(2)에 대한 동일 평면상의 방향 전환 리이드부의 형성 여부나 수효(즉, XY 평면상에서의 위치 변환 상태) 또는, 다른 평면상으로의 방향 전환 리이드부(2a)의 하향 절곡 각도, 리이드(2)의 수동은 임의적이며, 필요에 따라 적절히 선택될 수 있다. 또한, 리이드(2)가 일체로 결합되어 있는 1측면을 제외한 리이드 엔드(4)의 3측면중 리이드(2)의 진행 방향쪽 측면을 포함한 적어도 1측면에는 리이드 엔드 팁(4″)이 형성(제1(a)도 참조)되며, 이것은 반도체 패키지의 제조시 몰딩 형성되는 플라스틱 봉지부(40)내에 리이드 엔드(4)를 견고히 고정시키는 역할을 한다.
점선으로 나타낸 반도체 칩 탑재판(5', 5″)은 반도체 패키지(10α)의 대향하는 양측면의 장방형 탑재판(5')및 중앙부의 3 개의 정방형 탑재판(5″)이 중앙부를 가로질러 일렬로 형성되며(제1(a)도 참조), 탑재판(5', 5″)들은 지지 부재(6')에 의해 상호 연결 지지되고, 장방형 탑재판(5') 일단부에는 제1 및 제2절곡부(3,3a)와 동일한 양상으로 절곡된 2 개의 타이바(6) (제1(a)도의 점선부에서 절단된 상태)에 의해 다른 평면상으로의 방향 전환 리이드부(2b)및 리이드 엔드(4)와 동일 평면상에 위치한다. 탑재판(5', 5″)의 저면에는 리이드 엔드(4)의 경우와 마찬가지로 식각 처리에 의한 원통상의 방열 돌출부(5a)가 형성되며, 이 방열 돌출부(5a)는 플라스틱 봉지부(40)의 저면에 노출되어 있으므로 반도체 칩(20)의 작동시 발생되는 열이 효율적으로 방출될 수 있게 한다. 이러한 반도체 칩 탑재판(5', 5″)의 형상이나 배열 형태는 임의적이며, 필요에 따른 다양한 변화가 가능함은 물론이다.
반도체 칩(20)은 탑재판(5', 5″)상에 열 전도성 에폭시나 접착 테이프등과 같은 접착 수단(50)에 의하여 부착되나, 이 경우 필요에 따라서는 탑재판(5', 5″)뿐만 아니라 각각의 모든 리이드 엔드(4) 또는 미리 선택된 위치의 리이드 엔드(4) 상면에도 접착 수단(50)을 이용하여 반도체 칩(20)을 부착시킬 수 있다.
본 발명의 바람직한 제1구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10α)에 있어서는, 모든 리이드(2)가 반도체 패키지(10α)의 네 측면으로 부터 인접한 동일한 거리를 둔 위치에서 제1절곡부(3)에 의해 동일한 경사 각도로 절곡되며, 제2절곡부(3a)도 마찬가지로 네 측면으로부터 인접한 동일한 거리를 둔 위치에서 동일 각도로 절곡되어 반도체 패키지(10α)의 저면과 평행한 평면상에 방향 전환 리이드부(2b)가 위치한다. 따라서, 8 개 그룹의 모든 리이드(2)와 타이바(6)의 절곡 형태는 동일하나, 다른 평면상으로의 방향 전환 리이드부(2b)의 길이및 XY 평면상에서의 위치 변환 상태는 그룹별로 상이하다. 따라서, 모든 리이드(2)의 리이드 엔드 돌출부(4')는 반도체 칩(20) 실장 영역에 대응하는 하부의 플라스틱 봉지부(40) 저면 영역내에 8렬의 교호적인 횡렬(단, 4열과 5열은 대칭임)과 11열의 교호적인 종렬의 그리드 어레이를 나타내게 되며(제1(a)도 참조). 이에 의해서, 반도체 패키지의 반도체 칩 치수화, 즉 반도체 패키지의 반도체 칩 스케일화가 가능하게 된다.
리이드 엔드 돌출부(4')는 플라스틱 봉지부(40)의 저면과 동일 평면상에 위치되나, 이에 한정되는 것은 아니며, 필요에 따라서는 돌출시키거나 또는 솔더볼(도시하지 않음)을 융착시킬 수도 있다.
제10(b)도의 반도체 패키지(10β)는 제10(a)도의 반도체 패키지(10α)에 대한 변형예로서, 반도체 칩(20) 상면의 본드 패드(도시하지 않음)와 리이드(2)를 전기적으로 접속시키기 위한 접속 수단으로서 와이어(30)를 사용하는 대신에, 반도체 칩(20) 저면에 형성시킨 본드 패드(도시하지 않음)와 리이드(2)를 범프(Bump) 또는 솔더(Solder) 죠인트(31)에 의하여 전기적으로 접속시킨 것이다. 이외에도, 필요에 따라서는, 반도체 칩(20) 저면에 형성시킨 본드 패드(도시하지 않음)와 리이드(2)의 저면을 하방에서 와이어로 연결시킬 수도 있다.
이외에도 도시하지는 않았으나, 반도체 칩의 상면이 반도체 패키지 외부로 노출되도록 플라스틱 봉지부를 형성시키는 것에 의하여 반도체 패키지 작동시 발생되는 열을 효율적으로 방출시킬 수 있도록 함과 아울러, 반도체 패키지의 경박 단소화를 도모할 수도 있으며, 또는 반도체 패키지 상면에 방열판(放熱板)을 부착시킨 구성이나 또는, 반도체 칩을 2매 이상 적층시킨 구성으로 할 수도 있다.
제11(a)도, 제11(b)도 및 제11(c)도는, 각각, 제5(a)도, 제5(b)도의 그리드 어레이형 리이드 프레임(1b)을 이용한 본 발명의 바람직한 제2구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10),(10'),(10″)의 개략 측단면도로서, 제11(b)도 및 제11(c)도는 제11(a)도의 변형예에 불과하므로 제11(a)도에 대하여 먼저 설명하기로 한다.
제11(a)도에 도시한 본 발명의 리이드 엔드 그리드 어레이 반도체 패키지(10)는, 서로 다른 길이를 갖는 다수의 그룹으로 이루어지는 다수의 리이드(2)와, 반도체 칩 탑재판(5)상에 접착 테이프나 에폭시 수지등과 같은 접착 수단(50)에 의하여 실장되는 반도체 칩(20)과, 반도체 칩(20) 상면의 소정 개소에 위치하는 본드 패드(도시하지 않음)와 리이드(2)의 비절곡부 상면을 상방에서 전기적으로 접속시키는 전기적 접속 수단인 본드 와이어(30)와, 반도체 칩(20)과 본드 와이어(30)및 리이드(2)를 외부 환경으로 부터 보호하기 위한 수지 봉지재를 몰딩 형성시켜 이루어지며 입출력 단자로서 사용되는 리이드 엔드(4)가 반도체 칩 실장 영역 하부의 동일 평면상에 교호적인 그리드 어레이를 이루며 노출되도록 형성되는 플라스틱 봉지부(40)로 구성된다.
여기서, 동일 평면상의 방향 전환 리이드부를 갖는 리이드(2)(제11(a)도 상에서 리이드 전면이 전방을 향하고 있다)와 이를 갖지 않는 리이드(2)(제9(a)도 상에서 리이드 측면이 전방을 향하고 있다)는 상호 교호적으로 어레이된다(제5(a)도 및 제5(b)도 참조). 또한, 본 발명의 리이드 엔드 그리드 어레이 반도체 패키지(10)에 있어서는, 제5(a)도에 도시한 바와 같이, 타이바(6)에 의해 지지되는 반도체 칩 탑재판(5)을 형성시킬 수도 있으나 이는 선택적이다. 한편, 제11(a)도에서 점선으로 표시한 리이드(2)는 절단면에 인접한 후방의 리이드(2)를 도시한 것이다.
다수의 리이드(2)와 반도체 칩 탑재판(5)은 본 발명의 바람직한 제4구체예에 따른 그리드 어레이형 리이드 프레임(1b)을 이용한 것으로서, 다수의 리이드(2)는 6개의 서로 다른 길이를 갖는 그룹으로 이루어지고, 각각 제1절곡부(3)에 의해 하방으로 직각 절곡되어 다른 평면상으로의 방향 전환 리이드부(2a)를 형성하며, 이 방향 전환 리이드부(2a)는 다시 절곡부(3a)에 의해 직각으로 절곡되어 반도체 패키지(10)의 저면과 동일 평면상으로 연장되는 확장된 리이드 엔드(4)를 형성하고, 동일 평면상의 방향 전환 리이드부(도면상에는 나타나 있지 않음)는 선택된 리이드(2)에만 형성된다. 이러한 본 발명의 바람직한 제2구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10)에 있어서는, 6개 그룹의 다수의 리이드(2)에 형성되는 제1절곡부(3)및 제2절곡부(3a)의 위치가 그룹 상호간에 상이하며, 그 구체적인 절곡및 배열 형태에 대해서는 제5(a)도 및 제5(b)도를 참조하기 바란다.
리이드(2) 수와 동일한 수효의 입출력 단자로서 사용되는 리이드 엔드(4)는 본 발명에 따른 반도체 패키지(10)의 저면, 즉 플라스틱 봉지부(40)의 저면에 노출된 상태로 전체적 또는 부분적으로 교호적인 그리드 어레이를 이루게 되며, 이러한 그리드 어레이는 반도체 칩(20) 실장 영역에 대응하는 패키지 저면 영역내에 위치한다. 따라서, 패키지 치수의 반도체 칩 치수화, 즉 패키지의 칩 스케일화가 가능하게 된다. 제11(a)도에 있어서는, 플라스틱 패키지(10)의 치수가 반도체 칩(20)의 치수 보다 상당히 크게 도시되어 있으나 이는 작도상의 편의를 위한 것 뿐으로서, 통상의 쿼드 플랫 반도체 패키지나 볼 그리드 어레이 타입의 반도체 패키지에 있어서의 패키지와 반도체 칩 사이의 상당한 치수 차이에 비하여, 그 치수 차이는 대단히 작다는 점을 주목할 필요가 있다.
제11(b)도 및 제11(c)도에 도시한 리이드 엔드 그리드 어레이 반도체 패키지(10') 및 (10″)의 기본 구성은 제11(a)도의 반도체 패키지(10)의 구성과 실질적으로 동일하며, 제11(b)도의 경우에 있어서는 반도체 칩 탑재판이 존재하지 않으며, 본드 패드(도시하지 않음)가 반도체 칩(20)의 저면에 위치하고, 이 본드 패드와 리이드(2)의 비절곡부 저면을 하방에서 전기적으로 접속시키는 본드 와이어(30)가 리이드(2)의 저면에 본딩되는 점에 있어서만 다를 뿐이고, 제11(c)도의 경우에 있어서는 본드 패드(도시하지 않음)가 반도체 칩(20)의 저면에 위치하고, 이 본드 패드와 리이드(2)가 범프(Bump)나 솔더 조인트(Solder Joint)(31)에 의해 전기적으로 접속되는 점에 있어서만 제11(a)도와 다르다.
본 발명의 바람직한 제2구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10),(10'),(10″)에 있어서는, 패키지(10),(10'),(10″)를 마더 보드(도시하지 않음)에 실장시, 입출력 단자로서 사용되는 리이드 엔드(4)의 용이한 접속및 반도체 칩(20) 작동시 발생되는 열의 효율적인 방출을 가능케 하기 위하여 리이드 엔드(4)를 넓은 면적을 갖는 평판상의 확장부로 형성하고 있다.
제12도는 제6(a)도, 제6(b)도의 그리드 어레이형 리이드 프레임(1c)을 이용한 본 발명의 바람직한 제3구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10a)의 개략 측단면도로서, 리이드(2)의 연장선상에 형성되는 제1절곡부(3)에 의하여 다른 평면상으로의 방향 전환 리이드부(2a)가 Z축 방향으로 직각으로 하향 절곡되는 제11(a)도에 나타낸 제2구체예의 경우와는 달리, 다른 평면상으로의 방향 전환 리이드부(2a)가 하향 경사되어 연장되는 점을 제외하고는, 그 기본 구성이 제2구체예에 따른 본 발명의 반도체 패키지(10)와 실질적으로 동일하다. 또한, 제11(b)도 및 제11(c)도에 나타낸 바와 같은, 반도체 칩(20)과 리이드(2)간의 전기적 접속을 위한 접속 위치의 변형 또는 범프와 같은 접속 수단의 선택이 마찬가지로 적용될 수 있음은 물론이다.
제13도는 제5(a)도, 제5(b)도의 변형된 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제4구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10b)의 개략 측단면도로서, 그 기본 구성은 리이드(2)의 절곡 형상에 있어서의 약간의 차이를 제외하고는, 제11(a)도 및 제12도의 경우와 실질적으로 동일하므로 그 차이점에 대해서만 설명하기로 한다.
제13도에 있어서, 동일 평면상의 방향 전환 리이드부(도면상에는 나타나 있지 않으며, 제5(a)도 및 제5(b)도 참조)를 갖는 리이드(2)(도면상에서 리이드 전면이 전방을 향하고 있다)와 동일 평면상의 방향 전환 리이드부를 갖지 않는 리이드(2)(도면상에서 리이드 측면이 전방을 향하고 있다)는 상호 교호적으로 어레이된다.
동일 평면상의 방향 전환 리이드부를 갖지 않은 리이드(2)는 제1절곡부(3)에 의하여 직각으로 Z축 방향(도면상의 상하 방향)으로 하향 절곡된 다른 평면상으로의 방향 전환 리이드부(2a)및, 제2절곡부(3a)에 의해 직각으로 X축 방향(도면상의 좌우 방향)으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2b)와, 제3절곡부(3b)에 의하여 직각으로 다시 Z축 방향으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2c)및, 제4절곡부(3c)에 의하여 직각으로 다시 X축 방향으로 절곡된 리이드 엔드(4)를 가지며, 리이드 엔드(4)는 너비가 확대된 평판상으로 형성된다. 따라서, 리이드(2)의 전체적인 형상은 계단상으로 형성된다.
한편, Y축 방향(도면상에서 지면의 전후 방향)으로 직각으로 방향 전환된 동일 평면상의 방향 전환 리이드부를 갖는 리이드(2)(제5(a)도 및 제5(b)도 참조)는 제1절곡부(3)에 의하여 직각으로 Z축 방향으로 하향 절곡된 다른 평면상으로의 방향 전환 리이드부(2a)및, 제2절곡부(3a)에 의해 직각으로 Y축 방향으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2b)와, 제3절곡부(3b)에 의하여 직각으로 다시 Z축 방향으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2c)및, 제4절곡부(3c)에 의하여 직각으로 다시 Y축 방향으로 절곡되어 확장된 리이드 엔드(4)를 가지며, 리이드(2)의 전체적인 형상은 계단상으로 형성된다.
제14도는 제7(a)도, 제7(b)도의 변형된 그리드 어레이형 리이드 프레임을 이용한 본 발명의 바람직한 제5구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10c)의 개략 측단면도로서, 그 기본 구성은 리이드(2)의 절곡 형상에 있어서의 약간의 차이를 제외하고는, 제13도의 경우와 실질적으로 동일하므로 그 차이점에 대해서만 설명하기로 한다.
제14도에 있어서도, 동일 평면상의 방향 전환 리이드부(도면상에는 나타나 있지 않으며, 제7(a)도 및 제7(b)도 참조)를 갖는 리이드(2)(도면상에서 리이드 전면이 전방을 향하고 있다)와 이를 갖지 않는 리이드(2)(도면상에서 리이드 측면이 전방을 향하고 있다)는 상호 교호적으로 어레이된다.
동일 평면상의 방향 전환 리이드부를 갖지 않는 리이드(2)는, 제13도의 경우와 비교하여, 제4절곡부(3c)가 존재하지 않으므로 제3절곡부(3b)에 의하여 리이드 엔드(4)가 형성되며, 리이드 엔드(4)가 원래의 리이드 너비를 갖는 점을 제외하고는 동일하다.
또한, 동일 평면상의 방향 전환 리이드부를 갖는 리이드(2)는, 제13도의 경우와 비교하여, 한번 더 절곡되어 있는 점에서 상위하다. 즉, Y축 방향(도면에서 지면의 전후 방향)으로 직각으로 방향 전환된 동일 평면상의 방향 전환 리이드부(도면상에는 나타나 있지 않으며, 제7(a)도 및 제7(b)도 참조)를 갖는 리이드(2)는 제1절곡부(3)에 의하여 직각으로 Z축 방향(도면의 상하 방향)으로 하향 절곡된 다른 평면상으로의 방향 전환 리이드부(2a)및, 제2절곡부(3a)에 의해 직각으로 Y축 방향으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2b)와, 제3절곡부(3b)에 의하여 직각으로 다시 Z축 방향으로 하향 절곡된 다른 평면상으로의 방향 전환 리이드부(2c)와, 제4절곡부(3c)(도면상에는 나타나 있지 않음)에 의하여 직각으로 다시 Y축 방향으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2d)(도면상에는 나타나지 않음)및, 제5절곡부(3d)에 의하여 다시 Z축 방향으로 직각으로 하향 절곡되어 원래의 리이드 너비를 갖는 리이드 엔드(4)가 형성된다.
따라서, 교호적으로 어레이 되는 동일 평면상의 방향 전환 리이드부를 갖거나 갖지 않는 리이드(2) 상호간의 절곡 횟수는 상이하다.
또한, 제14도에 나타낸 바와 같은 본 발명의 바람직한 제5구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10c)에 있어서는, 전체적 또는 부분적으로 교호적인 그리드 어레이를 이루는 다수의 리이드 엔드(4)가 플라스틱 봉지부(40)의 저면으로 부터 외부로 돌출되어 있다.
제15도는 본 발명의 바람직한 제6구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10d)의 개략 측단면도로서, 그 기본 구성은 제13도의 반도체 패키지(10b)와 실질적으로 동일한 구성이며, 리이드 엔드(4)가 리이드(2)의 두께 만큼 패키지(10d)의 저면으로 부터 돌출되어 그리드 어레이를 이루는 점만이 유일한 차이점이므로 더 이상의 설명은 생략하기로 한다.
제16도는 본 발명의 바람직한 제7구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10e)의 개략 측단면도로서, 그 기본 구성은 제13도의 반도체 패키지(10b)와 실질적으로 동일한 구성이며, 패키지(10d)의 저면에 그리드 어레이를 이루며 노출되어 있는 다수의 리이드 엔드(4)의 노출면에 솔더볼(60)을 융착시켜 입출력 단자로서 사용하는 점만이 유일한 차이점이므로 더 이상의 설명은 생략하기로 한다.
제17도는 제8(a)도, 제8(b)도의 그리드 어레이형 리이드 프레임(1f)을 이용한 본 발명의 바람직한 제8구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10f)의 개략 측단면도로서, 그 기본 구성은 리이드(2)의 절곡 형상에 있어서의 차이를 제외하고는, 앞서 설명한 본 발명의 구체예와 실질적으로 동일하므로 그 차이점에 대해서만 설명하기로 한다.
X축 및 Z축 방향으로만 절곡되는 리이드(2)(도면상에서 좌우 양측부의 전체가 실선으로 도시된 리이드)는, 리이드(2)의 연장선상의 제1절곡부(3)에 의하여 직각으로 Z축 방향으로 하향 절곡된 다른 평면상으로의 방향 전환 리이드부(2a)와, 제2절곡부(3a)에 의하여 X축 방향으로 직각으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2b)와, 제3절곡부(3b)에 의하여 Z축 방향으로 직각으로 상향 절곡된 다른 평면상으로의 방향 전환 리이드부(2c)와, 제4절곡부(3c)에 의하여 X축 방향으로 직각으로 절곡된 다른 평면상으로의 방향 전환 리이드부(2d)와, 제5절곡부(3d)에 의하여 Z축 방향으로 직각으로 하향 절곡된 리이드 엔드(4)를 갖는다. 따라서, 전체적인 리이드(2)의 형상은 누운 S 자 형상이다.
한편, X축, Y축 및 Z축 방향 모두로 절곡되는 리이드(2)(도면상에서 점선으로 일부만 도시된 리이드)는, 다른 평면상으로의 방향 전환 리이드부(2a)가 리이드(2)의 초기 연장선상에 직각인 방향으로 형성되는 제1절곡부(3)(제8(b)도 참조)에 의하여 직각으로 Z축 방향으로 하향 절곡되며, 다른 평면상으로의 방향 전환 리이드부(2b)및 (2d)가 Y축 방향(도면상에서는 지면의 전후 방향)으로 위치하는 점을 제외하고는, X축 및 Z축 방향으로만 절곡되는 리이드(2)의 경우와 동일하다(제8(a)도 및 제8(b)도 참조).
본 발명의 제8구체예에 의한 반도체 패키지(10f)의 리이드(2)에 있어서는, 리이드 엔드(4) 뿐만 아니라 다른 평면상으로의 방향 전환 리이드부(2b)도 플라스틱 봉지부(40)의 저면에 노출되어 그리드 어레이를 이루므로, 하나의 시그널 전달용 또는 파워나 그라운드용 리이드(2)를 2 핀 또는 그 이상으로 다편화시키는 것도 가능하며, 또는 이와는 달리, 플라스틱 봉지부(40)의 저면에 노출되어 있는 다른 평면상으로의 방향 전환 리이드부(2b) 또는 리이드 엔드(4)중 어느 하나는 시그널 전달용으로, 다른 어느 하나는 열방출용으로 사용할 수도 있다.
위에서 설명한 2 가지 서로 다른 길이를 갖는 상이한 타입의 리이드(2)는 상호간에 전체적 또는 부분적으로 교호하여 그리드 어레이를 이룬다. 그 외, 더욱 구체적인 사항은 전술한 제8(a)도, 제8(b)도에 대한 설명을 참조하기 바란다.
제13도 내지 제17도에 나타낸 본 발명의 패키지(10b~10f)에 있어서도, 제11(b)도 및 제11(c)도에 나타낸 바와 같은, 반도체 칩(20)과 리이드(2)간의 전기적 접속을 위한 접속 위치의 변형 또는 범프와 같은 접속 수단의 선택이 마찬가지로 적용될 수 있음은 물론이다.
제18도는 반도체 칩 탑재판을 생략한 변형된 제5(a)도, 제5(b)도의 그리드 어레이형 리이드 프레임(1b)을 이용한 본 발명의 바람직한 제9구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10g)의 개략 측단면도로서, 그 기본 구성은 전술한 본 발명의 바람직한 구체예들과 실질상 동일하므로 다른 부분에 대해서만 설명하기로 한다.
반도체 칩(20)의 저면 중앙 부분에는 신호 인입출용 본드 패드(25)가 정렬되어 있으며, 이 본드 패드(25)와 리이드(2)는 본드 와이어(30)에 의하여 전기적으로 접속되어 있다.
본 발명의 바람직한 제9구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10g)에 이용되는 그리드 어레이형 리이드 프레임은, 제5(b)도의 리이드 프레임(1b)과 대체로 유사하나, 타이바(6)및 이에 의해 지지되는 반도체 칩 탑재판(5)은 존재하지 않으며, 동일 평면상의 방향 전환 리이드부가 존재하지 않는 리이드(2)(도면상에서 리이드의 측면만이 도시된 리이드)는 반도체 패키지(10f)의 하부 중앙부에 위치하며, 동일 평면상의 방향 전환 리이드부가 존재하는 리이드(2)(도면상에서 리이드의 전면이 도시된 리이드)는 반도체 패키지(10f)의 하부 외곽부에 위치하고 4 회 절곡되어 계단상으로 형성되는 점에서 제5(b)도의 리이드 프레임(1b)과는 차이가 있다.
본 발명의 제9구체예에 의한 리이드 엔드 그리드 어레이 반도체 패키지(10g)에 있어서 주목하여야 할 점은, 제18도에 도시한 바와 같이, 플라스틱 봉지부(40)가 반도체 칩(20)의 상부및 측부에는 형성되지 않고 그 하부에만 형성되며, 따라서, 반도체 패키지(10g)의 면적은 반도체 칩(20)의 면적과 완전히 동일하게 되어 반도체 패키지 면적의 최소화가 가능하게 된다.
이와 같은 본 발명의 바람직한 제9구체예에 의한 반도체 칩과 동일 면적의 리이드 엔드 그리드 어레이 반도체 패키지(10g)에 대하여, 전술한 본 발명의 제1 내지 제8구체예를 포함한 본 발명의 영역에 포함되는 다양한 유형의 그리드 어레이형 리이드 프레임을 적용할 수 있음은 물론이며, 전기적 접속 수단으로서 본드 와이어(30)를 사용하는 대신에 범프나 솔더 조인트를 사용할 수도 있고, 이들 또한 본 발명의 영역에 포함되는 것이다.
제19도는 반도체 칩 탑재판을 생략한 변형된 제5(a)도, 제5(b)도의 그리드 어레이형 리이드 프레임(1b)을 이용한 본 발명의 바람직한 제10구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10h)의 개략 측단면도로서, 그 기본 구성은 제11(c)도와 실질적으로 동일하며, 단지 플라스틱 봉지부(40)가 반도체 칩(20)의 상면을 제외한 측부와 하부만을 봉지시켜 반도체 칩(20) 상면이 외부로 노출되어 있는 점에서만 차이가 있으며, 이러한 구성의 채택에 의하여 반도체 칩(20) 작동시 발생되는 열의 방출을 효율화 할 수 있다.
이러한 반도체 칩(20) 상면을 패키지의 상면에 노출시킨 리이드 엔드 그리드 어레이 반도체 패키지(10h)에 대하여, 전술한 본 발명의 제1 내지 제8구체예를 포함한 본 발명의 영역에 포함되는 다양한 유형의 그리드 어레이형 리이드 프레임을 적용할 수 있음은 물론이며, 전기적 접속 수단으로서 범프나 솔더 조인트(31)를 사용하는 대신에 본드 와이어를 사용할 수도 있고, 이들 또한 본 발명의 영역에 포함되는 것이다.
또한, 반도체 칩 탑재판(5)을 형성시키거나 형성시키지 않은 다양한 유형의 그리드 어레이형 리이드 프레임을 이용하는 것은 필요에 따른 선택적 사항에 불과하다.
제20도는 반도체 칩 탑재판을 생략한 변형된 제5(a)도, 제5(b)도의 그리드 어레이형 리이드 프레임(1b)을 이용한 본 발명의 바람직한 제11구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10i)의 개략 측단면도로서, 그 기본 구성은 제11(a)도, 제11(b)도 및, 제11(c)도의 반도체 패키지(10, 10', 10″)와 실질상 동일하므로 그 차이점에 대해서만 설명하기로 한다.
본 발명의 제11구체예에 따른 반도체 패키지(10i)에 있어서는, 그리드 어레이형 리이드 프레임상에 반도체 칩(20)이 실장되고, 다시 실장된 반도체 칩(20)상에 제2반도체 칩(21)이 실장된다. 반도체 칩(20)의 저면에 형성되는 본드 패드(도시하지 않음)는 범프나 솔더 죠인트(31)에 의해 소정의 리이드(2)와 전기적으로 접속되며 제2반도체 칩(21)의 상면에 형성되는 본드 패드(도시하지 않음)는 소정의 리이드(2)와 본드 와이어(30)에 의해 전기적으로 접속되므로, 반도체 패키지(10i)의 성능을 배가시킬 수 있다. 필요에 따라서는, 적어도 2 개 이상의 반도체 칩(20)을 차례로 적층시킨 구성의 패키지로 형성시킬 수도 있으며, 이 또한 본 발명의 영역에 포함되는 것이다.
또한, 반도체 패키지(10i)를 마더 보드(도시하지 않음)상에 실장시 견고성및 안정성을 향상시키고 반도체 칩(20, 21) 작동시의 열 방출 효율을 향상시키기 위하여, 리이드 엔드(4) 반대쪽의 리이드(2) 타단(他端)은 플라스틱 봉지부(40) 영역 외부로 연장되고 그 단부는 절곡되어 갈매기 날개 형상으로 형성될 수 있다. 또한, 이러한 갈매기 날개 형상외에 J 자 형상으로 리이드(2) 단부를 절곡시키는 것도 가능하며, 이러한 절곡부 내측에 크거나 작은 직경의 솔더볼을 융착시켜 두는 것도 가능하다. 이외에도, 플라스틱 봉지부(40) 외부로 연장되는 리이드(2) 타단의 절곡 형상을 필요에 따른 다양한 형상으로 할 수 있음은 물론이며 이는 선택적 사항에 불과하다.
본 발명의 제11구체예에 따른 반도체 패키지(10i)에 있어서도, 전술한 본 발명의 제1 내지 제8구체예를 포함한 본 발명의 영역에 포함되는 다양한 유형의 그리드 어레이형 리이드 프레임을 적용할 수 있음은 물론이며, 이 또한 본 발명의 영역에 포함되는 것이다.
제21도는 반도체 칩 탑재판을 생략한 변형된 제5(a)도, 제5(b)도의 그리드 어레이형 리이드 프레임(1b)을 이용한 본 발명의 바람직한 제12구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10j)의 개략 측단면도로서, 그 기본 구성은 제11(a)도의 반도체 패키지(10)와 실질상 동일하므로 그 차이점에 대해서만 설명하기로 한다.
본 발명의 바람직한 제12구체예에 따른 리이드 엔드 그리드 어레이 반도체 패키지(10j)에 있어서는 반도체 칩(20) 저면의 시그널 인입출용 본드 패드(도시하지 않음)가 범프 또는 솔더 죠인트(31)에 의해 리이드(2)와 전기적으로 접속되며, 반도체 칩(20) 상면에는 방열판(70)이 장착되고 방열판(70)의 상면은 높은 열 방출 효율을 나타낼 수 있도록 반도체 패키지(10j)의 외부로 노출되어 있다.
본 발명의 제12구체예에 따른 반도체 패키지(10i)에 있어서도, 전술한 본 발명의 제1 내지 제8구체예를 포함한 본 발명의 영역에 포함되는 다양한 유형의 그리드 어레이형 리이드 프레임을 적용할 수 있으며, 이 또한 본 발명의 영역에 포함되는 것임은 물론이다.
본 발명의 제1 내지 제12구체예의 리이드 엔드 그리드 어레이 반도체 패키지(10α, 10β, 10, 10', 10″, 10~10j)에 있어서, 본드 와이어나 범프 등과 같은 전기적 접속 수단에 의하여 반도체 칩의 시그널 인입출용 본드 패드와 본딩되는 리이드 부분에는 은 또는 백금으로 도금하여 전기 저항을 최소화하는 것이 바람직하며, 마더 보드에 실장시 신호 인입출용 핀으로서 사용되는 리이드 엔드 표면은 백금 또는 팔라듐으로 도금하는 것이 상기한 바와 같은 이유및 높은 접속 강도를 나타낼 수 있으므로 바람직하다.
상술한 바와 같이, 본 발명의 바람직한 제1 내지 제7구체예및 이와 유사한 다양한 변형예에 따른, 적어도 하나 이상의 절곡부에 의한 다른 평면상으로의 방향 전환부 및/또는 동일 평면상으로의 방향 전환부가 형성된 미리 설정된 수효의 서로 다른 길이를 갖는 리이드들을 가지며, 리이드 엔드들이 반도체 칩 실장 영역에 대응하는 일정한 하부 영역내의 동일 평면상에 그리드 어레이(Grid Array)를 이루는 그리드 어레이형 리이드 프레임을 이용한, 본 발명의 바람직한 제1 내지 제12구체예및 이와 유사한 다양한 유형의 리이드 엔드 그리드 어레이 반도체 패키지는, 리이드 엔드가 반도체 칩 실장 영역 하부의 플라스틱 봉지부 저면에 노출되게 그리드 어레이를 이루므로 패키지 면적을 반도체 칩 면적과 동일하게 하거나 또는 그에 준하는 정도로 소형화할 수 있는 동시에, 단위 면적당 입출력 단자로서 사용되는 노출 리이드 엔드 수의 증가를 가능케 하면서도 인접한 노출 리이드 엔드 상호간의 간격을 증대시킬 수 있고, 리이드 엔드가 부분적 또는 전체적으로 교호하는 형태의 그리드 어레이형 리이드 프레임을 이용하는 것에 의하여 인접한 노출 리이드 엔드 상호간의 간격을 더욱 증대시킬 수가 있으며, 이에 의하여 리이드 상호간의 근접으로 인한 신호 간섭 현상에 따른 노이즈 발생을 감소시킬 수가 있으므로 원활한 신호 전송에 의한 신호 전송 속도의 고속화를 이룰 수가 있고, 또한 볼 그리드 어레이 반도체 패키지에 사용되는 바와 같은 고가인 회로 기판의 사용을 피할 수 있음과 아울러, 본 발명에 따른 그리드 어레이형 리이드 프레임의 제조는 비교적 간단히 이루어질 수 있으므로 경제성이 높은 동시에, 패키지 제조시의 공정 효율성도 향상시킬 수가 있는 신규 유용한 발명인 것이다.
지금까지 본 발명에 관하여 상세히 설명하였으나, 당해 기술 분야에서 통상의 지식을 가진 자에 있어서는 본 발명의 바람직한 구체예들 각각에 나타난 특징부들을 본 발명의 영역을 일탈하는 일 없이 적절히 조합하거나 변형, 수정하는 것은 용이한 일이며, 이러한 조합, 변형및 수정도 리이드 엔드가 그리드 어레이를 이루는 한 본 발명의 영역에 포함되는 것임을 이해하여야만 할 것이다.

Claims (32)

  1. 사이드 레일(Side Rail)과, 상기 사이드 레일에 의해 지지되고, 서로 다른 길이를 갖는 적어도 둘 이상의 그룹으로 이루어지는 다수의 리이드를 가지며, 상기한 다수의 리이드 각각에 적어도 하나 이상의 절곡부에 의한 적어도 하나 이상의 다른 평면상으로의 방향 전환 리이드부가 형성되고, 상기한 다수의 리이드의 일단을 이루는 다수의 리이드 엔드(End)가 반도체 칩 실장 영역에 대응하는 일정한 하부 영역내의 동일 평면상에 부분적 또는 전체적으로 상호 교호적인 적어도 3 이상의 횡렬및 종렬의 그리드 어레이(Grid Array)를 이루는 그리드 어레이형 리이드 프레임.
  2. 제1항에 있어서, 상기한 서로 다른 길이를 갖는 적어도 둘 이상의 그룹중 적어도 하나 이상의 그룹의 리이드 각각에 적어도 하나 이상의 동일 평면상의 방향 전환 리이드부가 형성되는 그리드 어레이형 리이드 프레임.
  3. 제2항에 있어서, 서로 다른 길이를 갖는 다수의 리이드 그룹에서 각 그룹내의 리이드에 형성되는 절곡부의 수 및 동일 평면상의 방향 전환 리이드부의 수가 전부 또는 부분적으로 동일하거나 또는, 전부 상이한 것중의 어느 하나인 그리드 어레이형 리이드 프레임.
  4. 제1항 또는 제2항에 있어서, 상기한 다수의 리이드중 적어도 2 이상의 인접하는 리이드를 상호 연결하는 리이드 접속부가 또한 형성되어 있는 그리드 어레이형 리이드 프레임.
  5. 제2항에 있어서, 상기한 다수의 모든 리이드가 X축및 Z축의 2 방향, 또는 Y축및 Z축의 2 방향, 또는 X축및 Y축과 Z축의 3 방향중 어느 하나의 선택에 의한 위치 변경을 하면서 연장되고, 동일 평면상의 방향 전환 리이드부가 XY축 방향 전환, X축 방향 전환 또는, Y축 방향 전환중 적어도 어느 하나에 의한 방향 전환을 하는 그리드 어레이형 리이드 프레임.
  6. 제1항 또는 제2항에 있어서, 상기한 리이드 엔드가 리이드의 너비 보다 확장된 형태로 형성되는 그리드 어레이형 리이드 프레임.
  7. 제6항에 있어서, 상기한 리이드 엔드의 저면에 입출력 단자로서 사용되는 리이드 엔드 돌출부가 형성되며, 상기한 리이드 엔드가 리이드 진행 방향쪽의 1 측면을 포함하는 적어도 1측면에 리이드 엔드 팁을 갖는 그리드 어레이형 리이드 프레임.
  8. 제1항 또는 제2항에 있어서, 상기한 리이드들 사이에 타이바가 더 존재하고 상기한 타이바에 의하여 지지되는 적어도 하나 이상의 반도체 칩 탑재판을 갖는 그리드 어레이형 리이드 프레임.
  9. 제8항에 있어서, 타이바가 절곡부를 가지며, 반도체 칩 탑재판의 저면에 원통상의 방열용 돌출부가 형성되는 그리드 어레이형 리이드 프레임.
  10. 제1항 또는 제2항에 있어서, 리이드 프레임의 적어도 하나의 모서리에 액상 수지 봉지재를 안내 유도하기 위한 가이드가 형성되는 그리드 어레이형 리이드 프레임.
  11. 다수의 본드 패드를 갖는 일면과 그에 대향하는 이면을 갖는 반도체 칩과; 입출력 단자로서 사용되는 다수의 리이드와; 반도체 칩에 형성된 본드 패드와 리이드들을 전기적으로 접속시키기 위한 전기적 접속 수단과; 반도체 칩과 전기적 접속 수단및 리이드들을 외부 환경으로 부터 보호하기 위한 수지 봉지재로 몰딩 형성되는 플라스틱 봉지부를 포함하며, 상기한 다수의 리이드들이 서로 다른 길이를 갖는 적어도 둘 이상의 리이드 그룹으로 이루어지고, 각 그룹의 각각의 리이드에 적어도 하나 이상의 절곡부에 의한 적어도 하나 이상의 다른 평면상으로의 방향 전환 리이드부가 형성되어, 상기한 다수의 리이드의 일단을 이루는 리이드 엔드들이 반도체 칩 실장 영역에 대응하는 상기한 플라스틱 봉지부 저면 영역내에서 외부로 노출되어, 부분적 또는 전체적으로 상호 교호적인 적어도 3 이상의 횡렬및 종렬의 그리드 어레이(Grid Array)를 이루는, 리이드 엔드 그리드 어레이(Lead End Grid Array) 반도체 패키지.
  12. 제11항에 있어서, 상기한 서로 다른 길이를 갖는 적어도 둘 이상의 그룹중 적어도 하나 이상의 그룹의 리이드 각각에 적어도 하나 이상의 동일 평면상의 방향 전환 리이드부가 형성되는 리이드 엔드 그리드 어레이 반도체 패키지.
  13. 제12항에 있어서, 서로 다른 길이를 갖는 다수의 리이드 그룹에서 각 그룹내의 리이드에 형성되는 절곡부의 수 및 동일 평면상의 방향 전환 리이드부의 수가 전부 또는 부분적으로 동일하거나 또는, 전부 상이한 것중의 어느 하나인 리이드 엔드 그리드 어레이 반도체 패키지.
  14. 제1항 또는 제2항에 있어서, 상기한 다수의 리이드중 적어도 2 이상의 인접하는 리이드를 상호 연결하는 리이드 접속부가 또한 형성되어 있는 리이드 엔드 그리드 어레이 반도체 패키지.
  15. 제12항에 있어서, 상기한 다수의 모든 리이드가 X축및 Z축의 2 방향, 또는 Y축및 Z축의 2 방향, 또는 X축및 Y축과 Z축의 3 방향중 어느 하나의 선택에 의한 위치 변경을 하면서 연장되고, 동일 평면상의 방향 전환 리이드부가 XY축 방향 전환, X축 방향 전환 또는, Y축 방향 전환중 적어도 어느 하나에 의한 방향 전환을 하는 리이드 엔드 그리드 어레이 반도체 패키지.
  16. 제11항 또는 제12항에 있어서, 상기한 리이드 엔드가 리이드의 너비보다 확장된 형태로 형성되는 리이드 엔드 그리드 어레이 반도체 패키지.
  17. 제16항에 있어서, 상기한 리이드 엔드의 저면에 입출력 단자로서 사용되는 리이드 엔드 돌출부가 형성되며, 상기한 리이드 엔드가 리이드 진행 방향쪽의 1 측면을 포함하는 적어도 1측면에 리이드 엔드 팁을 갖는 리이드 엔드 그리드 어레이 반도체 패키지.
  18. 제11항 또는 제12항에 있어서, 상기한 리이드들 사이에 타이바가 더 존재하고 상기한 타이바에 의하여 지지되는 적어도 하나 이상의 반도체 칩 탑재판을 갖는 리이드 엔드 그리드 어레이 반도체 패키지.
  19. 제18항에 있어서, 타이바가 절곡부를 가지며, 반도체 칩 탑재판의 저면에 원통상의 방열용 돌출부가 형성되는 리이드 엔드 그리드 어레이 반도체 패키지.
  20. 제11항에 있어서, 플라스틱 봉지부가 반도체 칩의 상하부및 4 측면 모두를 봉지하는 리이드 엔드 그리드 어레이 반도체 패키지.
  21. 제11항에 있어서, 반도체 칩의 저면 중앙부에 시그널 인입출용 본드 패드가 정렬되어 있고, 상기한 본드 패드와 리이드의 비절곡부 저면이 본드 와이어에 의해 하방에서 전기적으로 접속되어 있으며, 플라스틱 봉지부가 반도체 칩의 하부만을 봉지하여 패키지 면적이 반도체 칩의 면적과 동일한 리이드 엔드 그리드 어레이 반도체 패키지.
  22. 제11항에 있어서, 플라스틱 봉지부가 반도체 칩의 하부및 4 측면만을 봉지하여 반도체 칩의 상면이 외부로 노출되어 있는 리이드 엔드 그리드 어레이 반도체 패키지.
  23. 제11항에 있어서, 본드 패드가 저면에 형성되는 반도체 칩의 상면에 방열판이 부착되고 상기 방열판의 상면이 외부로 노출되어 있는 리이드 엔드 그리드 어레이 반도체 패키지.
  24. 제11항에 있어서, 리이드상에 실장되는 반도체 칩의 본드 패드가 형성되어 있지 않은 상면에 적어도 하나의 반도체 칩이 적층되며, 최상층의 반도체 칩 상면의 본드 패드와 리이드는 본드 와이어에 의해 전기적으로 접속되고 최하층의 반도체 칩 저면의 본드 패드와 리이드는 범프 또는 솔더 죠인트에 의하여 전기적으로 접속되는 리이드 엔드 그리드 어레이 반도체 패키지.
  25. 제11항에 있어서, 리이드 엔드 반대편의 리이드 일단이 패키지 외부로 연장되어 갈매기 날개 형상 또는 J 자 형상으로 절곡되는 리이드 엔드 그리드 어레이 반도체 패키지.
  26. 제20항 내지 제25항중 어느 한 항에 있어서, 리이드 엔드의 노출면이 백금 또는 팔라듐으로 도금되는 리이드 엔드 그리드 어레이 반도체 패키지.
  27. 제20항 또는 제25항에 있어서, 전기적 접속 수단이 반도체 칩 상면에 형성된 본드 패드와 리이드의 비절곡부 상면을 상방에서 접속시키는 본드 와이어인 리이드 엔드 그리드 어레이 반도체 패키지.
  28. 제20항 또는 제22항 또는 제23항에 있어서, 전기적 접속 수단이 반도체 칩 저면에 형성된 본드 패드와 리이드의 비절곡부 저면을 하방에서 접속시키는 본드 와이어인 리이드 엔드 그리드 어레이 반도체 패키지.
  29. 제20항 또는 제22항 또는 제23항에 있어서, 전기적 접속 수단이 반도체 칩의 본드 패드와 리이드의 비절곡부 상면을 접속시키는 범프 또는 솔더 죠인트인 리이드 엔드 그리드 어레이 반도체 패키지.
  30. 제20항 내지 제25항중 어느 한 항에 있어서, 전기적 접속을 위하여 본딩되는 리이드 영역이 은 또는 백금으로 도금되는 리이드 엔드 그리드 어레이 반도체 패키지.
  31. 제24항에 있어서, 리이드 엔드 반대편의 리이드 일단이 패키지 외부로 연장되어 갈매기 날개 형상 또는 J 자 형상으로 절곡되는 리이드 엔드 그리드 어레이 반도체 패키지.
  32. 제24항 또는 제25항에 있어서, 패키지 외부로 연장되어 절곡된 리이드 일단의 내측에 솔더볼이 융착되는 리이드 엔드 그리드 어레이 반도체 패키지.
KR1019970024409A 1996-06-21 1997-06-12 그리드 어레이형 리이드 프레임 및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지 KR100233863B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1019960022898 1996-06-21
KR19960022899 1996-06-21
KR1019960022897 1996-06-21
KR19960022897 1996-06-21
KR1019960022899 1996-06-21
KR19960022898 1996-06-21

Publications (1)

Publication Number Publication Date
KR100233863B1 true KR100233863B1 (ko) 1999-12-01

Family

ID=27349348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024409A KR100233863B1 (ko) 1996-06-21 1997-06-12 그리드 어레이형 리이드 프레임 및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지

Country Status (3)

Country Link
US (2) US5866939A (ko)
JP (1) JP3108717B2 (ko)
KR (1) KR100233863B1 (ko)

Families Citing this family (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
DE19626087C2 (de) * 1996-06-28 1998-06-10 Siemens Ag Integrierte Halbleiterschaltung mit Leiterrahmen und Gehäuse
US6064114A (en) 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
US6329705B1 (en) 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6031282A (en) * 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6310390B1 (en) 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
WO2000065647A1 (en) 1999-04-22 2000-11-02 International Rectifier Corporation Chip scale package
KR200309906Y1 (ko) 1999-06-30 2003-04-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 리드프레임
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
KR100355794B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100379089B1 (ko) * 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100355795B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100364978B1 (ko) 1999-10-15 2002-12-16 앰코 테크놀로지 코리아 주식회사 반도체패키지의 와이어 본딩용 클램프 및 히트블록
KR100355796B1 (ko) 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
KR100526844B1 (ko) 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR20010037252A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지 제조용 금형
KR20010056618A (ko) 1999-12-16 2001-07-04 프랑크 제이. 마르쿠치 반도체패키지
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037254A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6525406B1 (en) 1999-10-15 2003-02-25 Amkor Technology, Inc. Semiconductor device having increased moisture path and increased solder joint strength
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100426494B1 (ko) 1999-12-20 2004-04-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이것의 제조방법
DE19962175A1 (de) * 1999-12-22 2001-07-26 Infineon Technologies Ag Umdrahtungsfolie und Verfahren zum Herstellen einer derartigen Umdrahtungsfolie
KR20010058583A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지
WO2001059842A1 (en) 2000-02-10 2001-08-16 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
DE10014306B4 (de) * 2000-03-23 2005-12-22 Infineon Technologies Ag Systemträger für einen Halbleiterchip mit einem Leiterrahmen
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6576494B1 (en) 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
US6472731B2 (en) * 2000-12-04 2002-10-29 Semiconductor Components Industries Llc Solder clad lead frame for assembly of semiconductor devices and method
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6674156B1 (en) * 2001-02-09 2004-01-06 National Semiconductor Corporation Multiple row fine pitch leadless leadframe package with use of half-etch process
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
DE10134979A1 (de) * 2001-07-24 2002-10-17 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und Verfahren zu seiner Herstellung
SG120858A1 (en) * 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
US6613988B2 (en) * 2001-08-23 2003-09-02 Dirk Powers Circuit board system with raised interconnects of conductive circuit traces
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
CA2402055A1 (en) * 2001-09-10 2003-03-10 General Dynamics Information Systems, Inc. Method and apparatus to compliantly interconnect commercial-off-the-shelf chip scale packages and printed wiring boards
TW499743B (en) * 2001-09-13 2002-08-21 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package having a die carrier with leads extended downwardly
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
EP1470587A1 (en) * 2002-02-01 2004-10-27 Infineon Technologies AG A lead frame
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
CN100345296C (zh) * 2002-06-18 2007-10-24 矽品精密工业股份有限公司 具有向下延伸支脚的芯片承载件的多芯片半导体封装件
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US6927479B2 (en) * 2003-06-25 2005-08-09 St Assembly Test Services Ltd Method of manufacturing a semiconductor package for a die larger than a die pad
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
US7368810B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
JP2005123591A (ja) 2003-09-25 2005-05-12 Rohm Co Ltd 半導体装置及びこれを実装した電子機器
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7161232B1 (en) * 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
US7202112B2 (en) * 2004-10-22 2007-04-10 Tessera, Inc. Micro lead frame packages and methods of manufacturing the same
US7645640B2 (en) * 2004-11-15 2010-01-12 Stats Chippac Ltd. Integrated circuit package system with leadframe substrate
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
US20060202320A1 (en) * 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
US7498665B2 (en) * 2005-05-05 2009-03-03 Stats Chippac Ltd. Integrated circuit leadless package system
KR101146973B1 (ko) * 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
US8786165B2 (en) * 2005-09-16 2014-07-22 Tsmc Solid State Lighting Ltd. QFN/SON compatible package with SMT land pads
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
DE102006015222B4 (de) * 2006-03-30 2018-01-04 Robert Bosch Gmbh QFN-Gehäuse mit optimierter Anschlussflächengeometrie
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US20090009408A1 (en) * 2006-06-21 2009-01-08 Broadcom Corporation Integrated circuit with bonding wire antenna structure and methods for use therewith
US8207597B2 (en) * 2006-07-14 2012-06-26 Stats Chippac Ltd. Integrated circuit package system with flashless leads
US20080111219A1 (en) * 2006-11-14 2008-05-15 Gem Services, Inc. Package designs for vertical conduction die
US20080135991A1 (en) * 2006-12-12 2008-06-12 Gem Services, Inc. Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7517733B2 (en) * 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads
CN101308830A (zh) * 2007-05-18 2008-11-19 飞思卡尔半导体（中国）有限公司 用于半导体封装的引线框
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7915716B2 (en) * 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
JP5056327B2 (ja) * 2007-10-10 2012-10-24 日亜化学工業株式会社 発光装置
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US8957515B2 (en) * 2007-11-07 2015-02-17 Stats Chippac Ltd. Integrated circuit package system with array of external interconnects
US8110905B2 (en) * 2007-12-17 2012-02-07 Stats Chippac Ltd. Integrated circuit packaging system with leadframe interposer and method of manufacture thereof
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
TWI422058B (zh) * 2008-03-04 2014-01-01 Everlight Electronics Co Ltd 發光二極體封裝結構與其製造方法
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8022539B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Integrated circuit packaging system with increased connectivity and method of manufacture thereof
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
EP2248161B1 (en) * 2009-03-06 2019-05-01 Kaixin Inc. Leadless integrated circuit package having high density contacts
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8390103B2 (en) 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US9054098B2 (en) * 2011-08-30 2015-06-09 Stats Chippac Ltd. Integrated circuit packaging system with redistribution layer and method of manufacture thereof
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8877564B2 (en) * 2012-06-29 2014-11-04 Intersil Americas LLC Solder flow impeding feature on a lead frame
US8836092B2 (en) * 2012-10-29 2014-09-16 Freescale Semiconductor, Inc. Semiconductor device with thermal dissipation lead frame
JP6052734B2 (ja) * 2013-03-18 2016-12-27 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
KR102326069B1 (ko) * 2015-07-29 2021-11-12 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN107919339B (zh) * 2016-10-11 2022-08-09 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架
JP6941296B2 (ja) * 2017-09-20 2021-09-29 大日本印刷株式会社 リードフレームおよび半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지

Also Published As

Publication number Publication date
US6150709A (en) 2000-11-21
US5866939A (en) 1999-02-02
JP3108717B2 (ja) 2000-11-13
JPH1050922A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
KR100233863B1 (ko) 그리드 어레이형 리이드 프레임 및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지
US7339261B2 (en) Semiconductor device
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US7808084B1 (en) Semiconductor package with half-etched locking features
JP3209696B2 (ja) 電子部品の製造方法
US7663245B2 (en) Interposer and stacked chip package
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
JP4615282B2 (ja) 半導体パッケージの製造方法
US20120181677A1 (en) Semiconductor device package with two component lead frame
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
US6897549B2 (en) Frame for semiconductor package
US20060049508A1 (en) Semiconductor device, lead frame, and methods for manufacturing the same
CN112956005A (zh) 包含向内弯曲引线的集成电路封装
US20230411265A1 (en) Split semiconductor package
CN218585977U (zh) 一种48引脚7排7×7封装引线框架
US6794745B1 (en) Lead on chip type semiconductor package
CN115910974B (zh) 高密度半导体集成电路引线框架
JP2990645B2 (ja) 半導体集積回路用リードフレームおよび半導体集積回路
CN220710309U (zh) 一种toll封装引线框架
JP2879787B2 (ja) 高密度表面実装用半導体パッケージ及び半導体実装基板
JP5362658B2 (ja) 半導体装置
KR100440789B1 (ko) 반도체 패키지와 이것의 제조방법
JPH03104265A (ja) 半導体パッケージの製造方法
KR20010026018A (ko) 반도체 칩 패키지
KR20010018965A (ko) 멀티 칩 패키지 실장 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120911

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140904

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 18

EXPY Expiration of term