JP2006324602A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006324602A5 JP2006324602A5 JP2005148548A JP2005148548A JP2006324602A5 JP 2006324602 A5 JP2006324602 A5 JP 2006324602A5 JP 2005148548 A JP2005148548 A JP 2005148548A JP 2005148548 A JP2005148548 A JP 2005148548A JP 2006324602 A5 JP2006324602 A5 JP 2006324602A5
- Authority
- JP
- Japan
- Prior art keywords
- pitch
- electrodes
- semiconductor chip
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 59
- 238000004519 manufacturing process Methods 0.000 claims 23
- 239000000969 carrier Substances 0.000 claims 18
- 239000004020 conductor Substances 0.000 claims 15
- 239000011347 resin Substances 0.000 claims 7
- 229920005989 resin Polymers 0.000 claims 7
- 229920001721 Polyimide Polymers 0.000 claims 6
- 239000009719 polyimide resin Substances 0.000 claims 6
- 230000002093 peripheral Effects 0.000 claims 3
- 230000001681 protective Effects 0.000 claims 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
Claims (21)
- 複数の配線を備え、ポリイミド樹脂からなるフィルム状のテープキャリアと、
前記配線と接続する複数の電極が主面に設けられ、前記主面の表面にポリイミド樹脂からなる保護膜を有した半導体チップと、
前記半導体チップと前記テープキャリアとの間に配置された樹脂部と、
を含み、
前記半導体チップの前記複数の電極は、入力信号用の電極と、出力信号用の電極とを有し、
前記出力信号用の電極の数は、前記入力信号用の電極の数よりも多く、
前記入力信号用の電極は、第1のピッチで配置され、
前記出力信号用の電極は、前記第1のピッチよりも狭い第2のピッチで配置され、
前記テープキャリアの前記半導体チップの電極列より内側の領域に、前記テープキャリアと前記半導体チップとの間に配置される導体部が設けられていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記配線及び導体部は銅合金によって形成されていることを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記導体部は分散して複数設けられていることを特徴とする半導体装置。
- 請求項3記載の半導体装置において、前記複数の導体部のピッチは、前記出力信号用の電極のピッチよりも大きいことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記半導体チップの主面の平面形状は長方形から成り、
前記入力信号用の電極は、一方の長辺に沿って配置され、
前記出力信号用の電極は、前記一方の長辺と対向する他方の長辺に沿って配置されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記半導体チップの主面の平面形状は長方形であり、前記複数の電極は、前記半導体チップの主面の4辺の周縁部に沿って配置されていることを特徴とする半導体装置。
- (a)複数の配線を備え、前記複数の配線において入力信号用の複数の配線と出力信号用の複数の配線とが対向して配置され、前記入力信号用の複数の配線と前記出力信号用の
複数の配線との間に導体部が設けられたフィルム状のテープキャリアを準備する工程と、
(b)複数の電極が設けられた主面を備え、前記複数の電極において、入力信号用に比較して出力信号用の電極数の方が多い半導体チップを準備する工程と、
(c)前記半導体チップの入力信号用の電極と前記テープキャリアの入力信号用の配線とを、及び前記半導体チップの出力信号用の電極と前記テープキャリアの出力信号用の配線とを、前記半導体チップと前記テープキャリアとの間に前記テープキャリアの前記導体部を介在させて接続する工程と、
(d)前記(c)工程の後、前記半導体チップの入力信号用の電極側から前記半導体チップと前記テープキャリアとの間に樹脂を充填する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、前記半導体チップの主面は四角形であり、前記複数の電極は、前記半導体チップの主面の4辺の周縁部に沿って配置されており、前記4辺のうちの1辺に沿って前記入力信号用の複数の電極が設けられ、前記4辺のうち他の3辺に沿って前記出力信号用の複数の電極が設けられていることを特徴とする半導体装置の製造方法。
- 請求項8記載の半導体装置の製造方法において、前記半導体チップの主面の4辺のうち、前記入力信号用の複数の電極が設けられた辺に対向する1辺を除いた他の3辺に沿ってコの字状にノズルを移動させて前記3辺側から前記樹脂を充填することを特徴とする半導体装置の製造方法。
- 請求項7記載の半導体装置の製造方法において、前記テープキャリアはポリイミド樹脂によって形成され、前記半導体チップの前記主面の表面にポリイミド樹脂からなる保護膜が形成されていることを特徴とする半導体装置の製造方法。
- 請求項7記載の半導体装置の製造方法において、前記導体部は分散して複数設けられていることを特徴とする半導体装置の製造方法。
- 請求項11記載の半導体装置の製造方法において、前記複数の導体部のピッチは、前記出力信号用の電極のピッチよりも大きいことを特徴とする半導体装置の製造方法。
- 請求項11記載の半導体装置の製造方法において、前記複数の導体部は、隣り合った導体部間の間隔が前記導体部の大きさより大きくなるように配置されていることを特徴とする半導体装置の製造方法。
- 請求項7記載の半導体装置の製造方法において、前記半導体チップは、その主面の大きさが1mm×5mm以上であることを特徴とする半導体装置の製造方法。
- (a)複数の配線を備え、前記複数の配線において第1のピッチで配置された複数の配線と前記第1のピッチより狭い第2のピッチで配置された複数の配線とが対向して配置され、前記第1のピッチの複数の配線と前記第2のピッチの複数の配線との間に導体部が設けられたフィルム状のテープキャリアを準備する工程と、
(b)複数の電極が設けられた主面を備え、前記複数の電極において前記第1のピッチと同ピッチで配置された電極数より前記第2のピッチと同ピッチで配置された電極数の方が多い半導体チップを準備する工程と、
(c)前記テープキャリアの前記第1のピッチで配置された複数の配線と前記半導体チップの前記第1のピッチと同ピッチで配置された複数の電極とを、及び前記テープキャリアの前記第2のピッチで配置された複数の配線と前記半導体チップの前記第2のピッチと同ピッチで配置された複数の電極とを、前記半導体チップと前記テープキャリアとの間に前記テープキャリアの前記導体部を介在させて接続する工程と、
(d)前記(c)工程の後、前記半導体チップの前記第1のピッチと同ピッチで配置された電極側から前記半導体チップと前記テープキャリアとの間に樹脂を充填する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法において、前記半導体チップの前記第1のピッチと同ピッチで配置された複数の電極は入力信号用の電極であり、前記半導体チップの前記第2のピッチと同ピッチで配置された複数の電極は出力信号用の電極であることを特徴とする半導体装置の製造方法。
- 請求項15記載の半導体装置の製造方法において、前記半導体チップの主面は四角形であり、前記複数の電極は、前記半導体チップの主面の4辺の周縁部に沿って配置されており、前記4辺のうちの1辺に沿って前記第1のピッチと同ピッチで複数の電極が設けられ、前記4辺のうち他の3辺に沿って前記第2のピッチと同ピッチで複数の電極が設けられていることを特徴とする半導体装置の製造方法。
- 請求項17記載の半導体装置の製造方法において、前記半導体チップの主面の4辺のうち、前記第1のピッチと同ピッチで配置された複数の電極が設けられた辺に対向する1辺を除いた他の3辺に沿ってコの字状にノズルを移動させて前記3辺側から前記樹脂を充填することを特徴とする半導体装置の製造方法。
- 請求項15記載の半導体装置の製造方法において、前記テープキャリアはポリイミド樹脂によって形成され、前記半導体チップの前記主面の表面にポリイミド樹脂からなる保護膜が形成されていることを特徴とする半導体装置の製造方法。
- 請求項15記載の半導体装置の製造方法において、前記樹脂の充填によって前記半導体チップの側面に前記樹脂からなるフィレットを形成することを特徴とする半導体装置の製造方法。
- 請求項15記載の半導体装置の製造方法において、前記導体部は分散して複数設けられており、
前記複数の導体部のピッチは、出力信号用の電極のピッチよりも大きいことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148548A JP4708090B2 (ja) | 2005-05-20 | 2005-05-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005148548A JP4708090B2 (ja) | 2005-05-20 | 2005-05-20 | 半導体装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006324602A JP2006324602A (ja) | 2006-11-30 |
JP2006324602A5 true JP2006324602A5 (ja) | 2008-06-26 |
JP4708090B2 JP4708090B2 (ja) | 2011-06-22 |
Family
ID=37544025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005148548A Expired - Fee Related JP4708090B2 (ja) | 2005-05-20 | 2005-05-20 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4708090B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009192796A (ja) * | 2008-02-14 | 2009-08-27 | Seiko Instruments Inc | 液晶表示装置 |
JP6182928B2 (ja) * | 2013-03-27 | 2017-08-23 | セイコーエプソン株式会社 | 半導体装置 |
KR102601650B1 (ko) * | 2016-07-26 | 2023-11-13 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05198615A (ja) * | 1992-01-20 | 1993-08-06 | Nec Corp | 半導体装置の製造方法 |
JP3484554B2 (ja) * | 1995-02-28 | 2004-01-06 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
JP3554533B2 (ja) * | 2000-10-13 | 2004-08-18 | シャープ株式会社 | チップオンフィルム用テープおよび半導体装置 |
JP3645511B2 (ja) * | 2001-10-09 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3544970B2 (ja) * | 2002-09-30 | 2004-07-21 | 沖電気工業株式会社 | Cofテープキャリア、半導体素子、半導体装置 |
JP2004247534A (ja) * | 2003-02-14 | 2004-09-02 | Renesas Technology Corp | 半導体装置 |
-
2005
- 2005-05-20 JP JP2005148548A patent/JP4708090B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4808408B2 (ja) | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 | |
KR101420877B1 (ko) | 리드프레임 패널 | |
US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
JPH1050922A (ja) | グリッドアレイ型リードフレーム及びこれを用いたリードエンドグリッドアレイ半導体パッケージ | |
JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
JP2004253805A (ja) | 積層型半導体パッケージ及びその製造方法 | |
TW201440197A (zh) | 具有堅固晶片結構的微電子封裝 | |
US20130134579A1 (en) | Structure for High-Speed Signal Integrity in Semiconductor Package with Single-Metal-Layer Substrate | |
KR19990006158A (ko) | 볼 그리드 어레이 패키지 | |
JP2000101016A (ja) | 半導体集積回路装置 | |
US7233064B2 (en) | Semiconductor BGA package having a segmented voltage plane and method of making | |
JP2006324602A5 (ja) | ||
US8558393B2 (en) | Semiconductor device | |
JP2000286294A (ja) | 半導体装置およびその製造方法 | |
JP2008182062A (ja) | 半導体装置 | |
US20080119012A1 (en) | Mold array process for chip encapsulation and substrate strip utilized | |
JPH01137660A (ja) | 半導体装置 | |
JP2011222901A (ja) | 半導体装置 | |
JP2007149809A (ja) | 半導体装置およびその製造方法 | |
JP2008177424A (ja) | 半導体装置 | |
CN217788381U (zh) | 一种芯片封装结构 | |
US20070209830A1 (en) | Semiconductor chip package having a slot type metal film carrying a wire-bonding chip | |
JP2004363224A (ja) | 半導体チップの接続構造 | |
US20170179080A1 (en) | Semiconductor package interposer having encapsulated interconnects | |
JPH06342874A (ja) | 高集積半導体装置 |