CN217788381U - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN217788381U
CN217788381U CN202221551109.0U CN202221551109U CN217788381U CN 217788381 U CN217788381 U CN 217788381U CN 202221551109 U CN202221551109 U CN 202221551109U CN 217788381 U CN217788381 U CN 217788381U
Authority
CN
China
Prior art keywords
chip
package structure
dummy
lead
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221551109.0U
Other languages
English (en)
Inventor
符海军
梁新夫
林煜斌
张辰祺
夏剑
赵强
陈飞洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202221551109.0U priority Critical patent/CN217788381U/zh
Application granted granted Critical
Publication of CN217788381U publication Critical patent/CN217788381U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型提供芯片封装结构，所述封装结构包括：功能芯片，所述功能芯片的有源面上设置有若干个导联引脚；至少一个支撑件，与所述功能芯片间隔设置，使所述至少一个支撑件的顶面与所述若干个导联引脚的顶端在同一水平面并形成布线基面；布线层，设置在所述布线基面上，通过所述若干个导联引脚与所述功能芯片导电连接；因此解决了现有技术中封装结构存在布线层封装面积小的问题，在本实用新型中的布线基面上制备得到的布线层，增大了布线层的封装面积，可以满足高密度引脚芯片的导联需求。

Description

一种芯片封装结构
技术领域
本实用新型涉及电路封装技术领域，具体涉及适用于芯片封装结构。
背景技术
在芯片的扇出封装中，如图1所示，通常针对一个功能芯片100或一个功能芯片组合模块进行塑封料包封，并将所述的功能芯片100或功能芯片组合模块所对应的引脚与扇出结构中的布线层3＇(Re-distribution Lay,RDL)上的焊盘进行互联，其中，布线层3＇对应的封装面积为S0,而封装面积S0的尺寸受限于功能芯片或功能芯片组合模块所占的面积，因此，封装面积S0通常很小；随着芯片上的引脚密度的增加以及引脚尺寸的不断减小，较小的封装面积S0对应的布线层上的走线密度会较高，对封装工艺中的制程提出了较高的要求，而且，较高的走线密度也不利于信号和电源的传输。
可见，现有技术中的芯片封装结构存在布线层封装面积小的问题，无法满足高密度引脚芯片的导联需求；此外，随着功能芯片集成度的增大，功耗产生的热量也不断增大，如何有效传导芯片产生的热量也需要通过封装来改善。
实用新型内容
针对现有技术中所存在的不足，本实用新型提供的芯片封装结构，其解决了现有技术中封装结构存在布线层封装面积小的问题，在本实用新型中的布线基面上制备得到的布线层，增大了布线层的封装面积，可以满足高密度引脚芯片的导联需求。
本实用新型提供一种芯片封装结构，所述封装结构包括：功能芯片，所述功能芯片的有源面上设置有若干个导联引脚；至少一个支撑件，与所述功能芯片间隔设置，使所述至少一个支撑件的顶面与所述若干个导联引脚的顶端在同一水平面并形成布线基面；布线层，设置在所述布线基面上，通过所述若干个导联引脚与所述功能芯片导电连接。
可选地，所述支撑件包括：伪管片；基膜，所述基膜的第一面设置在所述伪管片的顶面，其中所述基膜的第二面为所述支撑件的顶面。
可选地，所述支撑件包括：伪管片；若干个伪引脚，设置在所述伪管片的顶面，其中所述若干个伪引脚的顶端形成的面为所述支撑件的顶面。
可选地，所述封装结构还包括：填充层，用于包封所述若干个导联引脚和所述若干个伪引脚。
可选地，所述封装结构还包括：塑封层，用于包封所述功能芯片和所述至少一个支撑件。
可选地，导联引脚包括：第一导电柱、第一互联球和第一焊盘；所述第一导电柱设置在所述功能芯片的有源面上，且所述第一导电柱通过所述第一互联球与所述第一焊盘的第一端连接，所述第一焊盘的第二端与所述布线层电连接。
可选地，伪引脚包括：第二导电柱、第二互联球和第二焊盘；所述第二导电柱设置在所述伪管片的顶面上，且所述第二导电柱通过所述第二互联球与所述第二焊盘的第一端连接，所述第二焊盘的第二端与所述布线层连接。
可选地，所述布线层包括：导联焊盘阵列、导联孔阵列和N层金属布线层；所述导联焊盘阵列设置在第一层金属布线层上，用于分别与所述第一焊盘和/或所述第二焊盘连接；所述导联孔阵列设置在第N层金属布线层上；其中，N≥1且为正整数。
可选地，所述封装结构还包括：焊球，设置在所述导联孔阵列上，用于使所述N层金属布线层与封装基板电连接。
可选地，支撑件的基材包括硅、铜、铝、铁、镍中的任意一种金属或其任意组合的合金材料。
相比于现有技术，本实用新型具有如下有益效果：
本实用新型通过至少一个支撑件与功能芯片间隔设置，由所述至少一个支撑件的顶面与功能芯片上的若干个导联引脚的顶端共同形成平整的布线基面；因此，与现有技术相比，在本实用新型中的布线基面上制备得到的布线层，增大了布线层的封装面积，可以满足高密度引脚芯片的导联需求；支撑件的导热系数高于塑封层的导热系数，有利于传导功能芯片组合模块产生的热量。
附图说明
图1所示为现有技术中的芯片封装结构的结构示意图；
图2所示为本实用新型实施例提供的第一种芯片封装结构的结构示意图；
图3所示为本实用新型实施例提供的第二种芯片封装结构的结构示意图；
图4所示为本实用新型实施例提供的第一种功能芯片与伪管片的排布示意图；
图5所示为本实用新型实施例提供的一种功能芯片封装单元阵列在载板上的排布示意图；
图6所示为本实用新型实施例提供的第二种功能芯片与伪管片的排布示意图；
图7所示为本实用新型实施例提供的第三种功能芯片与伪管片的排布示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例一
图2所示为本实用新型实施例提供的第一种芯片封装结构的结构示意图；如图2所示，所述封装结构包括：
功能芯片100，所述功能芯片的有源面上设置有若干个导联引脚10；
至少一个支撑件30，与所述功能芯片100间隔设置，使所述至少一个支撑件30的顶面与所述若干个导联引脚10的顶端在同一水平面并形成布线基面；
布线层3，设置在所述布线基面上，通过所述若干个导联引脚10与所述功能芯片100导电连接。
需要说明的是，在本实施例中包括两个支撑件，沿布线层的制备方向分别间隔设置在功能芯片的两端，由所述两个支撑件的顶面与功能芯片上的若干个导联引脚的顶端共同形成平整的布线基面；如图1所示，现有技术中的功能芯片的扇出封装面积为S0，在本实施例中通过在功能芯片的周围布设支撑件，功能芯片的扇出封装面积为S1，因此，相较于现有技术，本实施例中的布线基面上制备得到的布线层，增大了布线层的封装面积，可以满足高密度引脚芯片的导联需求。
在本实施例中的支撑件包括：伪管片200，其中所述伪管片200的底面与所述功能芯片100的无源面可以在同一水平基面，也可以不在同一水平基面；若干个伪引脚20，设置在所述伪管片200的顶面，其中所述若干个伪引脚20的顶端形成的面为所述支撑件30的顶面。
如图2所示，所述功能芯片100的导联引脚10包括：第一导电柱10a、第一互联球10b和第一焊盘10c；所述第一导电柱10a设置在所述功能芯片100的有源面上，且所述第一导电柱10a通过所述第一互联球10b与所述第一焊盘10c的第一端连接，所述第一焊盘10c的第二端与所述布线层3电连接。
所述支撑件的伪引脚20包括：第二导电柱20a、第二互联球20b和第二焊盘20c；所述第二导电柱20a设置在所述伪管片200的顶面上，且所述第二导电柱20a通过所述第二互联球20b与所述第二焊盘20c的第一端连接，所述第二焊盘20c的第二端与所述布线层3连接。
在本实施例中，所述封装结构还包括：填充层2a，用于包封所述若干个导联引脚10和所述若干个伪引脚20。
需要说明的是，对功能芯片的导联引脚和支撑件的伪引脚进行底部填充，利用导联引脚或伪引脚的微小尺寸建立起来的毛细孔道来填充胶液，形成填充层2a，达到保护导联引脚和伪引脚的目的，提高封装结构的稳定性。
进一步地，所述封装结构还包括：塑封层2b，用于包封所述功能芯片100和所述至少一个支撑件30。
需要说明的是，对经过底部填充的功能芯片和支撑件进行塑封包封，形成塑封层2b。
在本实施例中，所述布线层包括：导联孔阵列4a、导联焊盘阵列4b和N层金属布线层3；所述导联孔阵列4a设置在第一层金属布线层上，用于分别与所述第一焊盘10c和所述第二焊盘20c连接；所述导联焊盘阵列4b设置在第N层金属布线层上；其中，N为大于1的正整数。
在本实施例中，所述封装结构还包括：焊球5，设置在所述导联焊盘阵列4b上，用于使所述N层金属布线层3与封装基板或PCB板进行电连接。
此外，每层金属布线层包括金属走线层3a和介电层3b，在N层金属布线层的首尾两层分别制备导联孔阵列4a和导联焊盘阵列4b。
实施例二
图3所示为本实用新型实施例提供的第二种芯片封装结构的结构示意图，如图3所示，本实施例中所述支撑件包括：
伪管片200，其中所述伪管片200的底面与所述功能芯片100的无源面可以在同一水平基面，也可以不在同一水平基面；
基膜30a，所述基膜30a的第一面设置在所述伪管片200的顶面，其中所述基膜30a的第二面为所述支撑件的顶面。
需要说明的是，为了降低制备成本，本实施例通过在伪管片200上制备基膜的方式代替实施例一中的伪引脚，同样能为布线层提供支撑作用，达到增加布线层封装面积的目的。与实施例一中的伪引脚相比，虽然基膜会降低芯片热量通过伪管片向其四周进行热传导的能力，但综合考虑伪引脚的工艺成本的材料成本，本实施例仍具有特殊的应用领域价值。
实施例三
图4所示为本实用新型实施例提供的第一种功能芯片与伪管片的排布示意图；如图4所示，本实施例在对功能芯片100进行封装时，通过在功能芯片100的周围布设伪管片200；3个功能芯片100并排放置，在功能芯片的两端布设4个伪管片200，从而组成一个完整的功能芯片封装单元7；然后在功能芯片封装单元7上制备布线层，最后沿切割线A-A进行切割后得到如图2所示的芯片封装结构。在本实用新型的另一个实施例中，如图6所示，伪管片200为一个整体构件分别布设在3个功能芯片的两端，根据不同支撑需求进行分割。
如图5所示，载板6上分布若干个功能芯片封装单元7，功能芯片封装单元之间是切割道8，用于分割取出单个的功能芯片封装单元。
需要说明的是，图2-图6均展示出设置在功能芯片100两边的两个支撑件的实施例，本实用新型可根据实际需要还可包括一个支撑件、三个和四个支撑件的实施例，如图7所示；其中，图4、图6和图7沿A-A的剖面图如图2所示。
在本实施例一到实施例四所述的伪管芯可以是杨氏模量较大、导热系数较佳且CTE数值与硅相近的材料，比如硅片、金属片，其中，杨氏模量较大的特征可用于提高功能芯片封装单元7的整体模量，导热系数较大的特征利用传导芯片工作时产生的焦耳热，CTE数值范围与硅相近的特征有利于降低功能芯片封装单元7在后续热处理过程中的翘曲、提高功能芯片封装单元7的可靠性。
其中，伪管芯的基底材料包括但不限于硅、铜、铝、铁、镍，优选晶体硅材料；功率芯片包括但不限于SoC芯片。
本实用新型通过在功能芯片的周围布设杨氏模量较大、导热系数较高且CTE数值范围与硅相近的材料来作为支撑件的基材，不仅可以增大布线层的封装面积，还可以增加功能芯片封装单元的模量及其机械强度、提高功能芯片封装单元的散热效果、降低功能芯片封装单元在后续热处理过程中的翘曲、提高功能芯片封装单元的可靠性。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种芯片封装结构，其特征在于，所述封装结构包括：
功能芯片，所述功能芯片的有源面上设置有若干个导联引脚；
至少一个支撑件，与所述功能芯片间隔设置，使所述至少一个支撑件的顶面与所述若干个导联引脚的顶端在同一水平面并形成布线基面；
布线层，设置在所述布线基面上，通过所述若干个导联引脚与所述功能芯片导电连接。
2.如权利要求1所述的芯片封装结构，其特征在于，所述支撑件包括：
伪管片；
基膜，所述基膜的第一面设置在所述伪管片的顶面，其中所述基膜的第二面为所述支撑件的顶面。
3.如权利要求1所述的芯片封装结构，其特征在于，所述支撑件包括：
伪管片；
若干个伪引脚，设置在所述伪管片的顶面，其中所述若干个伪引脚的顶端形成的面为所述支撑件的顶面。
4.如权利要求3所述的芯片封装结构，其特征在于，所述封装结构还包括：
填充层，用于包封所述若干个导联引脚和所述若干个伪引脚。
5.如权利要求1-4任一项所述的芯片封装结构，其特征在于，所述封装结构还包括：
塑封层，用于包封所述功能芯片和所述至少一个支撑件。
6.如权利要求3或4所述的芯片封装结构，其特征在于，导联引脚包括：
第一导电柱、第一互联球和第一焊盘；
所述第一导电柱设置在所述功能芯片的有源面上，且所述第一导电柱通过所述第一互联球与所述第一焊盘的第一端连接，所述第一焊盘的第二端与所述布线层电连接。
7.如权利要求6所述的芯片封装结构，其特征在于，伪引脚包括：
第二导电柱、第二互联球和第二焊盘；
所述第二导电柱设置在所述伪管片的顶面上，且所述第二导电柱通过所述第二互联球与所述第二焊盘的第一端连接，所述第二焊盘的第二端与所述布线层连接。
8.如权利要求7所述的芯片封装结构，其特征在于，所述布线层包括：
导联焊盘阵列、导联孔阵列和N层金属布线层；
所述导联孔阵列设置在第一层金属布线层上，用于分别与所述第一焊盘和/或所述第二焊盘连接；
所述导联焊盘阵列设置在第N层金属布线层上；
其中，N≥1且为正整数。
9.如权利要求8所述的芯片封装结构，其特征在于，所述封装结构还包括：
焊球，设置在所述导联焊盘阵列上，用于使所述N层金属布线层与封装基板或PCB板进行电连接。
10.如权利要求1所述的芯片封装结构，其特征在于，支撑件的基材包括硅、铜、铝、铁、镍中的任意一种金属或其任意组合的合金材料。
CN202221551109.0U 2022-06-21 2022-06-21 一种芯片封装结构 Active CN217788381U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221551109.0U CN217788381U (zh) 2022-06-21 2022-06-21 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221551109.0U CN217788381U (zh) 2022-06-21 2022-06-21 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN217788381U true CN217788381U (zh) 2022-11-11

Family

ID=83934475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221551109.0U Active CN217788381U (zh) 2022-06-21 2022-06-21 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN217788381U (zh)

Similar Documents

Publication Publication Date Title
US11276645B2 (en) Encapsulation of a substrate electrically connected to a plurality of pin arrays
US6951982B2 (en) Packaged microelectronic component assemblies
US8884419B1 (en) Integrated circuit packaging configurations
US8183687B2 (en) Interposer for die stacking in semiconductor packages and the method of making the same
US8357999B2 (en) Assembly having stacked die mounted on substrate
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US7560818B2 (en) Stacked structure of chips and water structure for making the same
US20120299173A1 (en) Thermally Enhanced Stacked Package and Method
US20130277855A1 (en) High density 3d package
US6552267B2 (en) Microelectronic assembly with stiffening member
US20080164605A1 (en) Multi-chip package
KR19990006158A (ko) 볼 그리드 어레이 패키지
KR100885918B1 (ko) 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
US20220352121A1 (en) Semiconductor package having passive support wafer
CN217788381U (zh) 一种芯片封装结构
US10079222B2 (en) Package-on-package structure and manufacturing method thereof
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
CN115966564A (zh) 一种改善散热的芯片封装结构及其制备方法
KR100220249B1 (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
US9761435B1 (en) Flip chip cavity package
US9947605B2 (en) Flip chip cavity package
JP6665704B2 (ja) 半導体装置及びその製造方法
CN116093046A (zh) 单颗芯片的制备方法及芯片结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant