KR100265460B1 - 응력을 완충하는 형상의 다이패드를 갖는 리드프레임 - Google Patents

응력을 완충하는 형상의 다이패드를 갖는 리드프레임 Download PDF

Info

Publication number
KR100265460B1
KR100265460B1 KR1019950038149A KR19950038149A KR100265460B1 KR 100265460 B1 KR100265460 B1 KR 100265460B1 KR 1019950038149 A KR1019950038149 A KR 1019950038149A KR 19950038149 A KR19950038149 A KR 19950038149A KR 100265460 B1 KR100265460 B1 KR 100265460B1
Authority
KR
South Korea
Prior art keywords
tie bar
die pad
semiconductor chip
stress
lead frame
Prior art date
Application number
KR1019950038149A
Other languages
English (en)
Other versions
KR970024099A (ko
Inventor
이관재
김진호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950038149A priority Critical patent/KR100265460B1/ko
Publication of KR970024099A publication Critical patent/KR970024099A/ko
Application granted granted Critical
Publication of KR100265460B1 publication Critical patent/KR100265460B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임에 관한 것으로서, 본 발명은 타이 바 방향에 수직으로 형성되어 있는 복수의 요철을 갖는 개구부를 형성하고 개구부의 요철과 대응하여 외곽에도 요철을 형성하거나, 상기 타이 바 방향에 평행한 변에 복수의 평행한 요(要)부를 다이 패드 양변을 따라 교대로 형성한 형태의 다이 패드를 갖는 리드 프레임을 제공함으로써, 타이 바 절곡 작업으로 타이 바에 발생한 응력으로 인해 다이 패드에 걸리는 응력과, 다이 패드와 반도체 칩의 열팽창 정도의 차에 의해 다이 패드에 걸리는 응력을 완충하여 다이 패드의 휨, 꼬임을 방지하고, 아울러 다이 패드에 걸리는 응력을 완충함으로써 반도체 칩 패키지의 신뢰성을 향상시키는 것이다.

Description

응력을 완충하는 형상의 다이 패드를 갖는 리드 프레임
제1도는 종래의 리드 프레임을 나타내는 평면도.
제2도는 제1도의 리드 프레임을 사용하여 제조된 반도체 칩 패키지로서, 제1도의 II-II선을 따라 절단하여 도시한 단면도.
제3도는 스탬핑법에 의해 타이 바를 절곡하는 모습을 나타내는 개략도.
제4도는 다이 패드에 변형이 발생한 모습을 나타낸 개략도.
제5도 내지 제7도는 본 발명의 실시예에 따른 다이 패드를 나타내는 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체 칩 패키지 10 : 반도체 칩
30 : 외부 리드 17 : 에폭시 성형 수지
40 : 반도체 칩 패키지 몸체 35 : 내부 리드
34 : 댐 바 20, 120, 220 : 다이 패드
37 : 스탬핑 장치 32, 42, 52 : 타이 바
50, 60, 70 : 리드 프레임 45, 55 : 연결부
44, 54 : 개구부 43, 53, 63 : 완층부
27 : 접착제
본 발명은 반도체 칩 패키지의 리드 프레임에 관한 것으로, 더욱 상세하게는 타이 바의 절곡 작업으로 인해 다이 패드에 가해지는 응력을 흡수할 수 있는 형상의 다이 패드를 갖는 리드 프레임에 관한 것이다.
표준형 반도체 칩 패키지는 반도체 칩 패키지 크기에 비하여 반도체 칩 크기에 대한 제약이 많았다. 이는 반도체 칩 실장을 위해서 리드 프레임의 다이 패드가 필요하므로 다이 패드와 리드들 간의 공간은 최소한 리드 프레임의 두께만큼은 떨어져 있어야 하기 때문이다. 따라서 실제 실장 가능한 반도체 칩의 크기는 반도체 칩 패키지의 크기에 대해 약 70%가 일반적이다.
이에 대해 리드 온 칩(lead on chip; LOC)형 패키지는 반도체 칩/반도체 칩 패키지 크기 비가 향상되어 대형 칩을 효과적으로 탑재할 수 있으며 반도체 칩에 전원을 공급하는 버스 바(bus bar)의 설치가 가능하여 반도체 칩의 전기적 특성 개선에 효과적이다. 또한, 리드 온 칩형 패키지는 리드 프레임의 리드가 반도체 칩의 상면에 직접 접착되며, 리드 프레임과 전기적으로 연결되는 칩 패드들이 설치 위치의 제약을 받지 않기 때문에 반도체 칩 회로 설계를 보다 유연하게 할 수 있으며, 고속 소자의 동작에 유리하고, 반도체 칩 패키지의 신뢰성이 종래의 통상적인 반도체 칩 패키지 형태에 비해 우수하여 그 적용 범위가 확대되고 있는 추세이다. 이러한 리드 온 칩형 패키지는 다이 패드를 가진 통상적인 반도체 칩 패키지와 달리 내부 리드의 하부에 반도체 칩이 부착되기 때문에 성형성 및 파괴강도를 향상시키기 위하여 반도체 칩 패키지 하부를 보호하는 성형 수지의 두께를 반도체 칩 패키지 상부의 두께 보다 두껍게 형성하여 중심에 대해 대칭이 이뤄지지 않는 불균형 패키지(uncenterized package)가 된다.
기존의 설비를 변경하는데 들이는 비용을 절감하기 위하여 리드 온 칩형 패키지를 제조하는 금형을 이용하여 표준형 반도체 칩 패키지를 제조하는 경우가 었다. 이 경우 표준형 반도체 칩 패키지는 불균형 패키지가 되므로, 반도체 칩 위치를 반도체 칩 패키지 몸체의 중앙에 위치시키기 위하여 다이 패드를 지지하는 타이 바를 리드 프레임의 두께의 두배 이상으로 하향 단차지게 형성하여야 한다. 이 경우 타이 바 절곡 작업 후 타이 바 내부의 잔류 응력에 의한 다이 패드의 변형이 문제가 된다.
첨부 도면을 참조하여 종래 기술을 설명하고자 한다.
제1도는 종래의 리드 프레임을 나타내는 평면도이며, 제2도는 제1도의 리드 프레임을 사용하여 제조된 반도체 칩 패키지로서, 제1도의 II-II선을 따라 절단하여 도시한 단면도이다.
제1도 및 제2도를 참조하면, 반도체 칩(10)은 다이 패드(20)에 은 에폭시와 같은 접착제(27)에 의해 부착된다. 반도체 칩(10)과 내부 리드들(35)과의 전기적 연결은 본딩 와이어(도시되지 않음)에 이해 이뤄진다. 내부 리드들(35)과 일체로 형성된 외부 리드들(30)은 반도체 칩 패키지 몸체(40) 외부로 돌출 되어 외부 전기 장치(도시되지 않음)와 전기적으로 연결된다. 에폭시 성형 수지(17)는 반도체 칩(10), 내부 리드들(35) 및 본딩 와이어(도시되지 않음)를 봉지하여 반도체 칩 패키지 몸체(40)를 형성하여 이들을 외부 환경으로부터 보호한다. 댐 바(34)는 반도체 칩 패키지 몸체(40)의 외곽을 따라 각각의 외부 리드들(30)을 서로 연결하며, 타이 바(32)는 다이 패드(20)와 일체로 연결되어 다이 패드(20)를 지지하며 반도체 칩(10)이 반도체 칩 패키지 몸체(40)의 중앙에 놓이게 하기 위하여 하향 단차진 형상을 하고 있다.
제3도는 스탭핑법에 의해 타이 바를 절곡하는 모습을 나타내는 개략도이며, 제4도는 다이 패드에 변형이 발생한 모습을 나타낸 개략도이다.
제3도 및 제4도를 참조하면, 스탭핑 장치(37)에서 가해지는 외부 응력으로 인해 제3도와 같이 타이 바(32)는 목표하는 형상으로 절곡되나, 외부 응력이 제거되면 타이 바(32) 내부에는 원래의 형태로 복원되려는 잔류 응력이 존재하므르 타이 바(32)와 일체로 형성된 다이 패드(20)는 제4도의 화살표 방향으로 응력을 받아 서서히 제4도의 점선 부분의 형태와 같이 중앙부가 볼록해지거나 뒤틀린 형태로 변형을 일으키게 된다.
한편, 다이 패드(20)는 구리와 같은 열팽창 계수가 큰 금속 재질이며 반도체 칩(10)은 상대적으로 열팽창 계수가 작은 실리콘 재질이므로 번 인 공정과 같은 고온의 신뢰성 테스트나, 외부 리드(30)와 외부 전기 장치(도시되지 않음)를 연결하는 고온 작업을 수반하는 솔더링 공정 등에서는 두 재질의 열팽창 정도의 차이에 의해 발생하는 응력이 문제가 된다.
이러한 다이 패드(20)에 걸리는 응력으로 인해 다이 패드(20)의 휠, 뒤틀림 등의 변형은 다이 패드(20)에 안착되는 반도체 칩(10)에 크랙을 발생시켜 반도체 칩(10)의 정상적인 동작을 방해하므로 반도체 칩(10)의 신뢰성에 문제점을 일으킨다.
따라서 본 발명의 목적은 타이 바에 의해 다이 패드에 가해지는 응력과, 다이 패드와 반도체 칩의 열팽창 정도의 차이에서 발생하는 응력을 완충하는 다이 패드를 갖는 리드 프레임을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 복수의 칩 패드가 형성된 반도체 칩이 안착되는 다이 패드와, 다이 패드를 중심으로 배열되고 반도체 칩의 칩 패드들과 전기적으로 연결되며 반도체 칩 패키지 몸체 내부에 봉입되는 복수의 내부 리드들과, 내부 리드들과 일체로 형성되며 반도체 칩 패키지 몸체 외부로 돌출 되는 복수의 외부 리드들과, 반도체 칩 패키지 몸체의 외곽을 따라 각각의 외부 리드들을 서로 연결하는 댐 바와, 다이 패드와 일체로 형성되며 다이 패드를 지지하는 타이 바를 구비하는 반도체 칩 패키지의 리드 프레임에 있어서, 타이 바는 하향 단차지도록 절곡된 것을 특징으로 하고, 이에 더하여 다이 패드는 타이 바와 일체로 연결된 연결부와, 연결부와 일체로 연결되어 있는 완충부를 구비하는 것을 특징으로 하는 리드 프레임을 제공한다. 여기서 다이 패드의 완충부에는 타이 바 방향에 수직으로 복수의 요철이 형성되어 있고 이러한 완충부의 형상이 타이 바가 하향 단차지도록 절곡되는 과정에서 다이 패드로 전달되는 응력을 완충하는 역할을 수행한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제5도 및 제6도는 본 발명의 실시예에 따른 다이 패드를 나타내는 평면도이다.
제5도 및 제6도에 나타난 다이 패드는 타이 바와 일체로 연결된 연결부와, 연결부와 일체로 되어 있으며 응력을 완층하는 형상을 갖는 완충부를 갖는다.
제5도에 나타난 본 발명의 실시예를 상세히 설명하면, 타이 바(42)와 일체로 연결 연결부(45)는 종래의 다이 패드(120)와 같은 형상을 하고 있으며, 연결부(45) 사이에 일체로 연결된 완충부(43)는 내부에 타이 바(42) 방향에 평행한 변에 복수의 요철이 형성되어 있는 개구부(44)가 형성되어 있고 개구부(44)의 요철과 대응하여 완충부(43) 외곽에도 요칠이 형성되어 있다. 완충부(43)에 형성되어 있는 요철은 타이 바(42) 방향에 수직이 되도록 돌출되어 있다. 여기서 완충부(43)에 형성되어 있는 요철의 형상은 예컨대 제6도의 완충부(53)와 같은 삼각형상 또는 톱날 형태, 사각형상, 곡선 상의 파형이 가능하다.
복수의 요철을 갖는 완충부(43)의 형상이 어떻게 응력에 대한 완충 역할을 하는 지에 대해 설명하고자 한다.
응력은 물체에 외력이 가해질 때 그 물체 속에 생기는 저항력을 말하며 단위 면적당 가해지는 힘의 디멘젼(dimension)을 갖는다. 응력의 전달은 응력이 에너지 전달의 속성을 가지므로 표면 에너지가 큰 곳을 따라 전파되며, 두 물질 사이의 경계면이나 동일 물질의 경우는 표면 에너지가 상대적으로 큰 모서리 부분에서 다른 부분보다 전달이 빨리 일어난다. 다이 패드(120)에서 타이 바(42) 절곡 작업에 의해 타이 바(42)에 내재하는 응력은 타이 바(42) 연결 방향에 따라 다이 패드(l20)에 전달된다. 또한 다이 패드(120)와 반도체 칩(도시되지 않음)의 열팽창 정도의 차에 의해 발생하는 응력은 다이 패드(120) 사방으로 전파되지만 타이 바(42) 방향의 장변을 갖는 반도체 칩(도시되지 않음)을 다이 패드(120)에 부착시키는 경우는 상대적으로 타이 바(42) 방향으로 주로 응력이 전달된다고 볼 수 있다. 본 발명에 따른 다이 패드(120)는 응력이 전달되는 타이 바(42) 방향에 수직으로 돌출 되어있는 복수의 요철을 갖는 완충부(43)를 구비하며, 타이 바(42) 방향으로 전달되는 응력이 타이 바(42) 방향에 수직한 요철을 만나는 경우 우회하여 전달되어야 하므로 그만큼 응력의 전달이 지연되게 된다. 즉 응력의 전달이 서서히 일어남으로써 응력을 완충하는 역할을 수행한다. 물론, 다이 패드(120)에 복수의 요철이 형성되어 있어 반도체 칩(도시되지 않음)과 맞닿는 면적이 종래의 경우 보다 작아지므로 열팽창 정도의 차에서 발생하는 응력 자체가 줄어들게 되며, 동시에 응력을 받아 변형을 일으키는 면적도 줄어들게 된다.
제7도를 참조하여 본 발명에 따른 또 다른 실시예를 설명하고자 한다.
제7도에 나타난 다이 패드(220)는 완충부(63)의 형상을 제외하고는 제5도의 실시예와 동일하다. 제7도의 실시예에서 다이 패드(220)의 완충부(63)는 타이 바(52) 방향에 평행한 변에 복수의 평행한 요(凹)부가 양변을 따라 교대로 형성되어 있다. 요부의 형상은 삼각형상, 톱날 형태, 사각형상, 곡선 상의 파형이 가능하다. 요부가 형성된 완충부(63)가 응력을 완충하는 역할을 수행하는 것은 천L⊆르의 실시예의 경우와 같다.
따라서 본 발명에 따르면, 타이 바 절곡 작업으로 인해 타이 바에 생기는 응력에 의해 다이 패드에 걸리는 응력과, 다이 패드와 반도체 칩의 열팽창 정도의 차에 의해 다이 패드에 걸리는 응력을 완충하여 다이 패드의 휨, 꼬임을 방지할 수 있고 아울러 다이 패드에 걸리는 응력을 완충함으로 반도체 칩 패키지의 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. (2회정정) 반도체 칩이 안착되는 다이 패드와, 상기 다이 패드와 일체로 형성되어 상기 다이 패드를 지지하는 타이 바를 구비하는 반도체 칩 패키지의 리드 프레임에 있어서, 상기 타이 바는 하향 단차지게 절곡된 것을 특징으로 하고, 이에 더하여 상기 다이 패드는 상기 타이 바와 일체로 연결된 연결부와, 상기 연결부와 일체로 연결되고 상기 타이 바 방향에 수직으로 복수의 요철이 형성된 완충부를 구비함으로써 상기 타이 바가 절곡됨에 따라 다이 패드로 전달되는 응력이 완충되는 것을 특징으로 하는 응력을 완충하는 형상의 다이 패드를 갖는 리드 프레임.
  2. (2회정정) 제1항에 있어서, 상기 다이 패드의 완충부는 상기 타이 바 방향에 평행한 변에 복수의 요철이 상기 타이 바 방향에 수직이 되도록 형성되어 있는 개구부가 상기 완충부의 내부에 형성되어 있고 상기 개구부의 요철과 대응하여 상기 완충부 외곽에도 요철이 형성되어 있는 것을 특징으로 하는 응력을 완충하는 형상의 다이 패드를 갖는 리드 프레임.
  3. (2회정정) 제1항에 있어서, 상기 다이 패드의 완충부는 상기 타이 바 방향에 평행한 변에 복수의 평행한 요(要)부가 상기 타이 바 방향에 수직을 이루며 양변을 따라 교대로 형성되어 있는 것을 특징으로 하는 응력을 완충하는 형상의 다이 패드를 갖는 리드 프레임.
KR1019950038149A 1995-10-30 1995-10-30 응력을 완충하는 형상의 다이패드를 갖는 리드프레임 KR100265460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950038149A KR100265460B1 (ko) 1995-10-30 1995-10-30 응력을 완충하는 형상의 다이패드를 갖는 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950038149A KR100265460B1 (ko) 1995-10-30 1995-10-30 응력을 완충하는 형상의 다이패드를 갖는 리드프레임

Publications (2)

Publication Number Publication Date
KR970024099A KR970024099A (ko) 1997-05-30
KR100265460B1 true KR100265460B1 (ko) 2000-09-15

Family

ID=19431966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038149A KR100265460B1 (ko) 1995-10-30 1995-10-30 응력을 완충하는 형상의 다이패드를 갖는 리드프레임

Country Status (1)

Country Link
KR (1) KR100265460B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198058A (ja) * 1988-02-03 1989-08-09 Matsushita Electron Corp 半導体装置用リードフレーム
JPH0685151A (ja) * 1992-09-02 1994-03-25 Seiko Epson Corp 半導体装置とその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01198058A (ja) * 1988-02-03 1989-08-09 Matsushita Electron Corp 半導体装置用リードフレーム
JPH0685151A (ja) * 1992-09-02 1994-03-25 Seiko Epson Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
KR970024099A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
JP2602076B2 (ja) 半導体装置用リードフレーム
KR100328370B1 (ko) 반도체집적회로장치
US5053852A (en) Molded hybrid IC package and lead frame therefore
JP2001156253A (ja) 半導体電力モジュール及びその製造方法
US5479050A (en) Leadframe with pedestal
KR100674548B1 (ko) 반도체 장치
JP2001284516A (ja) プラスティック封入時のリードフレームの応力の低減
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
KR20080067289A (ko) 반도체 장치
US6603195B1 (en) Planarized plastic package modules for integrated circuits
KR100265460B1 (ko) 응력을 완충하는 형상의 다이패드를 갖는 리드프레임
EP0694966A1 (en) Package for an electronic semiconductor circuit
US6121686A (en) Ball grid array package having through-holes disposed in the substrate under the chip
US20080157297A1 (en) Stress-Resistant Leadframe and Method
KR20020075280A (ko) 반도체 장치
JPH06151648A (ja) 半導体装置
JP2000260929A (ja) 表面実装用薄型パッケージ
US5780927A (en) Semiconductor device with long lifetime
KR100201062B1 (ko) 반도체패키지의 리드프레임 탑재판 구조
KR100321149B1 (ko) 칩사이즈 패키지
JPS5988854A (ja) 半導体装置
KR940008336B1 (ko) 반도체 패키지
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
KR200141125Y1 (ko) 리드프레임의 구조
JP3419396B2 (ja) 樹脂封止形半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee