KR20020075280A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20020075280A
KR20020075280A KR1020020015408A KR20020015408A KR20020075280A KR 20020075280 A KR20020075280 A KR 20020075280A KR 1020020015408 A KR1020020015408 A KR 1020020015408A KR 20020015408 A KR20020015408 A KR 20020015408A KR 20020075280 A KR20020075280 A KR 20020075280A
Authority
KR
South Korea
Prior art keywords
tape
semiconductor chip
semiconductor
attached
package
Prior art date
Application number
KR1020020015408A
Other languages
English (en)
Inventor
기무라나오토
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20020075280A publication Critical patent/KR20020075280A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체장치는 실장기판; 상기 실장기판에 부착된 접속볼들을 통하여 실장기판에 전기적으로 접속되는 패키지; 상기 패키지에 탑재되는 반도체칩; 및 상기 반도체칩상에 마련된 접속단자들을 상기 접속볼들에 전기적으로 접속시키는 접합와이어들을 포함하고, 반도체칩 및 접속볼들은 테이프의 하나의 표면상에 부착되며, 상기 테이프는, 상기 반도체칩이 부착되는 테이프의 표면과 상기 접속볼들이 부착되는 테이프의 표면이 완충재를 사이에 끼움으로써, 실질적으로 평행하게 만들 수 있도록 180°로 구부러지는 모양이고, 상기 접합와이어들 및 상기 접속볼들은 상기 테이프에 형성된 접속배선과 서로 전기적으로 접속된다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체장치에 관한 것으로, 보다 상세하게는 표면실장형 패키지구조에 관한 것이다.
반도체장치의 실장형태에는 리드삽입형과 표면실장형이 있고, 표면실장의 고밀도화를 달성하기 위해서는 표면실장형이 주로 사용되고 있다.
각종 표면실장형 중에 하면에 복수의 볼그리드들(ball grides)을 갖는 BGA(ball grid array)가, 실장보드에 실장된 상태의 단면도를 도 4에서 보여준다.
도 4에서 보여준 바와 같이, BGA패키지(110)에 실장된 반도체칩(114)은 와이어들(115) 및 리드들(113)을 통하여 볼그리드들(112)에 전기적으로 접속된다. 배선단자(102)는 인쇄기판(101)의 표면에 마련된다. 볼그리드들(112)은 배선단자들(102)상에 포개지고 열융해되면, 볼그리드들(112)은 배선단자들(102)상에 고정된다.
그러나, 인쇄기판(101)이 외부압력에 의하여 뒤틀어질 때, BGA패키지(110)의 볼그리드들(112)이 배선단자들(102)로부터 이탈된다는 문제가 발생한다.
이것은, BGA패키지(110)의 강성이 인쇄기판(101)의 강성보다 크기 때문에 BGA패키지(110)의 변형은 인쇄기판(101)의 변형에 따르지 못한다는 사실에 의해 발생된다.
본 발명의 목적은 인쇄기판으로부터 패키지의 이탈을 줄일 수 있는 반도체장치를 제공하는 것이다.
도 1a 및 도 1b는, 본 발명의 반도체장치의 제1실시예를 제조공정단계들의 순서에 따라 나타낸 단면도들이고,
도 2는 본 발명의 반도체장치의 제2실시예를 보여주는 단면도이고,
도 3은 본 발명의 반도체장치의 제2실시예의 변형예를 보여주는 단면도이며,
도 4는 종래의 반도체장치를 보여주는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1, 101 : 인쇄기판2, 102 : 배선단자
10, 20 : 반도체유니트11 : 테이프
12 : 솔더볼13 : 기판배선
14, 114 : 반도체칩15, 115 : 와이어
16, 116 : 에폭시수지17 : 굽힘영역
18 : 실리콘수지19 : 스크류
21 : 보강재110 : BGA패키지
112 : 볼그리드113 : 리드
본 발명은, 실장기판; 상기 실장기판에 부착된 접속볼들을 통하여 실장기판에 전기적으로 접속되는 패키지; 상기 패키지에 탑재되는 반도체칩; 및 상기 반도체칩상에 마련된 접속단자들을 상기 접속볼들에 전기적으로 접속시키는 접합와이어들을 포함하고, 반도체칩 및 접속볼들은 테이프의 하나의 표면상에 부착되며, 상기 테이프는, 상기 반도체칩이 부착되는 테이프의 표면과 상기 접속볼들이 부착되는 테이프의 표면이 완충재를 사이에 끼움으로써, 실질적으로 평행하게 만들 수 있도록 180°로 구부러지는 모양이고, 상기 접합와이어들 및 상기 접속볼들은 상기 테이프에 형성된 접속배선과 서로 전기적으로 접속되는 반도체장치에 관한 것이다.
본 발명의 상기 및 다른 목적들, 특징들 및 이점들은 첨부한 도면들과 관련된 이하의 본 발명의 상세한 설명을 참조함으로써 보다 명확해 질 것이다.
본 발명의 반도체장치의 제1실시예는 도 1a 및 도 1b를 참조하여 설명될 것이다. 도 1a 및 도 1b는 솔더볼들 및 배선단자들을 통과하는 평면으로 자른 반도체패키지 및 인쇄기판을 보여주는 단면도이다. 도 1a 및 도 1b는 또한 제1실시예의 제조공정의 공정단계들을 보여준다.
그 위에 마련된 배선단자들(2)을 갖는 인쇄기판(1), 솔더볼들(12) 및 유연한 테이프(11)상에 형성된 기판배선(13), 테이프(11)에 부착된 반도체칩(14), 반도체칩(14) 및 기판배선(13)에 접속되는 와이어들(15) 및 반도체칩(14) 및 와이어들(15)을 봉합하는 에폭시수지(16)가 마련된다. 이 때, 솔더볼들(12), 기판배선(13), 와이어들(15) 및 에폭시수지(16)는 모두 테이프(11)의 같은 표면상에 마련된다. 테이프(11)는 반도체칩(14)영역과 솔더볼들(12)영역으로 나누어지고, 테이프(11)의 반도체칩(14)영역을 도면에서 화살표방향으로 굽히기 위하여, 그 위에 어떤 부재도 없는 굽힘영역이 마련된다.
유연한 테이프(11)상에 형성된 솔더볼들(12)을 인쇄기판(1)상에 마련된 배선단자들(2)에 부착한 후에, 테이프(11)가 굽힘영역(17)을 굽힘축으로써 화살표방향으로 구부러져, 도면에서 보여준 단면도가 얻어진다.
테이프(11)의 굽힘을 시작하기 전에, 완충재인 실리콘수지(18)가, 솔더볼들(12)이 부착된 표면에 대응하는 테이프(11)표면에 부착된다(도 1a).
또한, 테이프(11)가 화살표방향으로 구부려질 때, 반도체칩(14)이 실장된 표면에 대응하는 테이프(11)표면에도 실리콘수지(18)가 부착된다.
반도체칩(14)이 실장된 테이프영역 및 솔더볼들(12)이 부착된 테이프영역은 서로 실리콘수지(18)를 통하여 부착되나, 직접 부착되는 것이 아니므로 인쇄기판(1)의 굽힘변형으로 인하여 반도체칩 쪽에 작용하는 뒤틀림은 완화될 수 있고, 와이어의 파손 및 칩의 이탈과 같은 불량들은 억제될 수 있다.
본 발명의 반도체장치의 제2실시예가 도 2를 참조로 설명될 것이다. 도 2는 본 발명의 반도체장치의 제2실시예를 보여주는 단면도이다.
제1실시예와 유사하게, 솔더볼들(12), 기판배선(13), 와이어들(15) 및 에폭시수지(16)는 모두 유연한 테이프(11)의 동일한 표면상에 형성되고, 테이프(11)는 굽힘영역(17)에 의해 반도체칩(14)영역과 솔더볼들(12)영역으로 나누어진다.
유연한 테이프(11)상에 형성된 솔더볼들(12)을 인쇄기판(1)상에 마련된 배선단자들(2)에 부착한 후에, 테이프(11)는, 굽힙영역(17)의 직선모양을 유지하면서 테이프(11)의 반도체칩(14)영역과 테이프(11)의 솔더볼들(12)영역은 동일한 평면상에 배열되지 않는 방식으로 구부려 진다. 반면, 특히, 테이프(11)의 굽힘영역에는, 도면에서 보여준 바와 같이 보강재(21)로써의 보강을 위하여 수지 또는 금속(예를 들면, 구리)이 부착되어 직선모양을 갖도록 형성된다.
이 때, 솔더볼들(12) 및 배선단자들(2)을 안정한 방식으로 부착하기 위하여, 솔더볼들(12)을 갖는 테이프(11)영역의 주변이 테이프(11)를 관통하여 인쇄기판에 닿는 스크류들(19)로써 인쇄기판(1)에 고정된다.
그 사이에 끼워진 직선모양의 굽힘영역(17)으로써, 테이프(11)는 반도체칩영역 및 솔더볼영역으로 나누어지고, 모든 부재들은 하나의 반도체유니트(10)를 구성한다.
반도체유니트(10)와 같은 구성을 갖는 다른 반도체유니트(20)는 반도체유니트(10) 부근에 형성된다. 도면에서 보여준 반도체유니트(20)는, 반도체영역(20)의 테이프의 솔더볼영역이 반도체유니트(10) 밑에 위치되는 방식으로 인쇄기판(1)상에 배열된다.
그러므로, 반도체유니트가 차지하는 인쇄기판상의 영역은 그 위에 솔더볼들을 갖는 테이프영역에 한정될 수 있어서, 인쇄기판상의 반도체유니트의 고밀도탑재에 유익하다.
제2실시예의 변형된 실시예로서, 도 3에서 보여준 바와 같이, 유연한 테이프(11)에 대하여, 기판배선(13), 와이어들(15) 및 에폭시수지(16)가,솔더볼들(12)이 형성된 표면과 반대되는 표면에 형성되는 것도 가능하다.
앞서 설명된 바와 같이, 반도체칩 및 솔더볼들이 유연한 테이프상의 다른 영역들에 부착되고, 테이프의 반도체칩영역 및 솔더볼영역이 동일한 평면에서 서로 겹쳐지는 이러한 실시예에서, 테이프의 반도체칩영역에 대한 인쇄기판의 뒤틀림의 역효과는, 테이프의 반도체칩영역과 솔더볼영역 사이에 끼워진 완충재인 실리콘수지에 의해 약해진다.
테이프 상에 형성된 복수의 반도체유니트들이 인쇄기판에 탑재될 때, 테이프의 반도체칩영역 및 솔더볼영역은 동일평면에서 서로 겹쳐지지 않는 다른 실시예에서, 하나의 반도체유니트의 테이프의 솔더볼영역은 부근의 반도체유니트의 테이프의 반도체칩영역과 동일평면에서 포개져 반도체유니트들은 인쇄기판상에 고밀도로 집적된다.
본 발명에 따른 반도체장치의 실시예에서, 설명한 바와 같이, 반도체칩 및 솔더볼들은 유연한 테이프의 다른 영역들에 부착되어, 테이프의 반도체칩영역 및 테이프의 솔더볼영역은 동일평면에서 서로 겹쳐지고, 테이프의 반도체칩영역에 대한 인쇄기판의 뒤틀림의 역효과는 테이프의 반도체칩영역과 솔더볼영역 사이에 끼워진 완충재인 실리콘수지에 의해 약해진다.
테이프 상에 형성된 복수의 반도체유니트들이 인쇄기판에 탑재될 때, 테이프의 반도체칩영역 및 솔더볼영역은 동일평면에서 서로 겹쳐지지 않는 다른 실시예에서, 하나의 반도체유니트의 테이프의 솔더볼영역은 부근의 반도체유니트의 테이프의 반도체칩영역과 동일평면에서 포개져 반도체유니트들은 인쇄기판상에 고밀도로 집적된다.
본 발명은 특정 실시예들을 참조하여 설명되었지만, 설명은 제한하는 의미를 구성하는 것은 아니다. 기재된 실시예들의 다양한 변형들이, 본 발명의 설명을 참조하면 본 기술분야의 기술자들에게는 분명해 질 것이다. 그러므로, 첨부한 청구항들은 본 발명의 진정한 범위에 포함되는 어떠한 변형들 또는 실시예를 포괄한다.

Claims (7)

  1. 실장기판;
    상기 실장기판에 부착된 접속볼들을 통하여 실장기판에 전기적으로 접속되는 패키지;
    상기 패키지에 탑재되는 반도체칩; 및
    상기 반도체칩상에 마련된 접속단자들을 상기 접속볼들에 전기적으로 접속시키는 접합와이어들을 포함하고,
    반도체칩 및 접속볼들은 테이프의 하나의 표면상에 부착되며,
    상기 테이프는, 상기 반도체칩이 부착되는 테이프의 표면과 상기 접속볼들이 부착되는 테이프의 표면이 완충재를 사이에 끼움으로써, 실질적으로 평행하게 만들 수 있도록 180°로 구부러지는 모양이고,
    상기 접합와이어들 및 상기 접속볼들은 상기 테이프에 형성된 접속배선과 서로 전기적으로 접속되는 반도체장치.
  2. 제1항에 있어서, 상기 완충재는 실리콘수지인 반도체장치.
  3. 실장기판;
    상기 실장기판에 부착된 접속볼들을 통하여 실장기판에 전기적으로 접속되는 패키지;
    상기 패키지에 탑재되는 반도체칩; 및
    상기 반도체칩상에 마련된 접속단자들을 상기 접속볼들에 전기적으로 접속시키는 접합와이어들을 포함하고,
    테이프는, 패키지를 갖는 테이프영역과 접속볼들을 갖는 테이프영역이 실장기판의 표면에 대하여 거리를 두고 서로 면하고, 서로 실질적으로 평행한 형상으로 구부러 지고,
    상기 접합와이어들 및 상기 접속볼들은 상기 테이프에 형성된 접속배선과 서로 전기적으로 접속되는 반도체장치.
  4. 제3항에 있어서, 상기 반도체칩 및 상기 접속볼들은 테이프의 동일표면에 부착되는 반도체장치.
  5. 제3항에 있어서, 상기 반도체칩 및 상기 접속볼들은 테이프의 서로 다른 표면에 부착되는 반도체장치.
  6. 제3항에 있어서, 상기 패키지, 상기 접속볼들 및 상기 테이프를 각각 포함하는 반도체유니트들은 실장기판에 실장되고, 반도체기판들 중 하나의 패키지는 부근의 다른 반도체유니트의 접속볼들 위에 위치되는 반도체장치.
  7. 제3항에 있어서, 상기 패키지를 갖는 테이프영역과 상기 접속볼들을 갖는 테이프영역 사이의 영역에는 그 사이영역이 직선모양을 갖도록 보강용 수지 또는 금속이 부착되는 반도체장치.
KR1020020015408A 2001-03-23 2002-03-21 반도체 장치 KR20020075280A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00085789 2001-03-23
JP2001085789A JP2002289741A (ja) 2001-03-23 2001-03-23 半導体装置

Publications (1)

Publication Number Publication Date
KR20020075280A true KR20020075280A (ko) 2002-10-04

Family

ID=18941245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020015408A KR20020075280A (ko) 2001-03-23 2002-03-21 반도체 장치

Country Status (5)

Country Link
US (1) US20020135050A1 (ko)
JP (1) JP2002289741A (ko)
KR (1) KR20020075280A (ko)
CN (1) CN1377077A (ko)
TW (1) TW529137B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101003319B1 (ko) * 2005-11-15 2010-12-22 닛본 덴끼 가부시끼가이샤 반도체 패키지, 전자 부품, 및 전자 기기
JP4561729B2 (ja) 2006-11-06 2010-10-13 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
JP2010212273A (ja) * 2009-03-06 2010-09-24 Elpida Memory Inc 半導体パッケージ用基板、該基板を用いた半導体パッケージ、および半導体パッケージ用基板の製造方法
US10090259B2 (en) * 2015-12-26 2018-10-02 Intel Corporation Non-rectangular electronic device components

Also Published As

Publication number Publication date
JP2002289741A (ja) 2002-10-04
CN1377077A (zh) 2002-10-30
TW529137B (en) 2003-04-21
US20020135050A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
KR20020018058A (ko) 반도체 장치
US8445998B1 (en) Leadframe structures for semiconductor packages
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US5327009A (en) Miniaturized integrated circuit package
KR20020075280A (ko) 반도체 장치
KR20020001521A (ko) 집적 회로를 위한 평탄화된 플라스틱 패키지 모듈
KR970000219B1 (ko) 반도체 장치 및 그 제조 방법
KR20020085102A (ko) 칩 적층형 반도체 패키지
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
KR100388291B1 (ko) 반도체패키지 구조
KR100384335B1 (ko) 반도체패키지와 그 제조방법
KR950000516B1 (ko) 반도체 조립장치
KR940010548B1 (ko) 반도체 리드 프레임
KR100369501B1 (ko) 반도체패키지
JPH05102348A (ja) 半導体装置
KR100206975B1 (ko) 반도체 패키지
KR100525091B1 (ko) 반도체 패키지
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
KR19980020297A (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR20060122404A (ko) 리드 프레임이 포함된 칩 적층 패키지 소자
KR20040021731A (ko) 피지에이 패키지
KR20020076928A (ko) 반도체 패키지 실장의 최적화 방법
KR19990025040U (ko) 박형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application