JPH11233702A - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法Info
- Publication number
- JPH11233702A JPH11233702A JP10028900A JP2890098A JPH11233702A JP H11233702 A JPH11233702 A JP H11233702A JP 10028900 A JP10028900 A JP 10028900A JP 2890098 A JP2890098 A JP 2890098A JP H11233702 A JPH11233702 A JP H11233702A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- lead
- lead frame
- functional surface
- coining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Punching Or Piercing (AREA)
- Forging (AREA)
- Shaping Metal By Deep-Drawing, Or The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ねじれのない精度の高いインナーリードを有
するリードフレーム及びリードフレームの製造方法を提
供すること。 【解決手段】 素子搭載部１２に搭載される半導体素子
１５と、インナーリード１４とを電気的に接続して半導
体装置１０を構成するためのリードフレーム１１の前記
インナーリードの機能面を圧縮（コイニング）加工する
と共に、前記インナーリードの裏面を樹脂封止体の端部
の近傍まで圧縮（コイニング）加工する。
するリードフレーム及びリードフレームの製造方法を提
供すること。 【解決手段】 素子搭載部１２に搭載される半導体素子
１５と、インナーリード１４とを電気的に接続して半導
体装置１０を構成するためのリードフレーム１１の前記
インナーリードの機能面を圧縮（コイニング）加工する
と共に、前記インナーリードの裏面を樹脂封止体の端部
の近傍まで圧縮（コイニング）加工する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に用い
られるリードフレーム及びその製造方法に関するもので
ある。
られるリードフレーム及びその製造方法に関するもので
ある。
【０００２】
【従来の技術】図３は、従来のリードフレームの一例を
示す部分平面図である。このリードフレーム１は、平坦
に形成されたアイランド２、外部回路に接続されるアウ
ターリード３、アイランド２の周囲に所定間隔をあけて
配置されるインナーリード４及びインナーリード４を連
結するタイバー５等で構成されている。アイランド２
は、平面形状が略矩形状に形成されており、半導体素子
が搭載され固定される部分である。インナーリード４
は、一端が自由端として形成され、他端がタイバー５に
接続されている。
示す部分平面図である。このリードフレーム１は、平坦
に形成されたアイランド２、外部回路に接続されるアウ
ターリード３、アイランド２の周囲に所定間隔をあけて
配置されるインナーリード４及びインナーリード４を連
結するタイバー５等で構成されている。アイランド２
は、平面形状が略矩形状に形成されており、半導体素子
が搭載され固定される部分である。インナーリード４
は、一端が自由端として形成され、他端がタイバー５に
接続されている。
【０００３】このような構成のリードフレーム１は、例
えば鉄−ニッケル４２％合金等の金属板を打ち抜き加工
して、アイランド２、アウターリード３、インナーリー
ド４、タイバー５等を形成し、インナーリード４の機能
面に平たたき（コイニング）等の圧縮加工を施して作製
される。そして、半導体素子が、アイランド２上に搭載
されて例えばダイボンディングによって固定され、この
半導体素子の電極部が、対応するインナーリード４の機
能面に例えば金線等のワイヤボンディングによって電気
的に接続される。そして、アイランド２、インナーリー
ド４及びボンディングワイヤを含む半導体素子全体が、
モールド樹脂により覆われて封止される。その後、タイ
バー５が切断され、必要に応じてアウターリード３が折
り曲げされて半導体装置が構成される。
えば鉄−ニッケル４２％合金等の金属板を打ち抜き加工
して、アイランド２、アウターリード３、インナーリー
ド４、タイバー５等を形成し、インナーリード４の機能
面に平たたき（コイニング）等の圧縮加工を施して作製
される。そして、半導体素子が、アイランド２上に搭載
されて例えばダイボンディングによって固定され、この
半導体素子の電極部が、対応するインナーリード４の機
能面に例えば金線等のワイヤボンディングによって電気
的に接続される。そして、アイランド２、インナーリー
ド４及びボンディングワイヤを含む半導体素子全体が、
モールド樹脂により覆われて封止される。その後、タイ
バー５が切断され、必要に応じてアウターリード３が折
り曲げされて半導体装置が構成される。
【０００４】しかし、従来のリードフレーム１による
と、インナーリード４の機能面の平坦度は、深さ２０μ
ｍ〜３０μｍの平たたき（コイニング）を施すことによ
り得られていたが、インナーリード４の機能面の断面形
状は、台形状に変形してしまい、リード幅が極端に増大
してしまうという問題があった。そこで、インナーリー
ドの先端部の表裏両面をそれぞれ同時に一対の金型で圧
印する方法が提案されている。この方法によればインナ
ーリードの先端部の平坦度を所定値にすることができる
と共に断面形状の変形を防止することができる（特開平
７−３２０５４号公報参照）。
と、インナーリード４の機能面の平坦度は、深さ２０μ
ｍ〜３０μｍの平たたき（コイニング）を施すことによ
り得られていたが、インナーリード４の機能面の断面形
状は、台形状に変形してしまい、リード幅が極端に増大
してしまうという問題があった。そこで、インナーリー
ドの先端部の表裏両面をそれぞれ同時に一対の金型で圧
印する方法が提案されている。この方法によればインナ
ーリードの先端部の平坦度を所定値にすることができる
と共に断面形状の変形を防止することができる（特開平
７−３２０５４号公報参照）。
【０００５】
【発明が解決しようとする課題】しかし、この方法で
は、インナーリードの先端部のみの平坦度を所定値にす
ること及び断面形状の変形を防止することは可能である
が、インナーリードの先端部から後端部にかけては打ち
抜き加工の際に生じる断面形状の変形（ねじれ）がその
まま残っていることになる。半導体素子の電極部とイン
ナーリードの機能面とをワイヤボンディングする際は、
インナーリードをクランプする必要があるが、インナー
リードの先端部から後端部にかけて変形（ねじれ）があ
ると、インナーリードの機能面の先端部が位置ズレを起
こし、ボンディング不良が発生するという問題があっ
た。従って、本発明の目的は、ねじれのない精度の高い
インナーリードを有するリードフレーム及びリードフレ
ームの製造方法を提供することにある。
は、インナーリードの先端部のみの平坦度を所定値にす
ること及び断面形状の変形を防止することは可能である
が、インナーリードの先端部から後端部にかけては打ち
抜き加工の際に生じる断面形状の変形（ねじれ）がその
まま残っていることになる。半導体素子の電極部とイン
ナーリードの機能面とをワイヤボンディングする際は、
インナーリードをクランプする必要があるが、インナー
リードの先端部から後端部にかけて変形（ねじれ）があ
ると、インナーリードの機能面の先端部が位置ズレを起
こし、ボンディング不良が発生するという問題があっ
た。従って、本発明の目的は、ねじれのない精度の高い
インナーリードを有するリードフレーム及びリードフレ
ームの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、上記目的を実
現するため、素子搭載部に搭載される半導体素子にイン
ナーリードを電気的に接続して半導体装置を構成するた
めのリードフレームにおいて、前記インナーリードの機
能面が圧縮（コイニング）加工されていると共に、前記
インナーリードの裏面が樹脂封止体の端部の近傍まで圧
縮（コイニング）加工されていることを特徴とするリー
ドフレームを提供する。
現するため、素子搭載部に搭載される半導体素子にイン
ナーリードを電気的に接続して半導体装置を構成するた
めのリードフレームにおいて、前記インナーリードの機
能面が圧縮（コイニング）加工されていると共に、前記
インナーリードの裏面が樹脂封止体の端部の近傍まで圧
縮（コイニング）加工されていることを特徴とするリー
ドフレームを提供する。
【０００７】上記構成によれば、インナーリードの機能
面のみならず、インナーリードの裏面を樹脂封止体の端
部の近傍まで圧縮加工しているので、インナーリードの
機能面の平坦度を所定値にすると共に断面形状の変形を
防止してリード幅の増大を無くすことができ、半導体素
子の電極部とインナーリードの機能面とをワイヤボンデ
ィングする際、金線等の圧着を良好に行うことができ
る。さらに、インナーリードの先端部から後端部にかけ
ての断面形状の変形（ねじれ）を防止することができ、
半導体素子の電極部とインナーリードの機能面とをワイ
ヤボンディングする際、インナーリードの機能面の先端
部の位置決めを高精度に行ってボンディングを良好に行
うことができる。
面のみならず、インナーリードの裏面を樹脂封止体の端
部の近傍まで圧縮加工しているので、インナーリードの
機能面の平坦度を所定値にすると共に断面形状の変形を
防止してリード幅の増大を無くすことができ、半導体素
子の電極部とインナーリードの機能面とをワイヤボンデ
ィングする際、金線等の圧着を良好に行うことができ
る。さらに、インナーリードの先端部から後端部にかけ
ての断面形状の変形（ねじれ）を防止することができ、
半導体素子の電極部とインナーリードの機能面とをワイ
ヤボンディングする際、インナーリードの機能面の先端
部の位置決めを高精度に行ってボンディングを良好に行
うことができる。
【０００８】また、本発明は、上記目的を実現するた
め、素子搭載部に搭載される半導体素子にインナーリー
ドを電気的に接続して半導体装置を構成するためのリー
ドフレームの製造方法において、前記素子搭載部及びイ
ンナーリード等を打ち抜き加工により形成する工程と、
前記インナーリードの裏面を樹脂封止体の端部の近傍ま
で圧縮（コイニング）加工する工程と、前記インナーリ
ードの機能面を圧縮（コイニング）加工する工程とを含
むことを特徴とするリードフレームの製造方法を提供す
る。
め、素子搭載部に搭載される半導体素子にインナーリー
ドを電気的に接続して半導体装置を構成するためのリー
ドフレームの製造方法において、前記素子搭載部及びイ
ンナーリード等を打ち抜き加工により形成する工程と、
前記インナーリードの裏面を樹脂封止体の端部の近傍ま
で圧縮（コイニング）加工する工程と、前記インナーリ
ードの機能面を圧縮（コイニング）加工する工程とを含
むことを特徴とするリードフレームの製造方法を提供す
る。
【０００９】
【発明の実施の形態】図１は、本発明によるリードフレ
ームの実施形態を有する半導体装置の一例を示す断面側
面図である。この半導体装置１０は、リードフレーム１
１にチップ（半導体素子）１５が固定および接続されて
モールド樹脂（樹脂封止体）１６により封止された構成
となっている。リードフレーム１１は、平坦に形成され
たアイランド（素子搭載部）１２、外部回路に接続され
るアウターリード１３及びアイランド１２の周囲に所定
間隔をあけて配置されるインナーリード１４等で構成さ
れている。
ームの実施形態を有する半導体装置の一例を示す断面側
面図である。この半導体装置１０は、リードフレーム１
１にチップ（半導体素子）１５が固定および接続されて
モールド樹脂（樹脂封止体）１６により封止された構成
となっている。リードフレーム１１は、平坦に形成され
たアイランド（素子搭載部）１２、外部回路に接続され
るアウターリード１３及びアイランド１２の周囲に所定
間隔をあけて配置されるインナーリード１４等で構成さ
れている。
【００１０】リードフレーム１１は、例えば鉄−ニッケ
ル４２％合金等の金属板を打ち抜き加工して、アイラン
ド１２、アウターリード１３、インナーリード１４、タ
イバー等を形成し、インナーリード１４の裏面にモール
ド樹脂１６の端部の近傍まで平たたき（コイニング）等
の圧縮加工を施し、その後インナーリード４の機能面に
平たたき（コイニング）等の圧縮加工を施して作製され
る。
ル４２％合金等の金属板を打ち抜き加工して、アイラン
ド１２、アウターリード１３、インナーリード１４、タ
イバー等を形成し、インナーリード１４の裏面にモール
ド樹脂１６の端部の近傍まで平たたき（コイニング）等
の圧縮加工を施し、その後インナーリード４の機能面に
平たたき（コイニング）等の圧縮加工を施して作製され
る。
【００１１】図２（Ａ）は、打ち抜き加工後のインナー
リード１４、４の断面形状の一例を示し、同図（Ｂ）
は、本実施形態による圧縮加工後のインナーリード１４
の断面形状の一例を示し、同図（Ｃ）は、従来の圧縮加
工後のインナーリード４の断面形状の一例を示す図であ
る。これらの図からも明らかなように、打ち抜き加工直
後のインナーリード１４、４の断面形状（Ａ）は、台形
状を崩した形状をしており、機能面に平坦部が形成され
ておらず、また、従来の圧縮加工直後のインナーリード
４の断面形状（Ｃ）は、機能面に平坦部が形成されてい
るが、依然台形状のままであり、リード幅が増大してい
る。
リード１４、４の断面形状の一例を示し、同図（Ｂ）
は、本実施形態による圧縮加工後のインナーリード１４
の断面形状の一例を示し、同図（Ｃ）は、従来の圧縮加
工後のインナーリード４の断面形状の一例を示す図であ
る。これらの図からも明らかなように、打ち抜き加工直
後のインナーリード１４、４の断面形状（Ａ）は、台形
状を崩した形状をしており、機能面に平坦部が形成され
ておらず、また、従来の圧縮加工直後のインナーリード
４の断面形状（Ｃ）は、機能面に平坦部が形成されてい
るが、依然台形状のままであり、リード幅が増大してい
る。
【００１２】一方、上記実施形態による圧縮加工直後の
インナーリード１４の断面形状（Ｂ）は、矩形状となっ
てリード幅の増大は無く、さらに機能面に平坦部が形成
されている。従って、インナーリード１４の機能面の平
坦度を所定値にすると共に断面形状の変形を防止してリ
ード幅の増大を無くすことができるので、チップ１５の
電極部とインナーリード１４の機能面とをワイヤボンデ
ィングする際、金線等の圧着を良好に行うことができ
る。さらに、インナーリード１４の先端部から後端部に
かけて変形（ねじれ）を防止することができるので、チ
ップ１５の電極部とインナーリード１４の機能面とをワ
イヤボンディングする際、インナーリード１４の機能面
の先端部の位置決めを高精度に行ってボンディングを良
好に行うことができる。
インナーリード１４の断面形状（Ｂ）は、矩形状となっ
てリード幅の増大は無く、さらに機能面に平坦部が形成
されている。従って、インナーリード１４の機能面の平
坦度を所定値にすると共に断面形状の変形を防止してリ
ード幅の増大を無くすことができるので、チップ１５の
電極部とインナーリード１４の機能面とをワイヤボンデ
ィングする際、金線等の圧着を良好に行うことができ
る。さらに、インナーリード１４の先端部から後端部に
かけて変形（ねじれ）を防止することができるので、チ
ップ１５の電極部とインナーリード１４の機能面とをワ
イヤボンディングする際、インナーリード１４の機能面
の先端部の位置決めを高精度に行ってボンディングを良
好に行うことができる。
【００１３】そして、チップ１５が、アイランド１２上
に搭載されて例えばダイボンディングによって固定さ
れ、このチップ１５の電極部が、対応するインナーリー
ド１４の機能面に例えば金線等のワイヤボンディングに
よって電気的に接続される。そして、アイランド１２、
インナーリード１４及びボンディングワイヤ１７を含む
チップ１５全体が、モールド樹脂１６により覆われて封
止される。その後、タイバーが切断され、必要に応じて
アウターリード１３が折り曲げされて半導体装置１０が
構成される。
に搭載されて例えばダイボンディングによって固定さ
れ、このチップ１５の電極部が、対応するインナーリー
ド１４の機能面に例えば金線等のワイヤボンディングに
よって電気的に接続される。そして、アイランド１２、
インナーリード１４及びボンディングワイヤ１７を含む
チップ１５全体が、モールド樹脂１６により覆われて封
止される。その後、タイバーが切断され、必要に応じて
アウターリード１３が折り曲げされて半導体装置１０が
構成される。
【００１４】以上のように、インナーリード１４の機能
面を圧縮加工する直前に、インナーリード１４の裏面を
モールドエリア（パッケージエリア）ぎりぎりまで圧縮
加工しているので、インナーリード１４の機能面の圧縮
加工深さを浅く調整することができ、インナーリード１
４の機能面の平坦度を所定値にするのみならずリード幅
の増大を無くすことができると共に、インナーリード１
４の先端部から後端部にかけての変形（ねじれ）を防止
することができる。
面を圧縮加工する直前に、インナーリード１４の裏面を
モールドエリア（パッケージエリア）ぎりぎりまで圧縮
加工しているので、インナーリード１４の機能面の圧縮
加工深さを浅く調整することができ、インナーリード１
４の機能面の平坦度を所定値にするのみならずリード幅
の増大を無くすことができると共に、インナーリード１
４の先端部から後端部にかけての変形（ねじれ）を防止
することができる。
【００１５】
【発明の効果】以上述べたように、本発明によれば、ね
じれのない精度の高いインナーリードを形成することが
できるので、半導体装置として構成した場合の歩留りを
向上させ、信頼性を高めることができる。
じれのない精度の高いインナーリードを形成することが
できるので、半導体装置として構成した場合の歩留りを
向上させ、信頼性を高めることができる。
【図１】本発明によるリードフレームの実施形態を有す
る半導体装置の一例を示す断面側面図である。
る半導体装置の一例を示す断面側面図である。
【図２】打ち抜き加工後のインナーリードの断面形状の
一例、本実施形態による圧縮加工後のインナーリードの
断面形状の一例及び従来の圧縮加工後のインナーリード
の断面形状の一例を示す図である。
一例、本実施形態による圧縮加工後のインナーリードの
断面形状の一例及び従来の圧縮加工後のインナーリード
の断面形状の一例を示す図である。
【図３】従来のリードフレームの一例を示す部分平面図
である。
である。
１ リードフレーム ２ アイランド ３ アウターリード ４ インナーリード ５ タイバー １０ 半導体装置 １１ リードフレーム １２ アイランド １３ アウターリード １４ インナーリード １５ チップ １６ モールド樹脂 １７ ボンディングワイヤ
Claims (3)
- 【請求項１】 素子搭載部に搭載される半導体素子にイ
ンナーリードを電気的に接続して半導体装置を構成する
ためのリードフレームにおいて、 前記インナーリードの機能面が圧縮（コイニング）加工
されていると共に、前記インナーリードの裏面が樹脂封
止体の端部の近傍まで圧縮（コイニング）加工されてい
ることを特徴とするリードフレーム。 - 【請求項２】 前記インナーリードが矩形の断面を有す
る請求項１に記載のリードフレーム。 - 【請求項３】 素子搭載部に搭載される半導体素子にイ
ンナーリードを電気的に接続して半導体装置を構成する
ためのリードフレームの製造方法において、 前記素子搭載部及びインナーリード等を打ち抜き加工に
より形成する工程と、 前記インナーリードの裏面を樹脂封止体の端部の近傍ま
で圧縮（コイニング）加工する工程と、 前記インナーリードの機能面を圧縮（コイニング）加工
する工程とを含むことを特徴とするリードフレームの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10028900A JPH11233702A (ja) | 1998-02-10 | 1998-02-10 | リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10028900A JPH11233702A (ja) | 1998-02-10 | 1998-02-10 | リードフレーム及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233702A true JPH11233702A (ja) | 1999-08-27 |
Family
ID=12261291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10028900A Pending JPH11233702A (ja) | 1998-02-10 | 1998-02-10 | リードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233702A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG102051A1 (en) * | 2001-05-25 | 2004-02-27 | Shinko Electric Ind Co | Method of production of lead frame, lead frame, and semiconductor device |
-
1998
- 1998-02-10 JP JP10028900A patent/JPH11233702A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG102051A1 (en) * | 2001-05-25 | 2004-02-27 | Shinko Electric Ind Co | Method of production of lead frame, lead frame, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444410B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
| US20080122048A1 (en) | Stamped leadframe and method of manufacture thereof | |
| US20020149090A1 (en) | Lead frame and semiconductor package | |
| JP2951308B1 (ja) | リードフレームの製造方法 | |
| JP2957335B2 (ja) | リードフレームの製造方法 | |
| JPH11233702A (ja) | リードフレーム及びその製造方法 | |
| JP3153197B2 (ja) | 半導体装置 | |
| JPH088375A (ja) | 半導体装置およびその製造に使用されるリードフレーム並びに金型 | |
| KR20020090328A (ko) | 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치 | |
| JP2519651Y2 (ja) | 樹脂封止型マルチチップパッケージのリードフレーム | |
| JP2859057B2 (ja) | リードフレーム | |
| JP2646694B2 (ja) | リードフレーム | |
| JPS63308358A (ja) | リ−ドフレ−ム | |
| JP2700902B2 (ja) | リードフレームの製造方法 | |
| JP2527503B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JPS63308359A (ja) | リ−ドフレ−ムの製造方法 | |
| JP4018595B2 (ja) | 半導体装置、半導体装置に用いるリードフレーム及びその製造方法 | |
| JP4266429B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JPH02197158A (ja) | リードフレームの製造方法 | |
| JPS5812452Y2 (ja) | 半導体装置 | |
| JPH0685141A (ja) | 半導体装置 | |
| JP2865458B2 (ja) | 半導体装置の製造方法 | |
| JP2707153B2 (ja) | リードフレームの製造方法 | |
| JPS58124256A (ja) | 半導体装置の製造方法 |