KR0125870Y1 - 반도체 패키지용 리드프레임 - Google Patents

반도체 패키지용 리드프레임

Info

Publication number
KR0125870Y1
KR0125870Y1 KR2019910022405U KR910022405U KR0125870Y1 KR 0125870 Y1 KR0125870 Y1 KR 0125870Y1 KR 2019910022405 U KR2019910022405 U KR 2019910022405U KR 910022405 U KR910022405 U KR 910022405U KR 0125870 Y1 KR0125870 Y1 KR 0125870Y1
Authority
KR
South Korea
Prior art keywords
paddle
lead
frame
package
assembly
Prior art date
Application number
KR2019910022405U
Other languages
English (en)
Other versions
KR930016252U (ko
Inventor
백영상
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019910022405U priority Critical patent/KR0125870Y1/ko
Publication of KR930016252U publication Critical patent/KR930016252U/ko
Application granted granted Critical
Publication of KR0125870Y1 publication Critical patent/KR0125870Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안을 반도체 패키지용 리드프레임에 관한것으로, 리드들이 고정되는 리드어셈블리와 패들이 고정되는 패들어셈블리를 별도로 제작하여 결합함으로써, 패들의 크기를 증가시킬 수 있게 되어 패키지를 제조하여 사용할 때 패들을 통한 열방출효과를 향상시키는 효과가 있고, 패들을 지지하기 위한 타이바를 배제할 수 있게 되어 종래와 같이 패키지의 제조시 타이바를 통하여 패키지의 내측으로 습기가 침투되어 불량이 발생되는 것을 방지하는 효과가 있다.

Description

반도체 패키지용 리드프레임
제1도 및 제2도는 통상적인 반도체 패키지의 구성을 보이는 단면도 및 내부확대 평면도.
제3도는 본 고안 반도체 패키지용 리드 프레임의 구성을 보인 사시도.
제4도는 본 고안의 요부인 패들어셈블리의 구성을 보인 사시도.
제5도는 본 고안의 리드프레임을 이용하여 제조된 패키지의 구성을 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 사이드프레임 12 : 리드
13 : 리드어셈블리 14 : 절연테이프
21 : 인너프레임 22 : 연결간
23 : 패들 24 : 패들어셈블리
본 고안은 반도체 패키지용 리드프레임에 관한것으로 특히, 리드프레임의 패들의 단면적을 증가시켜 디바이스의 열방출을 용이하게 함과 아울러 타이바를 제거하여 습기침투를 방지 함으로써 패키지의 신뢰성을 향상 시킬수 있도록한 반도체 패키지용 리드프레임에 관한것이다.
종래의 일반적인 반도체 패키지는 제1도에 도시한 바와같이 리드프레임(Lead frame)(1)의 패들(paddle)(2)위에 반도체 칩(3)을 접착제(4)를 이용하여 부착고정하고, 다이어태치(Die attach)된 칩(3)의 본드패드(bond pad)와 상기 리드프레임(1)의 인너리드(inner lead)(5)를 금속와이어(6)를 이용하여 전기적으로 접속 연결하며, 와이어 본딩(wire bonding)이 완료된 칩(3)과 리프드레임(1)의 아웃리드(7)를 포함하는 일정부위를 에폭시 몰딩 컴파운드(Epoxy Molding Compound)로 몰딩한 몸체부(8)로 구성으로 되어있다.
상기 리드프레임(1)은 제2도에 도시한 바와같이 사이드레일(9)(9`)의 내측에 반도체칩(3)이 고정되는 패들(2)이 타이바(10)(10`)에 의해 지지되고, 상기 반도체 칩(3)에 와이어 본딩되는 인너리드(5) 및 아웃리드(7)는 댐바(도시되지않음)에 의하여 지지된 구조로 되어 있는바, 이와같은 리드프레임(1)을 이용하여 상기의 공정과 같이 몰딩하여 패키지를 형성한후, 리드프레임(1)의 타이바(10)(10`) 및 댐바를 컷팅하는 트리밍(Trimming)공정과 아웃리드(7)를 소정의 모양으로 절록형성하는 포밍(froming) 공정 및 통상적인 플래팅(plating)공정의 순으로 반도체 패키지를 제작하는 것이다.
통상, 상기와같이 구성되는 반도체 패키지는 그의 열방출이 패키지의 신뢰성을 좌,우하는 바, 최근에는 열방출의 효과를 높이기 위해 리드프레임의 패들 사이즈를 장착할 칩보다 크게 제작하여 칩의 지지 목적이외의 열방출을 보다 효율적으로 할 수 있도록 리드프레임을 구성하는 추세에 있다.
그러나, 상기한 바와같은 종래의 반도체 패키지용 리드프레임(1)은 그의 패들(2) 사이즈가 한정되어 있어 많은 열을 발산하는 디바이스의 경우, 그 열을 방출시키는데 많은 문제점이 있는 것이었으며, 또한, 컷팅된 리드프레임(1)의 타이바(10)(10`)가 패키지 외부로 노출되어 있어 그 타이바(10)(10`)를 통해 습기가 침투되므로 패키지의 품질을 저하 시키는 문제점이 있는 것이었다.
상기와 같은 문제점을 해결하기 위한 본 고안의 주목적은 상기와 같은 여러 문제점을 갖지 않는 반도체 패키지용 리드프레임을 제공함에 있다.
본 고안의 다른 목적은 리드프레임의 패들을 크게 형성하여 열팽창능률을 향상시키도록 하는데 적합한 반도체 패키지용 리드프레임을 제공함에 있다.
본 고안의 또다른 목적은 타이바를 배제하여 타이바를 통한 습기침투에 의하여 패키지의 품질이 저하되는 것을 방지하도록 하는데 적합한 반도체 패키지용 리드프레임을 제공함에 있다.
상기와 같은 본 고안의 목적을 달성하기 위하여 4각 틀체상의 사이드프레임 내측변부에 일정폭과 길이를 갖는 수개의 리드들이 각각 고정되어 있는 리드어셈블리와,
그 리드어셈블리와 분리되어 있으며 상기 리드들의 상면에 절연테이프로 고정부착되는 4각 틀체상의 인너프레임 내측면에 고정되는 수개의 연결간에 의하여 패들이 연결되어 있는 패들어셈블리를 구비하여서 구성되는 것을 특징으로 하는 반도체 패키지용 리드프레임이 제공된다.
이하, 상기와 같이 구성되는 본 고안 반도체 패키지용 리드프레임을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제3도는 본 고안 반도체 패키지용 리드 프레임의 구성을 보인 사시도이고, 제4도는 본 고안의 요부인 패들어셈블리의 구성을 보인 사시도로서, 도시된 바와 같이, 본 고안 반도체 패키지용 리드프레임은 카파 얼로이(COPPER-ALLAY)재질의 4각 틀체상으로된 사이드프레임(11) 내측변부에 일정폭과 길이를 갖는 수개의 리드(12)들이 각각 일체로 고정되어 있는 리드어셈블리(13)와, 상기 리드(12)들의 상면에 절연 테이프(14)로 고정부착되며 카파 얼로이 재질로된 4각 틀체상의 인너프레임(21) 내측면에 일체로 고정되는 수개의 연결간(22)에 의하여 패들(23)이 일체로 연결되어 있는 패들어셈블리(24)로 구성되어 있다.
즉, 상기 리드(12)들이 설치되어 있는 리드어셈블리(13)와 패들(23)이 설치된 패들어셈블리(24)를 별도로 제작하여 리드어셈블리(13)의 리드(12)들의 상면에 절연테이프(14)로 패들어셈블리(24)의 인너프레임(21)을 접착고정하여 구성한 것이다.
또한, 상기 패들어셈블리(13)는 패키지의 조립시 높이를 낮추기 위하여 인너프레임(21)의 내측에 설치된 패들(23)이 인너프레임(21)의 높이보다 일정높이(H)로 낮게 다운-셋팅되어 있는 것을 특징으로 한다.
도면중 미설명 부호 25는 리드어셈블리(13)와 패들어셈블리(24)의 결합시 리드(12)들의 전단부 상면이 노출되도록 형성된 리드노출공들이다.
상기와 같이 구성되어 있는 본 고안 반도체 패키지용 리드프레임을 이용하여 패키지를 제조하는 방법을 도 5를 참조하여 설명하면 다음과 같다.
프레스에서 프레싱금형을 이용한 프레싱작업에 의하여 리드(12)들이 사이드프레임(11)에 일체로 설치되는 리드어셈블리(13)를 제조하고, 별도의 프레싱금형을 이용한 프레싱작업에 의하여 패들(23)이 인너프레임(21)에 일체로 설치된 패들어셈블리(24)를 제작한다.
상기와 같이 제조된 리드어셈블리(13)의 리드(12)들 상면에 절연테이프(14)를 이용하여 패들어셈블리(24)이 인너프레임(21)을 고정부착한다.
그런 다음, 상기 패들어셈블리(24)가 부착된 리드어셈블리(13)를 다이본딩장비로 이동하여 패들(23)의 상면에 접착제(31)를 이용하여 반도체 칩(32)를 고정부착하는 다이본딩을 실시한다.
그런 다음, 와이어본딩장비로 이송하여 상기 반도체 칩(32)의 칩패드(미도시)와 패들어셈블리(24)이 리드노출공(25)으로 노출된 리드(12)들의 전단부 상면을 금속와이어(32)으로 연결하는 와이어본딩을 실시한다.
그런 다음, 몰딩장비로 이송하여 상기 칩(32), 패들어셈블리(24), 금속와이어(33), 리드(12)들의 일정부분을 감싸도록 에폭시로 몸체부(34)를 형성하는 몰딩을 실시한다.
그런 다음, 몸체부(34)의 외측으로 돌출된 리드(12)의 일정부분을 절단하는 트리밍과, 소정형태로 절곡하는 포밍을 차례로 진행하여 패키지(40)을 완성한다.
상기의 실시예에서는 1개의 패키지(40)를 만들기 위한 리드프레임을 예로들어 설명하였으나, 꼭 그에 한정하는 것은 아니고, 상기와 같은 유니트 단위의 리드프레임을 연속적으로 수개형성한 스트립형태의 리드프레임의 구성도 가능하며, 본 고안의 사상과 범주를 벗어나지 않는 범위내에서 얼마든지 응용이 가능하다.
이상에서 상세히 설명한 바와같이 본 고안에 의한 반도체 패키지용 리드프레임은 패들이 설치된 패들어셈블리와 리드들이 설치된 리드어셈블리들이 별도로 제조되어 결합되어 있고, 그 패들어셈블리가 패키지의 제조시 에폭시로 감싸도록 몰딩되어 있으므로, 종래와 같이 패들을 지지하기 위한 타이바를 배제할 수 있게 되어, 본 고안의 리드프레임을 이용한 패키지의 제조시 타이바를 통하여 몸체부의 내측으로 습기가 스며드는 것을 방지할 수 있게 됨으로써, 습기에 의한 패키지의 불량발생을 방지하는 효과가 있다.
또한, 패들이 설치된 패들어셈블리가 일체로 되어 있어서, 패키지의 제조시 칩에서 발생되는 열이 패들을 통하여 방출되는 열방출면적이 결과적으로 넓어지게 되어 열방출효과가 향상되는 효과가 있다.

Claims (2)

  1. 4각 틀체상의 사이드프레임 내측변부에 일정폭과 길이를 갖는 수개의 리드들이 각각 고정되어 있는 리드어셈블리와, 그 리드어셈블리와 분리되어 있으며 상기 리드들의 상면에 절연테이프로 고정부착되는 4각 틀체상의 인너프레임 내측면에 고정되는 수개의 연결간에 의하여 패들이 연결되어 있는 패들어셈블리를 구비하여서 구성되는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  2. 제 1 항에 있어서, 상기 패들은 상기 인너프레임에 대하여 하측으로 일정 깊이(H)로 다운-셋팅되어 있는 것을 특징으로 하는 반도체 패키지용 리드프레임.
KR2019910022405U 1991-12-16 1991-12-16 반도체 패키지용 리드프레임 KR0125870Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910022405U KR0125870Y1 (ko) 1991-12-16 1991-12-16 반도체 패키지용 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910022405U KR0125870Y1 (ko) 1991-12-16 1991-12-16 반도체 패키지용 리드프레임

Publications (2)

Publication Number Publication Date
KR930016252U KR930016252U (ko) 1993-07-28
KR0125870Y1 true KR0125870Y1 (ko) 1998-10-01

Family

ID=19324366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910022405U KR0125870Y1 (ko) 1991-12-16 1991-12-16 반도체 패키지용 리드프레임

Country Status (1)

Country Link
KR (1) KR0125870Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge

Also Published As

Publication number Publication date
KR930016252U (ko) 1993-07-28

Similar Documents

Publication Publication Date Title
US10490486B2 (en) Semiconductor device
US7410834B2 (en) Method of manufacturing a semiconductor device
US6437429B1 (en) Semiconductor package with metal pads
US6229200B1 (en) Saw-singulated leadless plastic chip carrier
US6424024B1 (en) Leadframe of quad flat non-leaded package
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
US20020056905A1 (en) Semiconductor device and method of fabricating the same
KR100781149B1 (ko) 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
KR0125870Y1 (ko) 반도체 패키지용 리드프레임
JP3134445B2 (ja) 樹脂封止型半導体装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
JP3747991B2 (ja) 半導体装置の製造方法
KR100281122B1 (ko) 반도체패키지
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
KR0152943B1 (ko) 리드 프레임 및 반도체 패키지
KR200187484Y1 (ko) 반도체 패키지
KR100290783B1 (ko) 반도체 패키지
KR100214568B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
JP2000049275A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR0119764Y1 (ko) 반도체 패키지
KR19980020728A (ko) 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
JPH09213866A (ja) 樹脂封止型半導体装置およびその製造に用いられるリードフレームおよび半導体チップ
JP2009224726A (ja) Ｃｏｌ型半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee