JP2004087863A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004087863A JP2004087863A JP2002247946A JP2002247946A JP2004087863A JP 2004087863 A JP2004087863 A JP 2004087863A JP 2002247946 A JP2002247946 A JP 2002247946A JP 2002247946 A JP2002247946 A JP 2002247946A JP 2004087863 A JP2004087863 A JP 2004087863A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- common
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】複数種類の共通リードのそれぞれの支持を強化する。
【解決手段】それぞれに少なくともＬ字型リード部１ｃを有した２つのバーリード１ｆ，１ｇを有し、かつ一方のバーリード１ｆが枠状のものであり、かつ他方のバーリード１ｇがコ字型を成すとともに、枠状のバーリード１ｆの外側にこれを囲むようにコ字型のバーリード１ｇが配置されており、したがって、半導体チップ２の主面２ｂの４辺のうち２組の直交する２辺に沿って２つのバーリード１ｆ，１ｇのそれぞれの一辺が並んで配置され、かつそれぞれのバーリード１ｆ，１ｇが両者とも２つの吊りリード１ｅによって支持されたリードフレーム１を用いてＱＦＰを組み立てることにより、バーリード１ｆ，１ｇの支持強度を向上できるため、ダイボンディングの安定化を図ることができる。
【選択図】 図３
【解決手段】それぞれに少なくともＬ字型リード部１ｃを有した２つのバーリード１ｆ，１ｇを有し、かつ一方のバーリード１ｆが枠状のものであり、かつ他方のバーリード１ｇがコ字型を成すとともに、枠状のバーリード１ｆの外側にこれを囲むようにコ字型のバーリード１ｇが配置されており、したがって、半導体チップ２の主面２ｂの４辺のうち２組の直交する２辺に沿って２つのバーリード１ｆ，１ｇのそれぞれの一辺が並んで配置され、かつそれぞれのバーリード１ｆ，１ｇが両者とも２つの吊りリード１ｅによって支持されたリードフレーム１を用いてＱＦＰを組み立てることにより、バーリード１ｆ，１ｇの支持強度を向上できるため、ダイボンディングの安定化を図ることができる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、共通リードを有した半導体装置における共通リードの支持強度向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体パッケージ（半導体装置）では、小型を維持しつつ電源を強化する技術として、アウタリード数を増やさずに半導体チップの主面上に電源用の共通リードを配置し、さらに半導体チップの電源用の表面電極と共通リードとをワイヤで接続して半導体チップから共通リードに電源を供給する技術がある。
【０００３】
特開平４−１７４５５１号公報には、半導体チップの主面上に枠状の電源用の共用インナリード（共通リード）を配置して、半導体チップと共用インナリードとを絶縁性接着材を介して接着し、この共用インナリードと半導体チップの電源用のパッドとをワイヤで接続し、パッドから所望の電源を供給する構造が記載されている。
【０００４】
【発明が解決しようとする課題】
ところが、特開平４−１７４５５１号公報には、１種類の共用インナリードが半導体チップ上に配置されている構造が主として記載されており、また、その変形例として２種類以上の共用インナリードが設けられている場合が記載されているが、その際、２種類以上の共用インナリードを有した半導体装置において１箇所のみでしか支持されていない共用インナリードが少なくとも１種類は存在している。
【０００５】
このように、共用インナリードの支持が１箇所でしか行われていないと、共用インナリードの支持強度が不十分になることが問題となる。
【０００６】
すなわち、半導体装置の小型化や電源強化などを目的として、２系統（例えば、ＶｄｄとＶｓｓなど）の電源を設けたい場合に、少なくとも２つの共用インナリードを半導体チップ上に配置することになるが、その際、共用インナリードの支持が１箇所でしか行われていないと、共用インナリードの支持強度が不十分である。
【０００７】
その結果、ダイボンディングが不安定になることが問題である。
【０００８】
また、特開平４−１７４５５１号公報では、半導体チップのパッド配列として外周パッド配列のみが紹介されており、共用インナリードとワイヤで接続する上で外周パッド配列以外のパッド配列についての記載は見当たらない。
【０００９】
したがって、外周パッド配列の内側に配置された共用インナリードに対してパッドと共用インナリードとをワイヤで接続すると、各パッドとインナリードとを接続しているワイヤ列において共用インナリードと接続したワイヤ分の隙間が形成され、その結果、樹脂成形時にワイヤ流れを引き起こすことが問題となる。
【００１０】
本発明の目的は、複数種類の共通リードのそれぞれの支持を強化する半導体装置およびその製造方法を提供することにある。
【００１１】
本発明のその他の目的は、コスト低減化を図る半導体装置およびその製造方法を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１４】
本発明は、複数の表面電極を有する半導体チップと、前記半導体チップの主面上に配置された電源用の共通リードと、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップの複数の表面電極とこれに対応する前記複数のリードとをそれぞれ電気的に接続する複数のワイヤとを有するものであり、前記半導体チップの主面には、その外形に沿って複数の表面電極が並んで形成されているとともに前記主面上の前記表面電極の内側の位置に対応した箇所に前記共通リードが配置され、かつ前記半導体チップの主面の前記共通リードより内側の位置に回路とこの回路に電源を供給する電源用表面電極とが形成されており、前記電源用表面電極と前記共通リードとがワイヤによって接続されているものである。
【００１５】
また、本発明は、少なくともＬ字型リード部をそれぞれに有した２つの共通リードが設けられるとともに、前記２つの共通リードがそれぞれ少なくとも２本の吊りリードによって支持されており、かつ前記２つの共通リードの周囲に複数のリードが配置されたリードフレームを準備する工程と、主面に複数の表面電極が形成された半導体チップを準備する工程と、前記半導体チップの主面の４辺のうち何れか１組の直交する２辺に沿って前記２つの共通リードのそれぞれの何れか一辺が並んで配置された状態で、前記半導体チップの主面と前記２つの共通リードとを接着材を介して接着する工程と、前記半導体チップの信号用表面電極とこれに対応する前記リードとをワイヤによって電気的に接続する工程と、前記半導体チップの第１の電源用表面電極と前記２つの共通リードのうちの一方とをワイヤによって電気的に接続する工程と、前記半導体チップの第２の電源用表面電極と前記２つの共通リードのうちの他方とをワイヤによって電気的に接続する工程と、前記半導体チップと前記ワイヤと前記共通リードを樹脂封止する工程とを有するものである。
【００１６】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１７】
また、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１８】
さらに、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１９】
また、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【００２０】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置（ＱＦＰ）の構造の一例を示す図であり、図３のＡ−Ａ線に対応する箇所で切断した断面図、図２は本発明の実施の形態１の半導体装置（ＱＦＰ）の構造の一例を示す図であり、図３のＢ−Ｂ線に対応する箇所で切断した断面図、図３は図１に示すＱＦＰの組み立ておけるワイヤボンディング状態の一例を示す拡大部分平面図、図４は図３のＡ−Ａ線で切断した構造の一例を示す断面図、図５は図１に示すＱＦＰの組み立てに用いられるリードフレームの構造の一例を示す拡大部分平面図、図６は図１に示すＱＦＰの組み立てにおける接着材塗布状態の一例を示す拡大部分平面図、図７は図１に示すＱＦＰの組み立ての変形例であるテープ状の接着材貼り付け状態を示す拡大部分平面図、図８は図１に示すＱＦＰの組み立てに用いられる変形例のリードフレームの構造を示す拡大部分平面図である。
【００２３】
本実施の形態１の半導体装置は、樹脂封止形で、かつ多ピンの半導体パッケージであり、ここでは前記半導体装置の一例として、複数のアウタリード１ｂが封止体３から４方向に向かって突出したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）６を取り上げて説明する。
【００２４】
図１および図２に示すＱＦＰ６は、主面２ｂが四角形であるとともに、主面ｂの４辺に沿ってその周縁部に表面電極であるパッド２ａが複数個並んで形成された外周パッド配列の半導体チップ２を有するものである。
【００２５】
さらに、半導体チップ２の主面２ｂ上に、図３に示すように電源用の２つの共通リードであるバーリード１ｆ，１ｇが配置されている。すなわち、ＱＦＰ６は、２系統の電源（例えば、ＶｄｄとＶｓｓなど）を有した半導体装置である。
【００２６】
なお、２系統の電源を２つのバーリード１ｆ，１ｇに分けてチップ上に配置することにより、ＱＦＰ６の小型化を図れるとともに、実装面積の低減化および２系統の電源やグラウンドの強化（安定化）を図ることができる。
【００２７】
さらに、半導体チップ２は、この２つのバーリード１ｆ，１ｇと接着材（例えば、テープ状の接着材８）を介して接合している。
【００２８】
また、２つのバーリード１ｆ，１ｇは、それぞれに少なくともＬ字型リード部１ｃを有している。本実施の形態１では、図３に示すように、一方のバーリード１ｆが枠状のものであり、かつ他方のバーリード１ｇがコ字型である。これにより、両バーリード１ｆ，１ｇともそれぞれの一部にＬ字型リード部１ｃを有している。なお、枠状のバーリード１ｆの外側にこれを囲むようにコ字型のバーリード１ｇが配置されている。
【００２９】
したがって、半導体チップ２の主面２ｂの４辺のうち何れか少なくとも１組の直交する２辺上にこの２辺に沿って２つのバーリード１ｆ，１ｇのそれぞれの何れか一辺が並んで配置されている。図３に示す例では、２組の直交する２辺に対応してこの２辺に沿って２つのバーリード１ｆ，１ｇのそれぞれの一辺が並んで配置されている。つまり、４辺のうち３辺で２つのバーリード１ｆ，１ｇのそれぞれの一辺が並んでおり、残る１辺でバーリード１ｆの一辺のみが配置されている。
【００３０】
さらに、それぞれのバーリード１ｆ，１ｇは、両者とも２つの吊りリード１ｅによって支持されており、かつ４つの吊りリード１ｅが全てＱＦＰ６の角部に配置されている。
【００３１】
また、２系統の電源を有しているため、半導体チップ２の複数のパッド２ａのうち、信号用パッド（信号用表面電極）２ｆはこれに対応するインナリード１ａとワイヤ４によって電気的に接続されており、Ｖｄｄなどの第１の電源用パッド（第１の電源用表面電極）２ｄはバーリード１ｆとワイヤ４によって電気的に接続され、Ｖｓｓなどの第２の電源用パッド（第２の電源用表面電極）２ｅはバーリード１ｇとワイヤ４によって電気的に接続されている。
【００３２】
なお、バーリード１ｆ，１ｇは、例えば、０Ｖなどの基準となる電位の電源を供給するグラウンド用のパッド２ａと接続されるものであってもよい。
【００３３】
また、それぞれのインナリード１ａは、図１に示すようにアウタリード１ｂに一体となって連結しており、封止体３の外部にその側面から４方向に向けて突出してガルウィング状に曲げ成形されている。
【００３４】
さらに、封止用樹脂によって形成された封止体３は、半導体チップ２、ワイヤ４、インナリード１ａおよびバーリード１ｆ，１ｇを封止し、例えば、熱硬化性のエポキシ樹脂などで形成されている。
【００３５】
また、ワイヤ４は、例えば金線である。
【００３６】
次に、本実施の形態１のＱＦＰ６の製造方法について説明する。
【００３７】
まず、Ｌ字型リード部１ｃをそれぞれに有した枠状のバーリード１ｆおよびコ字型のバーリード１ｇの２つの共通リードが設けられるとともに、２つのバーリード１ｆ，１ｇがそれぞれ２本の吊りリード１ｅによって支持され、かつ２つのバーリード１ｆ，１ｇの周囲に複数のインナリード１ａとこれに繋がったアウタリード１ｂとが配置された図５に示すリードフレーム１を準備する。
【００３８】
なお、４つの吊りリード１ｅは、それぞれ角部に配置されており、それぞれには図２に示すような曲げ部１ｎが形成されている。この曲げ部１ｎは、吊りリード１ｅが角部に配置されている方が成形し易い。
【００３９】
さらに、４つの吊りリード１ｅ全てが角部に配置されていることにより、パッド２ａの犠牲数を最小限に留めることができ、多ピンの半導体装置にはより有効である。
【００４０】
また、各アウタリード１ｂは、その隣り同士がダムバー１ｌによって支持されており、さらに各アウタリード１ｂはその先端が枠部１ｋに連結されて支持されている。
【００４１】
一方、主面２ｂの周縁部に複数のパッド２ａが並んで形成された外周パッド配列の半導体チップ２を準備する。
【００４２】
その後、図６に示すように２つのバーリード１ｆ，１ｇに対してダイボンド材として非導電性のペースト状の接着材７を塗布する。その際、２つのバーリード１ｆ，１ｇからペースト状の接着材７がはみ出さないように塗布することが好ましく、これによって、半導体チップ２を接着した際のペースト状の接着材７のはみ出しによるパッド汚れを防ぐことができる。
【００４３】
なお、ダイボンド材としては、図７に示すような非導電性のテープ状の接着材８を用いてもよい。
【００４４】
ここで、ダイボンド材として、図６に示すペースト状の接着材７を用いた場合と、図７に示すテープ状の接着材８を用いた場合のそれぞれの特徴について説明する。
【００４５】
まず、図６に示すようなペースト状の接着材７を用いた場合、テープ状の接着材８に比較してコストが安く、かつバーリード１ｆ，１ｇのみに無駄なく塗布できるためコストの低減化を図ることができる。その結果、低コスト化を図ったＱＦＰ６の組み立てを実現できる。
【００４６】
また、バーリード１ｆ，１ｇごとに分けてペースト状の接着材７を塗布することが可能である。
【００４７】
すなわち、図７に示すテープ状の接着材８のようにバーリード１ｆとバーリード１ｇとで接着材を一体に形成するのではなく、バーリード１ｆ，１ｇごとに分けて接着材を介在できる。
【００４８】
これにより、接着材は吸湿性が高いため、ペースト状の接着材７の塗布量をなるべく少なくして吸湿が促進しないようにできる。
【００４９】
これに対してテープ状の接着材８を用いた場合、リードフレーム１の製造段階で予めテープ状の接着材８をバーリード１ｆ，１ｇに貼り付けておくことが可能なため、ダイボンディング工程の簡略化を図ることができ、ＱＦＰ６の組み立て性を向上させることができる。
【００５０】
さらに、テープ状の接着材８を採用する場合、図７に示すように、バーリード１ｆとバーリード１ｇとに跨がって１枚のテープ状の接着材８を貼り付けることにより、２つのバーリード１ｆ，１ｇを一体化させ、バーリード１ｆ，１ｇの強度を向上させることができる。
【００５１】
また、リードフレーム１を形成する際に、バーリード１ｆ，１ｇに相当する打ち抜き前の板状部材に１枚のテープ状の接着材８を貼り付けておき、貼り付け後、打ち抜き加工によりバーリード１ｆ，１ｇを形成することにより、バーリード１ｆ，１ｇの打ち抜きによる形成と同時に、テープ状の接着材８もバーリードごとに分離させることができる。
【００５２】
このようにバーリード１ｆ，１ｇ形成のための打ち抜きと同時にテープ状の接着材８も分離させることにより、テープ状の接着材８においてもバーリード１ｆ，１ｇごとに分けて介在させることが可能になってテープ状の接着材８の面積を小さくできるため、接着材による吸湿性を抑えることができる。
【００５３】
したがって、ペースト状の接着材７を採用した場合であっても、あるいはリード支持のための十分な強度を有していない薄膜のテープ状の接着材８を採用した場合であっても、バーリード１ｆ，１ｇごとに分離して接着材を介在させることができるため、接着材によって吸湿性が高められることを阻止できる。
【００５４】
なお、接着材をバーリード１ｆ，１ｇごとに分離させることは、本実施の形態１のリードフレーム１のようにバーリード１ｆ，１ｇそれぞれが２本の吊りリード１ｅで支持され、かつ４本の吊りリード１ｅがリードフレーム１の枠部１ｋに連結しているからこそできる技術である。
【００５５】
すなわち、本実施の形態１のリードフレーム１は、バーリード１ｆ，１ｇがそれぞれ２箇所で吊りリード１ｅによって支持され、さらに４本の吊りリード１ｅがリードフレーム１の枠部１ｋに連結していることにより、ＱＦＰ６の組み立てにおいてバーリード１ｆ，１ｇの支持強度を高めることができ、その結果、接着材をバーリード１ｆ，１ｇごとに分離させてバーリード１ｆとバーリード１ｇにバラバラになってもバーリード１ｆ，１ｇの強度を保つことができる。
【００５６】
その後、ダイボンディングを行う。
【００５７】
ここでは、図６に示すように、半導体チップ２の主面２ｂの４辺のうち１組の直交する２辺上でこの２辺に沿って２つのバーリード１ｆ，１ｇのそれぞれの何れか一辺が並んで配置された状態で、半導体チップ２の主面２ｂとバーリード１ｆ，１ｇとをペースト状の接着材７を介して接着する。
【００５８】
ダイボンディング時には、バーリード１ｆ，１ｇがそれぞれ２つの吊りリード１ｅによって支持され、かつこれらの吊りリード１ｅがリードフレーム１の枠部１ｋに連結しているため、バーリード１ｆ，１ｇの支持強度が高められ、これにより、ダイパッドとしての安定化を図ることができる。
【００５９】
その結果、ダイボンディングの安定化を図ることができる。
【００６０】
その後、ワイヤボンディングを行う。
【００６１】
ここでは、図３および図４に示すように、半導体チップ２の信号用パッド２ｆとこれに対応するインナリード１ａとをワイヤ４によって電気的に接続する。
【００６２】
また、半導体チップ２の第１の電源用パッド２ｄとバーリード１ｆとをワイヤ４によって電気的に接続する。
【００６３】
さらに、半導体チップ２の第２の電源用パッド２ｅとバーリード１ｇとをワイヤ４によって電気的に接続する。
【００６４】
その後、樹脂封止を行う。
【００６５】
ここでは、半導体チップ２と複数のワイヤ４とバーリード１ｆ，１ｇと複数のインナリード１ａとを封止用樹脂を用いて樹脂封止する。その際、封止用樹脂は半導体チップ２の主面２ｂ側と裏面２ｃ側とに回り込み、これによって封止体３が形成される。
【００６６】
樹脂封止後、封止体３から４方向に突出した複数のアウタリード１ｂおよび４本の吊りリード１ｅを切断してリードフレーム１の枠部１ｋから分離するとともに、各アウタリード１ｂの曲げ成形を行って各アウタリード１ｂをガルウィング状に形成する。
【００６７】
これによって、ＱＦＰ６の組み立てが完了する。
【００６８】
次に、図８に示す変形例のリードフレーム１を用いたＱＦＰ６の組み立てについて説明する。
【００６９】
なお、図８は、前記変形例のリードフレーム１を用いて行われるＱＦＰ６の組み立てにおいてワイヤボンディング終了後のワイヤリングの状態の一例を示すものである。
【００７０】
図８に示すリードフレーム１は、枠状の第１共通リードである第１バーリード１ｈと、この第１バーリード１ｈの対角線の両側の位置に第１バーリード１ｈのＬ字形に沿って配置されたＬ字型リード部１ｃを有する２つの第２バーリード（第２共通リード）１ｉ，１ｊとが設けられるとともに、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊがそれぞれ少なくとも１本の吊りリード１ｅおよびインナリード１ａによって合計２箇所以上で支持されているものであり、さらに、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊの周囲に複数のインナリード１ａが配置されているものである。
【００７１】
すなわち、半導体チップ２の主面２ｂ上においてその４辺それぞれに２系統の電源用バーリードが配置されるとともに、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊがそれぞれ少なくとも１つのインナリード１ａを介してアウタリード１ｂと直結しているものである。
【００７２】
したがって、各バーリードがワイヤ４を介さずにインナリード１ａを介してアウタリード１ｂに直結しているため、抵抗を小さくすることができ、電源の強化を図れるとともに電気的特性の向上を図ることができる。
【００７３】
また、各バーリードがインナリード１ａを介して連結されるアウタリード１ｂは、半導体チップ２の１辺において１列に並んだアウタリード１ｂ列の端部に配置されている。
【００７４】
なお、図８に示す変形例のリードフレーム１を用いたＱＦＰ６の製造では、まず、図８に示すリードフレーム１と主面２ｂに複数のパッド２ａが形成された半導体チップ２を準備し、その後、半導体チップ２の主面２ｂ上において主面２ｂの４辺それぞれに沿って枠状の第１バーリード１ｈの一辺と、第２バーリード１ｉ，１ｊのうちの何れかの一辺とを並べて配置する。
【００７５】
これによって、半導体チップ２の主面２ｂ上においてその４辺それぞれに２系統の電源用バーリードが配置される。
【００７６】
その後、半導体チップ２の主面２ｂと、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊとを接着材を介して接着するダイボンディングを行う。
【００７７】
その際、ペースト状の接着材７（図６参照）を第１バーリード１ｈおよび第２バーリード１ｉ，１ｊ上に塗布して接着してもよいし、予め第１バーリード１ｈおよび第２バーリード１ｉ，１ｊにテープ状の接着材８（図７参照）を貼り付けておいてもよい。
【００７８】
ダイボンディング時には、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊがそれぞれ少なくとも１つの吊りリード１ｅとインナリード１ａによって支持され、かつこれらの吊りリード１ｅやインナリード１ａがリードフレーム１の枠部１ｋに直接またはアウタリード１ｂを介して連結しているため、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊの支持強度を高めることができ、ダイパッドとしての安定化を向上できる。
【００７９】
その結果、ダイボンディングの安定化を図ることができる。
【００８０】
その後、ワイヤボンディングを行う。
【００８１】
ここでは、半導体チップ２の信号用表面電極である信号用パッド２ｆと、これに対応する信号用のインナリード１ａとをワイヤ４で接続する。さらに、半導体チップ２の第１の電源用表面電極である第１の電源用パッド２ｄと、第１バーリード１ｈとをワイヤ４で接続する。また、半導体チップ２の第２の電源用パッド２ｅと、第２バーリード１ｉまたは第２バーリード１ｊとをワイヤ４で接続する。
【００８２】
その後、半導体チップ２と、複数のワイヤ４と、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊと、複数のインナリード１ａを樹脂封止して封止体３（図１参照）を形成する。
【００８３】
樹脂封止後、封止体３から４方向に突出した複数のアウタリード１ｂおよび４本の吊りリード１ｅを切断してリードフレーム１の枠部１ｋ（図６参照）から分離するとともに、各アウタリード１ｂの曲げ成形を行って各アウタリード１ｂをガルウィング状に形成する。
【００８４】
これによって、ＱＦＰ６の組み立てが完了する。
【００８５】
（実施の形態２）
図９は本発明の実施の形態２の半導体装置（ＱＦＮ）の構造の一例を示す図であり、図１１のＣ−Ｃ線に対応する箇所で切断した断面図、図１０は本発明の実施の形態２の半導体装置（ＱＦＮ）の構造の一例を示す図であり、図１１のＤ−Ｄ線に対応する箇所で切断した断面図、図１１は図９に示すＱＦＮの組み立てに用いられるリードフレームの構造とワイヤボンディング状態の一例を示す拡大部分平面図、図１２は図１１のＣ−Ｃ線で切断した構造の一例を示す断面図である。
【００８６】
本実施の形態２の半導体装置は、小形かつ薄形で、さらに樹脂封止形の半導体パッケージであり、ここでは、前記半導体装置の一例としてＱＦＮ５を取り上げて説明する。
【００８７】
また、ＱＦＮ５は、図９に示すように、複数の外部端子であるリード１ｍの一部が、樹脂封止によって形成された封止体３の裏面３ａの周縁部に並んで露出して配置されたものである。
【００８８】
図９、図１０に示すＱＦＮ５の構成について説明すると、半導体基板の主面上に形成された複数の半導体素子および複数のボンディング用のパッド（表面電極）２ａを有する半導体チップ２と、半導体チップ２の周囲に配置された複数のリード１ｍと、半導体チップ２の主面２ｂにテープ状の接着材８などを介して接合する２つの共通リードであるバーリード１ｆ，１ｇと、２つのバーリード１ｆ，１ｇをそれぞれ２箇所で支持する４本の吊りリード１ｅと、半導体チップ２の複数のパッド２ａと複数のリード１ｍとをそれぞれに電気的に接続するワイヤ４と、半導体チップ２、複数のワイヤ４およびバーリード１ｆ，１ｇを樹脂封止する封止体３とからなる。
【００８９】
すなわち、ＱＦＮ５は、２系統の電源（例えば、ＶｄｄとＶｓｓなど）を有した半導体装置であり、２系統の電源を２つのバーリード１ｆ，１ｇに分けてチップ上に配置し、これによって、２系統の電源やグラウンドの強化（安定化）を図ることができる。
【００９０】
また、本実施の形態２のＱＦＮ５では、図１１に示すように、平行に配置された１組のリード延在部１ｄを少なくともそれぞれに有する２つのコ字型のバーリード１ｆ，１ｇが、対向する状態で半導体チップ２の主面２ｂ上に設けられており、さらにこの２つのバーリード１ｆ，１ｇが半導体チップ２の主面２ｂの角部において各々２本の吊りリード１ｅによって支持されている。
【００９１】
したがって、実施の形態１のＱＦＰ６と同様に、コ字型の２本のバーリード１ｆ，１ｇそれぞれが２本の吊りリード１ｅによって２箇所で支持されているため、それぞれのバーリード１ｆ，１ｇの支持強度を向上できる。
【００９２】
なお、図１１に示すリードフレーム１を用いたＱＦＮ５の製造では、まず、図１１に示すリードフレーム１と主面２ｂに複数のパッド２ａが形成された半導体チップ２を準備し、その後、半導体チップ２の主面２ｂ上において、主面２ｂの４辺のうち何れか対向する２辺それぞれに沿って２つのバーリード１ｆ，１ｇそれぞれのリード延在部１ｄが並ぶように配置する。
【００９３】
これによって、半導体チップ２の主面２ｂ上においてその対向する２辺それぞれに２系統の電源用バーリードが配置される。
【００９４】
その後、半導体チップ２の主面２ｂと、２つのバーリード１ｆ，１ｇとを接着材を介して接着するダイボンディングを行う。
【００９５】
その際、ペースト状の接着材７（図６参照）をバーリード１ｆ，１ｇ上に塗布して接着してもよいし、予めバーリード１ｆ，１ｇにテープ状の接着材８（図７参照）を貼り付けておいてもよい。
【００９６】
ダイボンディング時には、バーリード１ｆ，１ｇがそれぞれ２つの吊りリード１ｅによって支持され、かつこれらの吊りリード１ｅがリードフレーム１の枠部１ｋ（図６参照）に直接連結しているため、バーリード１ｆ，１ｇの支持強度を高めることができ、ダイパッドとしての安定化を向上できる。
【００９７】
その結果、ダイボンディングの安定化を図ることができる。
【００９８】
その後、ワイヤボンディングを行う。
【００９９】
ここでは、図１１および図１２に示すように、半導体チップ２の信号用表面電極である信号用パッド２ｆと、これに対応する信号用のリード１ｍとをワイヤ４で接続する。さらに、半導体チップ２の第１の電源用表面電極である第１の電源用パッド２ｄと、バーリード１ｆとをワイヤ４で接続する。また、半導体チップ２の第２の電源用パッド２ｅと、バーリード１ｇとをワイヤ４で接続する。
【０１００】
その後、半導体チップ２と、複数のワイヤ４と、バーリード１ｆ，１ｇと、複数のリード１ｍの一部を樹脂封止して封止体３（図９参照）を形成する。
【０１０１】
樹脂封止後、封止体３から４方向に突出した複数のリード１ｍおよび４本の吊りリード１ｅを切断してリードフレーム１の枠部１ｋ（図６参照）から分離する。
【０１０２】
これによって、ＱＦＮ５の組み立てが完了する。
【０１０３】
（実施の形態３）
図１３は本発明の実施の形態３の半導体装置に組み込まれる半導体チップにおける表面電極と共通リードの配置の一例を示す拡大部分平面図、図１４は本発明の実施の形態３の変形例の半導体チップにおける表面電極と共通リードの配置を示す拡大部分平面図である。
【０１０４】
本実施の形態３は、外周パッド配列の半導体チップ２に対して実施の形態１の図３に示すようなリードフレーム１を用いた際に、電源用表面電極である電源用パッド２ｇをバーリード（共通リード）１ｆとロジックなどの所望の回路２ｉとの近傍に設けて電源やグラウンドの安定化を図るものである。
【０１０５】
まず、図１３は、外周パッド配列で複数のパッド２ａを有する半導体チップ２と、半導体チップ２の主面２ｂ上に配置された電源用の共通リードであるバーリード１ｆと、半導体チップ２の周囲に配置された複数のインナリード１ａと、半導体チップ２の複数のパッド２ａとこれに対応する複数のインナリード１ａとをそれぞれ電気的に接続する複数のワイヤ４とを有する半導体装置を示したものである。
【０１０６】
そこで、半導体チップ２の主面２ｂには、その外形に沿って複数のパッド２ａが並んで形成されているとともに主面２ｂ上のパッド２ａ列の内側の位置に対応した箇所にバーリード１ｆが配置され、さらに主面２ｂのバーリード１ｆより内側の位置にロジックなどの回路２ｉとこの回路２ｉに電源を供給する電源用表面電極である電源用パッド２ｇとが形成されており、電源用パッド２ｇとバーリード１ｆとがワイヤ４によって電気的に接続されている。
【０１０７】
図１３に示す構造の場合、回路２ｉと外周のパッド２ａとの距離に比べて、電源用パッド２ｇとバーリード１ｆとの距離を非常に短くすることができる。
【０１０８】
すなわち、電源用パッド２ｇとバーリード１ｆとを結線するワイヤ４を非常に短くすることができ、その結果、インダクタンスを小さくすることができるとともに、ノイズを拾う要因を抑えて電源やグラウンドの安定化を図ることができる。
【０１０９】
さらに、回路２ｉの近傍にバーリード１ｆが配置されるため、電源用パッド２ｇとバーリード１ｆとをワイヤ４で接続する際にもワイヤ４を打つ位置の制約が緩和され、電源用パッド２ｇの配置位置の自由度を高めることができる。
【０１１０】
また、電源用パッド２ｇをパッド列中ではなく、パッド列とは別にその内側の位置に設けることにより、ワイヤ列中に発生するワイヤ無し状態を少なくすることができ、隣接するワイヤ間での空き領域が広くなる箇所を少なくすることができる。
【０１１１】
その結果、樹脂成形時のワイヤ流れの発生を低減できる。
【０１１２】
次に、図１４は図１３の変形例であり、半導体チップ２の主面には、その外形に沿って外周パッド配列の複数のデータ用のＩ／Ｏ用の表面電極であるＩ／Ｏ用パッド２ｈが並んで形成されているとともにＩ／Ｏ用パッド２ｈの内側にこのＩ／Ｏ用パッド２ｈと接続されたＩ／Ｏ用の回路２ｊが形成され、かつＩ／Ｏ用の回路２ｊのさらに内側の位置に対応した箇所に共通リードであるバーリード１ｆが配置されているとともにＩ／Ｏ用の回路２ｊとバーリード１ｆとの間の領域にＩ／Ｏ用の回路２ｊに電源を供給する電源用パッド（電源用表面電極）２ｇが形成されており、電源用パッド２ｇとバーリード１ｆとがワイヤ４によって接続されている。
【０１１３】
図１４に示す構造の場合でも、バーリード１ｆをＩ／Ｏ用の回路２ｊのブロックより内側の位置に対応させて配置したことにより、電源強化を図りたい箇所の近くに電源用パッド２ｇを配置できるため、ワイヤ４を短くすることができ、その結果、インダクタンスを小さくすることができるとともに、ノイズを拾う要因を抑えて電源やグラウンドの安定化を図ることができる。
【０１１４】
さらに、図１３に示す構造と同様に、電源用パッド２ｇとバーリード１ｆとをワイヤ４で接続する際にもワイヤ４を打つ位置の制約が緩和され、電源用パッド２ｇの配置位置の自由度を高めることができる。
【０１１５】
なお、図１３および図１４に示す構造において、バーリード１ｆを、図８に示すリードフレーム１のようにインナリード１ａを介してアウタリード１ｂに直結することにより、さらに、電源やグラウンドの強化を図ることができる。
【０１１６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１１７】
例えば、前記実施の形態１で説明した図５および図８に示すリードフレーム１の形状は、図１に示すＱＦＰ６だけでなく、実施の形態２の図９に示すＱＦＮ５に適用してもよく、また、実施の形態２の図１１に示すリードフレーム１の形状を実施の形態１の図１に示すＱＦＰ６に適用してもよい。
【０１１８】
また、実施の形態１および２では、各共通リードが吊りリード１ｅやインナリード１ａなどによって２箇所で支持されている場合を説明したが、各共通リードの支持箇所の数は、２箇所以上の複数箇所であればよい。
【０１１９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１２０】
Ｌ字型リード部を少なくともそれぞれに有した２つの共通リードが設けられるとともに、２つの共通リードがそれぞれ少なくとも２本の吊りリードによって支持されたリードフレームを用いて半導体装置を組み立てることにより、共通リードの支持強度を向上でき、その結果、ダイボンディングの安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置（ＱＦＰ）の構造の一例を示す図であり、図３のＡ−Ａ線に対応する箇所で切断した断面図である。
【図２】本発明の実施の形態１の半導体装置（ＱＦＰ）の構造の一例を示す図であり、図３のＢ−Ｂ線に対応する箇所で切断した断面図である。
【図３】図１に示すＱＦＰの組み立ておけるワイヤボンディング状態の一例を示す拡大部分平面図である。
【図４】図３のＡ−Ａ線で切断した構造の一例を示す断面図である。
【図５】図１に示すＱＦＰの組み立てに用いられるリードフレームの構造の一例を示す拡大部分平面図である。
【図６】図１に示すＱＦＰの組み立てにおける接着材塗布状態の一例を示す拡大部分平面図である。
【図７】図１に示すＱＦＰの組み立ての変形例であるテープ状の接着材貼り付け状態を示す拡大部分平面図である。
【図８】図１に示すＱＦＰの組み立てに用いられる変形例のリードフレームの構造を示す拡大部分平面図である。
【図９】本発明の実施の形態２の半導体装置（ＱＦＮ）の構造の一例を示す図であり、図１１のＣ−Ｃ線に対応する箇所で切断した断面図である。
【図１０】本発明の実施の形態２の半導体装置（ＱＦＮ）の構造の一例を示す図であり、図１１のＤ−Ｄ線に対応する箇所で切断した断面図である。
【図１１】図９に示すＱＦＮの組み立てに用いられるリードフレームの構造とワイヤボンディング状態の一例を示す拡大部分平面図である。
【図１２】図１１のＣ−Ｃ線で切断した構造の一例を示す断面図である。
【図１３】本発明の実施の形態３の半導体装置に組み込まれる半導体チップにおける表面電極と共通リードの配置の一例を示す拡大部分平面図である。
【図１４】本発明の実施の形態３の変形例の半導体チップにおける表面電極と共通リードの配置を示す拡大部分平面図である。
【符号の説明】
１ リードフレーム
１ａ インナリード
１ｂ アウタリード
１ｃ Ｌ字型リード部
１ｄ リード延在部
１ｅ 吊りリード
１ｆ バーリード（共通リード）
１ｇ バーリード（共通リード）
１ｈ 第１バーリード（第１共通リード）
１ｉ 第２バーリード（第２共通リード）
１ｊ 第２バーリード（第２共通リード）
１ｋ 枠部
１ｌ ダムバー
１ｍ リード
１ｎ 曲げ部
２ 半導体チップ
２ａ パッド（表面電極）
２ｂ 主面
２ｃ 裏面
２ｄ 第１の電源用パッド（第１の電源用表面電極）
２ｅ 第２の電源用パッド（第２の電源用表面電極）
２ｆ 信号用パッド（信号用表面電極）
２ｇ 電源用パッド（電源用表面電極）
２ｈ Ｉ／Ｏ用パッド（Ｉ／Ｏ用の表面電極）
２ｉ 回路
２ｊ Ｉ／Ｏ用の回路
３ 封止体
３ａ 裏面
４ ワイヤ
５ ＱＦＮ（半導体装置）
６ ＱＦＰ（半導体装置）
７ ペースト状の接着材
８ テープ状の接着材
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、共通リードを有した半導体装置における共通リードの支持強度向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体パッケージ（半導体装置）では、小型を維持しつつ電源を強化する技術として、アウタリード数を増やさずに半導体チップの主面上に電源用の共通リードを配置し、さらに半導体チップの電源用の表面電極と共通リードとをワイヤで接続して半導体チップから共通リードに電源を供給する技術がある。
【０００３】
特開平４−１７４５５１号公報には、半導体チップの主面上に枠状の電源用の共用インナリード（共通リード）を配置して、半導体チップと共用インナリードとを絶縁性接着材を介して接着し、この共用インナリードと半導体チップの電源用のパッドとをワイヤで接続し、パッドから所望の電源を供給する構造が記載されている。
【０００４】
【発明が解決しようとする課題】
ところが、特開平４−１７４５５１号公報には、１種類の共用インナリードが半導体チップ上に配置されている構造が主として記載されており、また、その変形例として２種類以上の共用インナリードが設けられている場合が記載されているが、その際、２種類以上の共用インナリードを有した半導体装置において１箇所のみでしか支持されていない共用インナリードが少なくとも１種類は存在している。
【０００５】
このように、共用インナリードの支持が１箇所でしか行われていないと、共用インナリードの支持強度が不十分になることが問題となる。
【０００６】
すなわち、半導体装置の小型化や電源強化などを目的として、２系統（例えば、ＶｄｄとＶｓｓなど）の電源を設けたい場合に、少なくとも２つの共用インナリードを半導体チップ上に配置することになるが、その際、共用インナリードの支持が１箇所でしか行われていないと、共用インナリードの支持強度が不十分である。
【０００７】
その結果、ダイボンディングが不安定になることが問題である。
【０００８】
また、特開平４−１７４５５１号公報では、半導体チップのパッド配列として外周パッド配列のみが紹介されており、共用インナリードとワイヤで接続する上で外周パッド配列以外のパッド配列についての記載は見当たらない。
【０００９】
したがって、外周パッド配列の内側に配置された共用インナリードに対してパッドと共用インナリードとをワイヤで接続すると、各パッドとインナリードとを接続しているワイヤ列において共用インナリードと接続したワイヤ分の隙間が形成され、その結果、樹脂成形時にワイヤ流れを引き起こすことが問題となる。
【００１０】
本発明の目的は、複数種類の共通リードのそれぞれの支持を強化する半導体装置およびその製造方法を提供することにある。
【００１１】
本発明のその他の目的は、コスト低減化を図る半導体装置およびその製造方法を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１４】
本発明は、複数の表面電極を有する半導体チップと、前記半導体チップの主面上に配置された電源用の共通リードと、前記半導体チップの周囲に配置された複数のリードと、前記半導体チップの複数の表面電極とこれに対応する前記複数のリードとをそれぞれ電気的に接続する複数のワイヤとを有するものであり、前記半導体チップの主面には、その外形に沿って複数の表面電極が並んで形成されているとともに前記主面上の前記表面電極の内側の位置に対応した箇所に前記共通リードが配置され、かつ前記半導体チップの主面の前記共通リードより内側の位置に回路とこの回路に電源を供給する電源用表面電極とが形成されており、前記電源用表面電極と前記共通リードとがワイヤによって接続されているものである。
【００１５】
また、本発明は、少なくともＬ字型リード部をそれぞれに有した２つの共通リードが設けられるとともに、前記２つの共通リードがそれぞれ少なくとも２本の吊りリードによって支持されており、かつ前記２つの共通リードの周囲に複数のリードが配置されたリードフレームを準備する工程と、主面に複数の表面電極が形成された半導体チップを準備する工程と、前記半導体チップの主面の４辺のうち何れか１組の直交する２辺に沿って前記２つの共通リードのそれぞれの何れか一辺が並んで配置された状態で、前記半導体チップの主面と前記２つの共通リードとを接着材を介して接着する工程と、前記半導体チップの信号用表面電極とこれに対応する前記リードとをワイヤによって電気的に接続する工程と、前記半導体チップの第１の電源用表面電極と前記２つの共通リードのうちの一方とをワイヤによって電気的に接続する工程と、前記半導体チップの第２の電源用表面電極と前記２つの共通リードのうちの他方とをワイヤによって電気的に接続する工程と、前記半導体チップと前記ワイヤと前記共通リードを樹脂封止する工程とを有するものである。
【００１６】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１７】
また、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１８】
さらに、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１９】
また、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【００２０】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置（ＱＦＰ）の構造の一例を示す図であり、図３のＡ−Ａ線に対応する箇所で切断した断面図、図２は本発明の実施の形態１の半導体装置（ＱＦＰ）の構造の一例を示す図であり、図３のＢ−Ｂ線に対応する箇所で切断した断面図、図３は図１に示すＱＦＰの組み立ておけるワイヤボンディング状態の一例を示す拡大部分平面図、図４は図３のＡ−Ａ線で切断した構造の一例を示す断面図、図５は図１に示すＱＦＰの組み立てに用いられるリードフレームの構造の一例を示す拡大部分平面図、図６は図１に示すＱＦＰの組み立てにおける接着材塗布状態の一例を示す拡大部分平面図、図７は図１に示すＱＦＰの組み立ての変形例であるテープ状の接着材貼り付け状態を示す拡大部分平面図、図８は図１に示すＱＦＰの組み立てに用いられる変形例のリードフレームの構造を示す拡大部分平面図である。
【００２３】
本実施の形態１の半導体装置は、樹脂封止形で、かつ多ピンの半導体パッケージであり、ここでは前記半導体装置の一例として、複数のアウタリード１ｂが封止体３から４方向に向かって突出したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）６を取り上げて説明する。
【００２４】
図１および図２に示すＱＦＰ６は、主面２ｂが四角形であるとともに、主面ｂの４辺に沿ってその周縁部に表面電極であるパッド２ａが複数個並んで形成された外周パッド配列の半導体チップ２を有するものである。
【００２５】
さらに、半導体チップ２の主面２ｂ上に、図３に示すように電源用の２つの共通リードであるバーリード１ｆ，１ｇが配置されている。すなわち、ＱＦＰ６は、２系統の電源（例えば、ＶｄｄとＶｓｓなど）を有した半導体装置である。
【００２６】
なお、２系統の電源を２つのバーリード１ｆ，１ｇに分けてチップ上に配置することにより、ＱＦＰ６の小型化を図れるとともに、実装面積の低減化および２系統の電源やグラウンドの強化（安定化）を図ることができる。
【００２７】
さらに、半導体チップ２は、この２つのバーリード１ｆ，１ｇと接着材（例えば、テープ状の接着材８）を介して接合している。
【００２８】
また、２つのバーリード１ｆ，１ｇは、それぞれに少なくともＬ字型リード部１ｃを有している。本実施の形態１では、図３に示すように、一方のバーリード１ｆが枠状のものであり、かつ他方のバーリード１ｇがコ字型である。これにより、両バーリード１ｆ，１ｇともそれぞれの一部にＬ字型リード部１ｃを有している。なお、枠状のバーリード１ｆの外側にこれを囲むようにコ字型のバーリード１ｇが配置されている。
【００２９】
したがって、半導体チップ２の主面２ｂの４辺のうち何れか少なくとも１組の直交する２辺上にこの２辺に沿って２つのバーリード１ｆ，１ｇのそれぞれの何れか一辺が並んで配置されている。図３に示す例では、２組の直交する２辺に対応してこの２辺に沿って２つのバーリード１ｆ，１ｇのそれぞれの一辺が並んで配置されている。つまり、４辺のうち３辺で２つのバーリード１ｆ，１ｇのそれぞれの一辺が並んでおり、残る１辺でバーリード１ｆの一辺のみが配置されている。
【００３０】
さらに、それぞれのバーリード１ｆ，１ｇは、両者とも２つの吊りリード１ｅによって支持されており、かつ４つの吊りリード１ｅが全てＱＦＰ６の角部に配置されている。
【００３１】
また、２系統の電源を有しているため、半導体チップ２の複数のパッド２ａのうち、信号用パッド（信号用表面電極）２ｆはこれに対応するインナリード１ａとワイヤ４によって電気的に接続されており、Ｖｄｄなどの第１の電源用パッド（第１の電源用表面電極）２ｄはバーリード１ｆとワイヤ４によって電気的に接続され、Ｖｓｓなどの第２の電源用パッド（第２の電源用表面電極）２ｅはバーリード１ｇとワイヤ４によって電気的に接続されている。
【００３２】
なお、バーリード１ｆ，１ｇは、例えば、０Ｖなどの基準となる電位の電源を供給するグラウンド用のパッド２ａと接続されるものであってもよい。
【００３３】
また、それぞれのインナリード１ａは、図１に示すようにアウタリード１ｂに一体となって連結しており、封止体３の外部にその側面から４方向に向けて突出してガルウィング状に曲げ成形されている。
【００３４】
さらに、封止用樹脂によって形成された封止体３は、半導体チップ２、ワイヤ４、インナリード１ａおよびバーリード１ｆ，１ｇを封止し、例えば、熱硬化性のエポキシ樹脂などで形成されている。
【００３５】
また、ワイヤ４は、例えば金線である。
【００３６】
次に、本実施の形態１のＱＦＰ６の製造方法について説明する。
【００３７】
まず、Ｌ字型リード部１ｃをそれぞれに有した枠状のバーリード１ｆおよびコ字型のバーリード１ｇの２つの共通リードが設けられるとともに、２つのバーリード１ｆ，１ｇがそれぞれ２本の吊りリード１ｅによって支持され、かつ２つのバーリード１ｆ，１ｇの周囲に複数のインナリード１ａとこれに繋がったアウタリード１ｂとが配置された図５に示すリードフレーム１を準備する。
【００３８】
なお、４つの吊りリード１ｅは、それぞれ角部に配置されており、それぞれには図２に示すような曲げ部１ｎが形成されている。この曲げ部１ｎは、吊りリード１ｅが角部に配置されている方が成形し易い。
【００３９】
さらに、４つの吊りリード１ｅ全てが角部に配置されていることにより、パッド２ａの犠牲数を最小限に留めることができ、多ピンの半導体装置にはより有効である。
【００４０】
また、各アウタリード１ｂは、その隣り同士がダムバー１ｌによって支持されており、さらに各アウタリード１ｂはその先端が枠部１ｋに連結されて支持されている。
【００４１】
一方、主面２ｂの周縁部に複数のパッド２ａが並んで形成された外周パッド配列の半導体チップ２を準備する。
【００４２】
その後、図６に示すように２つのバーリード１ｆ，１ｇに対してダイボンド材として非導電性のペースト状の接着材７を塗布する。その際、２つのバーリード１ｆ，１ｇからペースト状の接着材７がはみ出さないように塗布することが好ましく、これによって、半導体チップ２を接着した際のペースト状の接着材７のはみ出しによるパッド汚れを防ぐことができる。
【００４３】
なお、ダイボンド材としては、図７に示すような非導電性のテープ状の接着材８を用いてもよい。
【００４４】
ここで、ダイボンド材として、図６に示すペースト状の接着材７を用いた場合と、図７に示すテープ状の接着材８を用いた場合のそれぞれの特徴について説明する。
【００４５】
まず、図６に示すようなペースト状の接着材７を用いた場合、テープ状の接着材８に比較してコストが安く、かつバーリード１ｆ，１ｇのみに無駄なく塗布できるためコストの低減化を図ることができる。その結果、低コスト化を図ったＱＦＰ６の組み立てを実現できる。
【００４６】
また、バーリード１ｆ，１ｇごとに分けてペースト状の接着材７を塗布することが可能である。
【００４７】
すなわち、図７に示すテープ状の接着材８のようにバーリード１ｆとバーリード１ｇとで接着材を一体に形成するのではなく、バーリード１ｆ，１ｇごとに分けて接着材を介在できる。
【００４８】
これにより、接着材は吸湿性が高いため、ペースト状の接着材７の塗布量をなるべく少なくして吸湿が促進しないようにできる。
【００４９】
これに対してテープ状の接着材８を用いた場合、リードフレーム１の製造段階で予めテープ状の接着材８をバーリード１ｆ，１ｇに貼り付けておくことが可能なため、ダイボンディング工程の簡略化を図ることができ、ＱＦＰ６の組み立て性を向上させることができる。
【００５０】
さらに、テープ状の接着材８を採用する場合、図７に示すように、バーリード１ｆとバーリード１ｇとに跨がって１枚のテープ状の接着材８を貼り付けることにより、２つのバーリード１ｆ，１ｇを一体化させ、バーリード１ｆ，１ｇの強度を向上させることができる。
【００５１】
また、リードフレーム１を形成する際に、バーリード１ｆ，１ｇに相当する打ち抜き前の板状部材に１枚のテープ状の接着材８を貼り付けておき、貼り付け後、打ち抜き加工によりバーリード１ｆ，１ｇを形成することにより、バーリード１ｆ，１ｇの打ち抜きによる形成と同時に、テープ状の接着材８もバーリードごとに分離させることができる。
【００５２】
このようにバーリード１ｆ，１ｇ形成のための打ち抜きと同時にテープ状の接着材８も分離させることにより、テープ状の接着材８においてもバーリード１ｆ，１ｇごとに分けて介在させることが可能になってテープ状の接着材８の面積を小さくできるため、接着材による吸湿性を抑えることができる。
【００５３】
したがって、ペースト状の接着材７を採用した場合であっても、あるいはリード支持のための十分な強度を有していない薄膜のテープ状の接着材８を採用した場合であっても、バーリード１ｆ，１ｇごとに分離して接着材を介在させることができるため、接着材によって吸湿性が高められることを阻止できる。
【００５４】
なお、接着材をバーリード１ｆ，１ｇごとに分離させることは、本実施の形態１のリードフレーム１のようにバーリード１ｆ，１ｇそれぞれが２本の吊りリード１ｅで支持され、かつ４本の吊りリード１ｅがリードフレーム１の枠部１ｋに連結しているからこそできる技術である。
【００５５】
すなわち、本実施の形態１のリードフレーム１は、バーリード１ｆ，１ｇがそれぞれ２箇所で吊りリード１ｅによって支持され、さらに４本の吊りリード１ｅがリードフレーム１の枠部１ｋに連結していることにより、ＱＦＰ６の組み立てにおいてバーリード１ｆ，１ｇの支持強度を高めることができ、その結果、接着材をバーリード１ｆ，１ｇごとに分離させてバーリード１ｆとバーリード１ｇにバラバラになってもバーリード１ｆ，１ｇの強度を保つことができる。
【００５６】
その後、ダイボンディングを行う。
【００５７】
ここでは、図６に示すように、半導体チップ２の主面２ｂの４辺のうち１組の直交する２辺上でこの２辺に沿って２つのバーリード１ｆ，１ｇのそれぞれの何れか一辺が並んで配置された状態で、半導体チップ２の主面２ｂとバーリード１ｆ，１ｇとをペースト状の接着材７を介して接着する。
【００５８】
ダイボンディング時には、バーリード１ｆ，１ｇがそれぞれ２つの吊りリード１ｅによって支持され、かつこれらの吊りリード１ｅがリードフレーム１の枠部１ｋに連結しているため、バーリード１ｆ，１ｇの支持強度が高められ、これにより、ダイパッドとしての安定化を図ることができる。
【００５９】
その結果、ダイボンディングの安定化を図ることができる。
【００６０】
その後、ワイヤボンディングを行う。
【００６１】
ここでは、図３および図４に示すように、半導体チップ２の信号用パッド２ｆとこれに対応するインナリード１ａとをワイヤ４によって電気的に接続する。
【００６２】
また、半導体チップ２の第１の電源用パッド２ｄとバーリード１ｆとをワイヤ４によって電気的に接続する。
【００６３】
さらに、半導体チップ２の第２の電源用パッド２ｅとバーリード１ｇとをワイヤ４によって電気的に接続する。
【００６４】
その後、樹脂封止を行う。
【００６５】
ここでは、半導体チップ２と複数のワイヤ４とバーリード１ｆ，１ｇと複数のインナリード１ａとを封止用樹脂を用いて樹脂封止する。その際、封止用樹脂は半導体チップ２の主面２ｂ側と裏面２ｃ側とに回り込み、これによって封止体３が形成される。
【００６６】
樹脂封止後、封止体３から４方向に突出した複数のアウタリード１ｂおよび４本の吊りリード１ｅを切断してリードフレーム１の枠部１ｋから分離するとともに、各アウタリード１ｂの曲げ成形を行って各アウタリード１ｂをガルウィング状に形成する。
【００６７】
これによって、ＱＦＰ６の組み立てが完了する。
【００６８】
次に、図８に示す変形例のリードフレーム１を用いたＱＦＰ６の組み立てについて説明する。
【００６９】
なお、図８は、前記変形例のリードフレーム１を用いて行われるＱＦＰ６の組み立てにおいてワイヤボンディング終了後のワイヤリングの状態の一例を示すものである。
【００７０】
図８に示すリードフレーム１は、枠状の第１共通リードである第１バーリード１ｈと、この第１バーリード１ｈの対角線の両側の位置に第１バーリード１ｈのＬ字形に沿って配置されたＬ字型リード部１ｃを有する２つの第２バーリード（第２共通リード）１ｉ，１ｊとが設けられるとともに、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊがそれぞれ少なくとも１本の吊りリード１ｅおよびインナリード１ａによって合計２箇所以上で支持されているものであり、さらに、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊの周囲に複数のインナリード１ａが配置されているものである。
【００７１】
すなわち、半導体チップ２の主面２ｂ上においてその４辺それぞれに２系統の電源用バーリードが配置されるとともに、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊがそれぞれ少なくとも１つのインナリード１ａを介してアウタリード１ｂと直結しているものである。
【００７２】
したがって、各バーリードがワイヤ４を介さずにインナリード１ａを介してアウタリード１ｂに直結しているため、抵抗を小さくすることができ、電源の強化を図れるとともに電気的特性の向上を図ることができる。
【００７３】
また、各バーリードがインナリード１ａを介して連結されるアウタリード１ｂは、半導体チップ２の１辺において１列に並んだアウタリード１ｂ列の端部に配置されている。
【００７４】
なお、図８に示す変形例のリードフレーム１を用いたＱＦＰ６の製造では、まず、図８に示すリードフレーム１と主面２ｂに複数のパッド２ａが形成された半導体チップ２を準備し、その後、半導体チップ２の主面２ｂ上において主面２ｂの４辺それぞれに沿って枠状の第１バーリード１ｈの一辺と、第２バーリード１ｉ，１ｊのうちの何れかの一辺とを並べて配置する。
【００７５】
これによって、半導体チップ２の主面２ｂ上においてその４辺それぞれに２系統の電源用バーリードが配置される。
【００７６】
その後、半導体チップ２の主面２ｂと、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊとを接着材を介して接着するダイボンディングを行う。
【００７７】
その際、ペースト状の接着材７（図６参照）を第１バーリード１ｈおよび第２バーリード１ｉ，１ｊ上に塗布して接着してもよいし、予め第１バーリード１ｈおよび第２バーリード１ｉ，１ｊにテープ状の接着材８（図７参照）を貼り付けておいてもよい。
【００７８】
ダイボンディング時には、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊがそれぞれ少なくとも１つの吊りリード１ｅとインナリード１ａによって支持され、かつこれらの吊りリード１ｅやインナリード１ａがリードフレーム１の枠部１ｋに直接またはアウタリード１ｂを介して連結しているため、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊの支持強度を高めることができ、ダイパッドとしての安定化を向上できる。
【００７９】
その結果、ダイボンディングの安定化を図ることができる。
【００８０】
その後、ワイヤボンディングを行う。
【００８１】
ここでは、半導体チップ２の信号用表面電極である信号用パッド２ｆと、これに対応する信号用のインナリード１ａとをワイヤ４で接続する。さらに、半導体チップ２の第１の電源用表面電極である第１の電源用パッド２ｄと、第１バーリード１ｈとをワイヤ４で接続する。また、半導体チップ２の第２の電源用パッド２ｅと、第２バーリード１ｉまたは第２バーリード１ｊとをワイヤ４で接続する。
【００８２】
その後、半導体チップ２と、複数のワイヤ４と、第１バーリード１ｈおよび第２バーリード１ｉ，１ｊと、複数のインナリード１ａを樹脂封止して封止体３（図１参照）を形成する。
【００８３】
樹脂封止後、封止体３から４方向に突出した複数のアウタリード１ｂおよび４本の吊りリード１ｅを切断してリードフレーム１の枠部１ｋ（図６参照）から分離するとともに、各アウタリード１ｂの曲げ成形を行って各アウタリード１ｂをガルウィング状に形成する。
【００８４】
これによって、ＱＦＰ６の組み立てが完了する。
【００８５】
（実施の形態２）
図９は本発明の実施の形態２の半導体装置（ＱＦＮ）の構造の一例を示す図であり、図１１のＣ−Ｃ線に対応する箇所で切断した断面図、図１０は本発明の実施の形態２の半導体装置（ＱＦＮ）の構造の一例を示す図であり、図１１のＤ−Ｄ線に対応する箇所で切断した断面図、図１１は図９に示すＱＦＮの組み立てに用いられるリードフレームの構造とワイヤボンディング状態の一例を示す拡大部分平面図、図１２は図１１のＣ−Ｃ線で切断した構造の一例を示す断面図である。
【００８６】
本実施の形態２の半導体装置は、小形かつ薄形で、さらに樹脂封止形の半導体パッケージであり、ここでは、前記半導体装置の一例としてＱＦＮ５を取り上げて説明する。
【００８７】
また、ＱＦＮ５は、図９に示すように、複数の外部端子であるリード１ｍの一部が、樹脂封止によって形成された封止体３の裏面３ａの周縁部に並んで露出して配置されたものである。
【００８８】
図９、図１０に示すＱＦＮ５の構成について説明すると、半導体基板の主面上に形成された複数の半導体素子および複数のボンディング用のパッド（表面電極）２ａを有する半導体チップ２と、半導体チップ２の周囲に配置された複数のリード１ｍと、半導体チップ２の主面２ｂにテープ状の接着材８などを介して接合する２つの共通リードであるバーリード１ｆ，１ｇと、２つのバーリード１ｆ，１ｇをそれぞれ２箇所で支持する４本の吊りリード１ｅと、半導体チップ２の複数のパッド２ａと複数のリード１ｍとをそれぞれに電気的に接続するワイヤ４と、半導体チップ２、複数のワイヤ４およびバーリード１ｆ，１ｇを樹脂封止する封止体３とからなる。
【００８９】
すなわち、ＱＦＮ５は、２系統の電源（例えば、ＶｄｄとＶｓｓなど）を有した半導体装置であり、２系統の電源を２つのバーリード１ｆ，１ｇに分けてチップ上に配置し、これによって、２系統の電源やグラウンドの強化（安定化）を図ることができる。
【００９０】
また、本実施の形態２のＱＦＮ５では、図１１に示すように、平行に配置された１組のリード延在部１ｄを少なくともそれぞれに有する２つのコ字型のバーリード１ｆ，１ｇが、対向する状態で半導体チップ２の主面２ｂ上に設けられており、さらにこの２つのバーリード１ｆ，１ｇが半導体チップ２の主面２ｂの角部において各々２本の吊りリード１ｅによって支持されている。
【００９１】
したがって、実施の形態１のＱＦＰ６と同様に、コ字型の２本のバーリード１ｆ，１ｇそれぞれが２本の吊りリード１ｅによって２箇所で支持されているため、それぞれのバーリード１ｆ，１ｇの支持強度を向上できる。
【００９２】
なお、図１１に示すリードフレーム１を用いたＱＦＮ５の製造では、まず、図１１に示すリードフレーム１と主面２ｂに複数のパッド２ａが形成された半導体チップ２を準備し、その後、半導体チップ２の主面２ｂ上において、主面２ｂの４辺のうち何れか対向する２辺それぞれに沿って２つのバーリード１ｆ，１ｇそれぞれのリード延在部１ｄが並ぶように配置する。
【００９３】
これによって、半導体チップ２の主面２ｂ上においてその対向する２辺それぞれに２系統の電源用バーリードが配置される。
【００９４】
その後、半導体チップ２の主面２ｂと、２つのバーリード１ｆ，１ｇとを接着材を介して接着するダイボンディングを行う。
【００９５】
その際、ペースト状の接着材７（図６参照）をバーリード１ｆ，１ｇ上に塗布して接着してもよいし、予めバーリード１ｆ，１ｇにテープ状の接着材８（図７参照）を貼り付けておいてもよい。
【００９６】
ダイボンディング時には、バーリード１ｆ，１ｇがそれぞれ２つの吊りリード１ｅによって支持され、かつこれらの吊りリード１ｅがリードフレーム１の枠部１ｋ（図６参照）に直接連結しているため、バーリード１ｆ，１ｇの支持強度を高めることができ、ダイパッドとしての安定化を向上できる。
【００９７】
その結果、ダイボンディングの安定化を図ることができる。
【００９８】
その後、ワイヤボンディングを行う。
【００９９】
ここでは、図１１および図１２に示すように、半導体チップ２の信号用表面電極である信号用パッド２ｆと、これに対応する信号用のリード１ｍとをワイヤ４で接続する。さらに、半導体チップ２の第１の電源用表面電極である第１の電源用パッド２ｄと、バーリード１ｆとをワイヤ４で接続する。また、半導体チップ２の第２の電源用パッド２ｅと、バーリード１ｇとをワイヤ４で接続する。
【０１００】
その後、半導体チップ２と、複数のワイヤ４と、バーリード１ｆ，１ｇと、複数のリード１ｍの一部を樹脂封止して封止体３（図９参照）を形成する。
【０１０１】
樹脂封止後、封止体３から４方向に突出した複数のリード１ｍおよび４本の吊りリード１ｅを切断してリードフレーム１の枠部１ｋ（図６参照）から分離する。
【０１０２】
これによって、ＱＦＮ５の組み立てが完了する。
【０１０３】
（実施の形態３）
図１３は本発明の実施の形態３の半導体装置に組み込まれる半導体チップにおける表面電極と共通リードの配置の一例を示す拡大部分平面図、図１４は本発明の実施の形態３の変形例の半導体チップにおける表面電極と共通リードの配置を示す拡大部分平面図である。
【０１０４】
本実施の形態３は、外周パッド配列の半導体チップ２に対して実施の形態１の図３に示すようなリードフレーム１を用いた際に、電源用表面電極である電源用パッド２ｇをバーリード（共通リード）１ｆとロジックなどの所望の回路２ｉとの近傍に設けて電源やグラウンドの安定化を図るものである。
【０１０５】
まず、図１３は、外周パッド配列で複数のパッド２ａを有する半導体チップ２と、半導体チップ２の主面２ｂ上に配置された電源用の共通リードであるバーリード１ｆと、半導体チップ２の周囲に配置された複数のインナリード１ａと、半導体チップ２の複数のパッド２ａとこれに対応する複数のインナリード１ａとをそれぞれ電気的に接続する複数のワイヤ４とを有する半導体装置を示したものである。
【０１０６】
そこで、半導体チップ２の主面２ｂには、その外形に沿って複数のパッド２ａが並んで形成されているとともに主面２ｂ上のパッド２ａ列の内側の位置に対応した箇所にバーリード１ｆが配置され、さらに主面２ｂのバーリード１ｆより内側の位置にロジックなどの回路２ｉとこの回路２ｉに電源を供給する電源用表面電極である電源用パッド２ｇとが形成されており、電源用パッド２ｇとバーリード１ｆとがワイヤ４によって電気的に接続されている。
【０１０７】
図１３に示す構造の場合、回路２ｉと外周のパッド２ａとの距離に比べて、電源用パッド２ｇとバーリード１ｆとの距離を非常に短くすることができる。
【０１０８】
すなわち、電源用パッド２ｇとバーリード１ｆとを結線するワイヤ４を非常に短くすることができ、その結果、インダクタンスを小さくすることができるとともに、ノイズを拾う要因を抑えて電源やグラウンドの安定化を図ることができる。
【０１０９】
さらに、回路２ｉの近傍にバーリード１ｆが配置されるため、電源用パッド２ｇとバーリード１ｆとをワイヤ４で接続する際にもワイヤ４を打つ位置の制約が緩和され、電源用パッド２ｇの配置位置の自由度を高めることができる。
【０１１０】
また、電源用パッド２ｇをパッド列中ではなく、パッド列とは別にその内側の位置に設けることにより、ワイヤ列中に発生するワイヤ無し状態を少なくすることができ、隣接するワイヤ間での空き領域が広くなる箇所を少なくすることができる。
【０１１１】
その結果、樹脂成形時のワイヤ流れの発生を低減できる。
【０１１２】
次に、図１４は図１３の変形例であり、半導体チップ２の主面には、その外形に沿って外周パッド配列の複数のデータ用のＩ／Ｏ用の表面電極であるＩ／Ｏ用パッド２ｈが並んで形成されているとともにＩ／Ｏ用パッド２ｈの内側にこのＩ／Ｏ用パッド２ｈと接続されたＩ／Ｏ用の回路２ｊが形成され、かつＩ／Ｏ用の回路２ｊのさらに内側の位置に対応した箇所に共通リードであるバーリード１ｆが配置されているとともにＩ／Ｏ用の回路２ｊとバーリード１ｆとの間の領域にＩ／Ｏ用の回路２ｊに電源を供給する電源用パッド（電源用表面電極）２ｇが形成されており、電源用パッド２ｇとバーリード１ｆとがワイヤ４によって接続されている。
【０１１３】
図１４に示す構造の場合でも、バーリード１ｆをＩ／Ｏ用の回路２ｊのブロックより内側の位置に対応させて配置したことにより、電源強化を図りたい箇所の近くに電源用パッド２ｇを配置できるため、ワイヤ４を短くすることができ、その結果、インダクタンスを小さくすることができるとともに、ノイズを拾う要因を抑えて電源やグラウンドの安定化を図ることができる。
【０１１４】
さらに、図１３に示す構造と同様に、電源用パッド２ｇとバーリード１ｆとをワイヤ４で接続する際にもワイヤ４を打つ位置の制約が緩和され、電源用パッド２ｇの配置位置の自由度を高めることができる。
【０１１５】
なお、図１３および図１４に示す構造において、バーリード１ｆを、図８に示すリードフレーム１のようにインナリード１ａを介してアウタリード１ｂに直結することにより、さらに、電源やグラウンドの強化を図ることができる。
【０１１６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１１７】
例えば、前記実施の形態１で説明した図５および図８に示すリードフレーム１の形状は、図１に示すＱＦＰ６だけでなく、実施の形態２の図９に示すＱＦＮ５に適用してもよく、また、実施の形態２の図１１に示すリードフレーム１の形状を実施の形態１の図１に示すＱＦＰ６に適用してもよい。
【０１１８】
また、実施の形態１および２では、各共通リードが吊りリード１ｅやインナリード１ａなどによって２箇所で支持されている場合を説明したが、各共通リードの支持箇所の数は、２箇所以上の複数箇所であればよい。
【０１１９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１２０】
Ｌ字型リード部を少なくともそれぞれに有した２つの共通リードが設けられるとともに、２つの共通リードがそれぞれ少なくとも２本の吊りリードによって支持されたリードフレームを用いて半導体装置を組み立てることにより、共通リードの支持強度を向上でき、その結果、ダイボンディングの安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置（ＱＦＰ）の構造の一例を示す図であり、図３のＡ−Ａ線に対応する箇所で切断した断面図である。
【図２】本発明の実施の形態１の半導体装置（ＱＦＰ）の構造の一例を示す図であり、図３のＢ−Ｂ線に対応する箇所で切断した断面図である。
【図３】図１に示すＱＦＰの組み立ておけるワイヤボンディング状態の一例を示す拡大部分平面図である。
【図４】図３のＡ−Ａ線で切断した構造の一例を示す断面図である。
【図５】図１に示すＱＦＰの組み立てに用いられるリードフレームの構造の一例を示す拡大部分平面図である。
【図６】図１に示すＱＦＰの組み立てにおける接着材塗布状態の一例を示す拡大部分平面図である。
【図７】図１に示すＱＦＰの組み立ての変形例であるテープ状の接着材貼り付け状態を示す拡大部分平面図である。
【図８】図１に示すＱＦＰの組み立てに用いられる変形例のリードフレームの構造を示す拡大部分平面図である。
【図９】本発明の実施の形態２の半導体装置（ＱＦＮ）の構造の一例を示す図であり、図１１のＣ−Ｃ線に対応する箇所で切断した断面図である。
【図１０】本発明の実施の形態２の半導体装置（ＱＦＮ）の構造の一例を示す図であり、図１１のＤ−Ｄ線に対応する箇所で切断した断面図である。
【図１１】図９に示すＱＦＮの組み立てに用いられるリードフレームの構造とワイヤボンディング状態の一例を示す拡大部分平面図である。
【図１２】図１１のＣ−Ｃ線で切断した構造の一例を示す断面図である。
【図１３】本発明の実施の形態３の半導体装置に組み込まれる半導体チップにおける表面電極と共通リードの配置の一例を示す拡大部分平面図である。
【図１４】本発明の実施の形態３の変形例の半導体チップにおける表面電極と共通リードの配置を示す拡大部分平面図である。
【符号の説明】
１ リードフレーム
１ａ インナリード
１ｂ アウタリード
１ｃ Ｌ字型リード部
１ｄ リード延在部
１ｅ 吊りリード
１ｆ バーリード（共通リード）
１ｇ バーリード（共通リード）
１ｈ 第１バーリード（第１共通リード）
１ｉ 第２バーリード（第２共通リード）
１ｊ 第２バーリード（第２共通リード）
１ｋ 枠部
１ｌ ダムバー
１ｍ リード
１ｎ 曲げ部
２ 半導体チップ
２ａ パッド（表面電極）
２ｂ 主面
２ｃ 裏面
２ｄ 第１の電源用パッド（第１の電源用表面電極）
２ｅ 第２の電源用パッド（第２の電源用表面電極）
２ｆ 信号用パッド（信号用表面電極）
２ｇ 電源用パッド（電源用表面電極）
２ｈ Ｉ／Ｏ用パッド（Ｉ／Ｏ用の表面電極）
２ｉ 回路
２ｊ Ｉ／Ｏ用の回路
３ 封止体
３ａ 裏面
４ ワイヤ
５ ＱＦＮ（半導体装置）
６ ＱＦＰ（半導体装置）
７ ペースト状の接着材
８ テープ状の接着材
Claims (17)
- 複数の表面電極を有する半導体チップと、
前記半導体チップの主面上に配置された電源用の共通リードと、
前記半導体チップの周囲に配置された複数のリードと、
前記半導体チップの複数の表面電極とこれに対応する前記複数のリードとをそれぞれ電気的に接続する複数のワイヤとを有する半導体装置であって、
前記半導体チップの主面には、その外形に沿って複数の表面電極が並んで形成されているとともに前記主面上の前記表面電極の内側の位置に対応した箇所に前記共通リードが配置され、かつ前記半導体チップの主面の前記共通リードより内側の位置に回路とこの回路に電源を供給する電源用表面電極とが形成されており、前記電源用表面電極と前記共通リードとがワイヤによって接続されていることを特徴とする半導体装置。 - 請求項１記載の半導体装置であって、前記共通リードは、外部に露出するアウタリードに連結していることを特徴とする半導体装置。
- 複数の表面電極を有する半導体チップと、
前記半導体チップの主面上に配置された電源用の共通リードと、
前記半導体チップの周囲に配置された複数のリードと、
前記半導体チップの複数の表面電極とこれに対応する前記複数のリードとをそれぞれ電気的に接続する複数のワイヤとを有する半導体装置であって、
前記半導体チップの主面には、その外形に沿って複数のデータ用のＩ／Ｏ用の表面電極が並んで形成されているとともに前記Ｉ／Ｏ用の表面電極の内側にこの表面電極と接続されたＩ／Ｏ用の回路が形成され、かつ前記回路の内側の位置に対応した箇所に前記共通リードが配置されているとともに前記回路と前記共通リードとの間の領域に前記回路に電源を供給する電源用表面電極が形成されており、前記電源用表面電極と前記共通リードとがワイヤによって接続されていることを特徴とする半導体装置。 - 請求項３記載の半導体装置であって、前記共通リードは、外部に露出するアウタリードに連結していることを特徴とする半導体装置。
- ２つの共通リードが設けられるとともに、前記２つの共通リードがそれぞれ少なくとも２本の吊りリードによって支持されており、かつ前記２つの共通リードの周囲に複数のリードが配置されたリードフレームを準備する工程と、
主面に複数の表面電極が形成された半導体チップを準備する工程と、
前記半導体チップの主面の４辺のうち何れか１組の直交する２辺に沿って前記２つの共通リードのそれぞれの何れか一辺が並んで配置された状態で、前記半導体チップの主面と前記２つの共通リードとを接着材を介して接着する工程と、
前記半導体チップの信号用表面電極とこれに対応する前記リードとをワイヤによって電気的に接続する工程と、
前記半導体チップの第１の電源用表面電極と前記２つの共通リードのうちの一方とをワイヤによって電気的に接続する工程と、
前記半導体チップの第２の電源用表面電極と前記２つの共通リードのうちの他方とをワイヤによって電気的に接続する工程と、
前記半導体チップと前記ワイヤと前記共通リードを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法であって、前記吊りリードは前記リードフレームの枠部に連結されており、前記樹脂封止後、前記複数のリードおよび吊りリードを前記リードフレームの枠部から分離する工程とを有することを特徴とする半導体装置の製造方法。
- 請求項５記載の半導体装置の製造方法であって、前記接着材はペースト状の接着材であり、前記ペースト状の接着材を介して前記半導体チップと前記２つの共通リードとを接着することを特徴とする半導体装置の製造方法。
- 請求項５記載の半導体装置の製造方法であって、前記接着材はそれぞれの共通リードごとに分けて介在させることを特徴とする半導体装置の製造方法。
- 請求項５記載の半導体装置の製造方法であって、前記リードフレームは、前記２つの共通リードと同時に打ち抜き加工によって成形されたテープ状の接着材を有することを特徴とする半導体装置の製造方法。
- ２つの共通リードが設けられるとともに、前記２つの共通リードが各々少なくとも２本の吊りリードによって支持されており、かつ前記２つの共通リードの周囲に複数のリードが配置されたリードフレームを準備する工程と、
主面に複数の表面電極が形成された半導体チップを準備する工程と、
前記半導体チップの主面の４辺のうち何れか対向する２辺それぞれに沿って前記２つの共通リードが並んで配置される様に、前記半導体チップの主面と前記２つの共通リードとを接着材を介して接着する工程と、
前記半導体チップの信号用表面電極とこれに対応する前記リードとをワイヤによって電気的に接続する工程と、
前記半導体チップの第１の電源用表面電極と前記２つの共通リードのうちの一方とをワイヤによって電気的に接続する工程と、
前記半導体チップの第２の電源用表面電極と前記２つの共通リードのうちの他方とをワイヤによって電気的に接続する工程と、
前記半導体チップと前記ワイヤと前記共通リードを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法であって、前記吊りリードは前記リードフレームの枠部に連結されており、前記樹脂封止後、前記複数のリードおよび吊りリードを前記リードフレームの枠部から分離する工程とを有することを特徴とする半導体装置の製造方法。
- 請求項１０記載の半導体装置の製造方法であって、前記接着材はペースト状の接着材であり、前記ペースト状の接着材を介して前記半導体チップと前記２つの共通リードとを接着することを特徴とする半導体装置の製造方法。
- 請求項１０記載の半導体装置の製造方法であって、前記接着材はそれぞれの共通リードごとに分けて介在させることを特徴とする半導体装置の製造方法。
- 請求項１０記載の半導体装置の製造方法であって、前記リードフレームは、前記２つの共通リードと同時に打ち抜き加工によって成形されたテープ状の接着材を有することを特徴とする半導体装置の製造方法。
- 枠状の第１共通リードと、この第１共通リードの対角線の両側の位置に前記第１共通リードに沿って配置されたＬ字型リード部を有する２つの第２共通リードとが設けられるとともに、前記第１および第２共通リードがそれぞれ少なくとも１本の吊りリードおよびインナリードによって支持されており、かつ前記第１および第２共通リードの周囲に複数のリードが配置されたリードフレームを準備する工程と、
主面に複数の表面電極が形成された半導体チップを準備する工程と、
前記半導体チップの主面上において前記主面の４辺それぞれに沿って前記枠状の第１共通リードの一辺と２つの第２共通リードのうちの何れかの一辺とが並んで配置された状態で、前記半導体チップの主面と前記第１および第２共通リードとを接着材を介して接着する工程と、
前記半導体チップの信号用表面電極とこれに対応する前記リードとをワイヤによって電気的に接続する工程と、
前記半導体チップの第１の電源用表面電極と前記第１共通リードとをワイヤによって電気的に接続する工程と、
前記半導体チップの第２の電源用表面電極と前記第２共通リードとをワイヤによって電気的に接続する工程と、
前記半導体チップと前記ワイヤと前記第１および第２共通リードを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項１５記載の半導体装置の製造方法であって、前記インナリードによって支持される前記共通リードが前記インナリードを介して連結されるアウタリードは、１列に並んだアウタリード列の端部に配置されていることを特徴とする半導体装置の製造方法。
- 請求項１６記載の半導体装置の製造方法であって、前記吊りリードおよびアウタリードは前記リードフレームの枠部に連結されており、前記樹脂封止後、前記吊りリードおよびアウタリードを前記リードフレームの枠部から分離する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002247946A JP2004087863A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002247946A JP2004087863A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004087863A true JP2004087863A (ja) | 2004-03-18 |
Family
ID=32055445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002247946A Pending JP2004087863A (ja) | 2002-08-28 | 2002-08-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004087863A (ja) |
-
2002
- 2002-08-28 JP JP2002247946A patent/JP2004087863A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| JP4149438B2 (ja) | 半導体装置 | |
| US7808084B1 (en) | Semiconductor package with half-etched locking features | |
| JPH07273268A (ja) | 半導体パッケージ及び半導体パッケージ用リードフレーム | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| CN108364939B (zh) | 半导体装置及其制造方法 | |
| JP2013508974A (ja) | 向上した接地ボンド信頼性を有するリードフレーム・パッケージ | |
| JP5404083B2 (ja) | 半導体装置 | |
| JP2008532277A (ja) | 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置 | |
| JP6164895B2 (ja) | 半導体装置の製造方法 | |
| US7875968B2 (en) | Leadframe, semiconductor package and support lead for bonding with groundwires | |
| US11152288B2 (en) | Lead frames for semiconductor packages | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US6774464B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6927480B2 (en) | Multi-chip package with electrical interconnection | |
| JP2007180077A (ja) | 半導体装置 | |
| CN107342276B (zh) | 半导体器件及相应方法 | |
| JPH0745778A (ja) | リードフレーム及び半導体装置 | |
| JP2004087863A (ja) | 半導体装置およびその製造方法 | |
| JPH0399459A (ja) | 樹脂封止型半導体装置 | |
| JPH11340405A (ja) | リードフレーム、半導体装置およびその製造方法 | |
| US20240178106A1 (en) | Lead frame apparatus, semiconductor device and method of making a semiconductor device | |
| KR950014116B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
| WO1998031051A1 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |