KR200272827Y1 - 리드프레임 - Google Patents

리드프레임 Download PDF

Info

Publication number
KR200272827Y1
KR200272827Y1 KR2019970016328U KR19970016328U KR200272827Y1 KR 200272827 Y1 KR200272827 Y1 KR 200272827Y1 KR 2019970016328 U KR2019970016328 U KR 2019970016328U KR 19970016328 U KR19970016328 U KR 19970016328U KR 200272827 Y1 KR200272827 Y1 KR 200272827Y1
Authority
KR
South Korea
Prior art keywords
molding compound
lead frame
flat surface
flow rate
gate
Prior art date
Application number
KR2019970016328U
Other languages
English (en)
Other versions
KR19990002744U (ko
Inventor
이남수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019970016328U priority Critical patent/KR200272827Y1/ko
Publication of KR19990002744U publication Critical patent/KR19990002744U/ko
Application granted granted Critical
Publication of KR200272827Y1 publication Critical patent/KR200272827Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 고안은 몰딩공정시 반도체 칩의 기울어짐을 방지할 수 있는 리드프레임 구조를 개시한다. 개시된 리드프레임은 몰딩 화합물이 유입되는 게이트를 몰딩 화합물의 진행방향에 따라서 그 폭이 좁아지는 쇄기 형상으로 구성하고, 그 쇄기형 평탄면의 가장자리를 소정 폭만큼 구부린 상태로 유지한다. 아울러, 쇄기형 평탄면은 패키지 몸체의 중앙에 위치하도록 하므로써, 리드프레임의 상측과 하측방향으로 플러 들어가는 몰딩화합물의 진행속도를 동일하게 한다. 쇄기형 게이트와 대향하는 위치에는 역쇄기형의 평판구조를 갖는 에어 벤트가 구비되고, 그 평판면에는 몰딩화합물의 진행방향과 동일한 엠보싱이 구비된다.

Description

리드프레임{Lead frame}
본 고안은 반도체 패키지에 관한 것으로서, 특히 반도체 패키지의 리드프레임 구조에 관한 것이다.
일반적으로 반도체 소자의 칩 제조공정에서 설계된 단위셀을 배열하고 연결하기 위해 반도체 기판의 예정된 부분에 불순물의 선택적 도입공정, 절연층과 도전층을 적층하는 적층공정 및 패턴 마스크 공정등이 차례로 실행되어 웨이퍼에 집적회로가 형성된다.
이와 같이 형성된 집적회로 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 트림 및 포밍공정 등의 순서로 진행하여 패키지화 된다.
도1과 도 2는 종래의 실시예에 따른 것으로서, 칩 위에 리드프레임이 부착되는 락(LOC:Lead On Chip)타입의 반도체 패키지의 길이방향에 따른 단면도이다.
도 1과 도 2를 참조하면, 반도체 패키지는 반도체 칩(2) 위에 리드프레임(4)의 인너리드가 테이프에 의하여 부착되고, 인너리드와 반도체 칩(2)의 본딩 패드는 와이어(6)에 의하여 본딩된다. 에폭시 수지와 같은 몰딩 화합물이 와이어 본딩된 구조체를 둘러싼 부분이 패키지의 몸체부(8)로서, 몸체부(8)는 금형내에 설치된 본딩 구조체의 일측 부분(게이트)로부터 용융상태의 에폭시 수지를 주입하는 것에 의하여 형성된다.
상기한 방법으로 형성되는 패키지 몸체부(8)는 도 2에 도시한 것과 같은 휨현상 및 도 3에 도시된 것과 같은 공공(Void: 12)이 발생하여, 제품의 신뢰성을 저하시키는 문제를 발생시킨다. 휨 현상은 반도체를 구성하는 서로 다른 재료들간의 선팽창 및 수축계수들의 차이뿐만 아니라, 동일 재질에서도 리드프레임의 상하부에 위치하는 몸체부의 두께 차이에 기인하여 발생한다. 공공(12)은, 도 3에 도시된 것처럼, 에폭시 수지가 용융상태에서 금형(10A)내로 흘러 들어갈 때, 중간층에 있는 칩/와이어/패키지 몸체부의 두께 차이에 의해 상부측의 흐름(I)보다 하부측의 흐름(II)이 빨리 진행되어, 상하부측의 몰딩화합물의 흐름이 교차되는 상부 소정 위치에서 에어가 배출이 되지 못한 상태로 응고가 이루어지므로써, 발생된다.
상기한 휨 현상 및 공공의 발생문제를 해결하기 위하여, 종래에는 도 4 및 도 5에 도시한 것처럼, 리드프레임(4)의 중앙부를 상측 및 하측으로 구부려 주는 업-셋(Up-set) 및 다운-셋(Down-set)을 주어서, 칩(2) 및 리드프레임(4)이 중앙에 위치하도록 하였다. 즉, 도 4에 도시한 것처럼, 다운-셋을 주는 경우에는, 칩이 리드프레임 위에 부착된 상태에서 칩의 표면과 패키지 몸체의 상부 표면까지의 거리A가 다운 셋된 리드프레임의 표면부터 패키지 몸체의 하부 표면까지의 거리 B와 같도록 하고, 칩이 올려지지 않은 리드프레임의 표면으로부터 패키지 몸체부의 상하부 표면까지의 거리 C와 D가 같도록 구성하였다. 마찬가지로, 도 5에 도시한 것처럼, 업-셋을 주는 경우에는, 칩(2)이 리드프레임(4) 아래에 부착된 상태에서 업-셋된 리드프레임(4)의 표면과 패키지 몸체의 상부 표면까지의 거리A가 칩의 하부 표면부터 패키지 몸체의 하부 표면까지의 거리 B와 같도록 하고, 칩이 부착되지 않은 리드프레임의 표면으로부터 패키지 몸체부의 상하부 표면까지의 거리 C와 D가 같도록 구성하였다.
그러나, 상기한 리드프레임의 업-셋 및 다운-셋의 해결방법은 솔더 조인트시에 신뢰성 저하 문제가 발생하므로, 상기한 신뢰성 저하 문제를 극복하기 위하여 상부측의 두께를 하부측의 두께에 비하여 얇게 하는 플랫형(Flat type)구조로 진행되고 있는데, 이 경우에는 전단에서 언급한 휨 현상 및 보이드의 발생 문제는 불가피하게 된다.
따라서, 본 고안은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 용융상태의 몰딩 화합물의 흐름속도를 제어하는 중간 매개체인 리드프레임의 구조를 변경하는 것에 의하여, 패키지 몸체부의 휨 현상 및 보이드의 발생을 해결할 수 있는 리드프레임을 제공하는데 그 목적이 있다.
도 1과 도 2는 종래의 실시예에 따른 것으로서, 반도체 패키지의 길이방향에 따른 횡단면도.
도 3은 종래의 실시예에 따른 것으로서, 솝 타입의 반도체 패키지의 종단면도.
도 3은 종래의 실시예에 따른 것으로서, 몰딩용 금형 내에서의 몰딩화합물의 흐름을 보여주는 도면.
도 4는 종래의 실시예에 따른 것으로서, 다운 셀된 반도체 패키지의 횡단면도.
도 5는 종래의 실시예에 따른 것으로서, 다운 셀된 반도체 패키지의 횡단면도.
도 6A 내지 도 6B는 플랫 타입의 반도체 패키지의 단면도.
도 7은 본 고안의 실시예에 따른 리드프레임의 사시도.
도 8은 도 7의 게이트를 포함하는 부분의 부분 단면도.
도 9는 도 7의 게이트의 후면의 사시도.
도 10은 본 고안의 제 2 실시예에 따른 게이트의 사시도.
도 11은 도 10의 A-A'를 따라 절단된 단면도.
도 12A 내지 도 12C는 본 고안의 제 3 실시예에 따른 게이트의 구성도.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 반도체 칩 32 : 락 테이프
34 : 골드 와이어 36 : 버스 바
41 : 게이트 42 : 벤딩된 가장자리부
43 : 제 1 플레이트 바 44 : 에어 벤트
45 : 제 2 플레이트 바 45a : 엠보싱
46 : 인너리드
본 고안에 따르면, 리드프레임은, 몰딩 화합물이 유입되는 게이트를 몰딩 화합물의 진행방향에 따라서 그 폭이 좁아지는 쇄기 형상으로 구성하고 그 쇄기형 평탄면의 가장자리를 소정 폭만큼 일측방향으로 구부린다. 아울러, 쇄기형 평판면은 패키지 몸체의 중앙에 위치하도록 하므로써, 리드프레임의 상측과 하측방향으로 플러 들어가는 몰딩화합물의 진행속도를 동일하게 한다. 쇄기형 게이트와 대향하는 위치에는 역쇄기형의 평판구조를 갖는 에어 벤트가 구비되고, 그 평판면에는 몰딩화합물의 진행방향과 동일한 엠보싱이 구비된다.
[실시예]
이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예를 설명한다.
본 고안의 구성을 적용하기에 앞서, 도 6A 및 도 6B를 참조하여, 평판 타입의 리드프레임을 사용할 때, 위치에 따라서 휨 현상 및 보이드의 발생정도를 살펴보면 다음과 같다. 용융상태의 에폭시 화합물이 주입되는 게이트(G)의 인접부는 휨 현상이 심하고, 공공의 발생은 미세하다. 중앙부는 휨 현상이 미세하고 공공의 발생도 없다. 공기가 배출되는 에어 벤트(A)의 인접부는 휨 현상이 심하고, 공공의 발생 또한 심하다.
상기와 같은 휨 현상 및 공공의 발생 경향에 따라, 리드프레임의 게이트(G)부위와 에어 벤트(A) 부위는 다음과 같은 구성을 가진다.
도 7을 참조하면, 몰딩 화합물이 유입되는 게이트(41)는 몰딩 화합물의 진행방향에 따라서 그 폭이 좁아지는 쇄기 형상의 제 1 플레이트-바(Plate-bar: 43) 및 벤딩된 가장자리부(42)를 포함하고, 제 1 플레이트-바(43)는, 도 8에 도시된 것처럼, 그 표면부터 패키지 몸체의 상부 표면까지의 거리A와 그 표면부터 패키지 몸체의 하부 표면까지의 거리 B를 같게 하여, 패키지 몸체의 중앙에 위치하도록 한다. 쇄기형 게이트(42)와 대향하는 위치에는 역쇄기형의 구조를 갖는 제 2 플레이트-바(45)를 포함하는 에어 벤트(44)가 구비되고, 제 2 플레이트-바(45)에는 몰딩화합물의 진행방향과 동일한 엠보싱(45a)이 구비된다.
리드프레임의 인너리드(46)와 버스 바(36)는 락-테이프(32)가 개재된 상태로 반도체 칩(30)에 부착되고, 각각의 인너리드(46)와 반도체 칩(30)의 본딩 패드는 골드 와이어(34)에 의하여 본딩된다.
도 9은 상기한 구조의 리드프레임의 게이트(41)의 플레이트 바(43)의 하부면을 통한 몰딩 화합물의 흐름을 보여준다.
도 8과 도 9를 참조하면, 몰딩 화합물의 흐름 Mf는 플레이트 바(43)의 상부면을 따라서 패키지 몸체부의 상부측 흐름이 형성되고, 플레이트 바의 하부면과 벤딩된 가장자리 부분(42)에 의하여 패키지 몸체부의 하부측 흐름이 형성된다. 하부측 유속은 도 9에 도시된 것처럼, 쇄기 형상과 벤딩된 가장자리 내폭면(Bi)에 의하여 진행방향에 따라 유속이 감소하므로, 상부측과 하부측의 유속이 같아지게 된다.
도 10과 도 11은 제 2 실시예에 따른 게이트 부의 플레이트 바의 구조를 도시한것으로서, 플레이트 바는 그 하부면의 가장자리를 따라서 돌출되도록 구성한다. 상기한 돌출부는 유입되는 몰딩 화합물의 진행경로를 제한하므로써, 벤딩된 가장자리 부분을 구비한 제 1 실시예의 경우와 동일하게 하부측의 유속을 감소시킬 수 있다.
도 12A는 본 고안의 제 3 실시예에 따른 게이트 부의 플레이트 바의 구조를 도시한 사시도이고, 도 12B는 도 12A의 C-C'선을 따라 절단된 단면도, 도 12C는 도 12A의 B-B'선을 따라 절단된 단면도이다.
플레이트 바의 하부면을 통하여 유입되는 몰딩 화합물은 그 진행이 하부로 돌출된 돌출부에 의하여 방해받기 때문에, 상부면을 통하여 유입되는 몰딩 화합물의 유속에 비하여 느려지게 되고, 그로 인하여 상하 방향으로의 몰딩 화합물의 진행속도는 거의 같아지게 된다.
이상에서 설명한 바와 같이, 본 고안은 현재 TSOP 형의 패키지에서 심각하게 대두되는 문제점인 휨 현상과 공공의 발생을 방지 및 억제하는 효과를 제공한다.
종래의 기술에 따르면, 휨 현상과 공공의 발생을 방지하기 위하여, 몰딩 화합물의 성분을 조정하는 방법이 사용되거나, 금형의 형상을 수정하는 방법이 사용되고 있지만, 본 고안에서는 리드프레임만의 구성을 달리하므로써, 목적 달성이 가능해진다. 이는 새로운 패키지의 개발 기간을 단축할 수 있으며, 생산비를 낮추는 효과 또한 제공한다. 아울러, 문제점 해결을 위한 평가작업을 배제할 수 있으서, 양산시기를 앞당길 수 있고, 금형 수정에 소요되는 비용도 절감할 수 있는 등의 유, 무형의 큰 효과가 제공된다.
여기에서는 본 고안의 특정 실시예에 대해서 설명하고 도시 하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (5)

  1. 패키지 몸체부의 형성을 위한 몰딩 화합물이 유입되는 게이트와, 상기 몰딩 화합물이 금형 내로 유입시 에어를 배출하는 에어벤트를 구비한 리드프레임에 있어서, 상기 몰딩 화합물의 진행방향에 따라서 그 폭이 좁아지는 쇄기 형상을 가지며, 유입되는 몰딩 화합물이 그의 상하면을 통하여 진행되도록 하며, 패키지 몸체의 중앙에 위치하는 평탄면과, 상기 평탄면을 통하여 유입되는 몰딩화합물의 유속이 상대적으로 빠른 측의 상기 평탄면의 일면에 상기 몰딩화합물의 유속을 감속시키는 저지수단과, 상기 게이트와 대향하는 위치에 설치되어, 상기 몰딩 화합물의 유입시 에어를 배출하는 에어 벤트를 포함하는 것을 특징으로 하는 리드프레임.
  2. 제 1 항에 있어서, 상기 저지수단은 상기 몰딩화합물의 유속이 빠른 쪽으로, 상기 평탄면의 가장자리를 소정 폭으로 구부린 벤딩부를 포함하는 것을 특징으로 하는 리드프레임.
  3. 제 1 항에 있어서, 상기 저지수단은 상기 몰딩화합물의 유속이 빠른 쪽으로 상기 평탄면의 가장자리를 돌출시킨 돌출부를 포함하는 것을 특징으로 하는 리드프레임.
  4. 제 1 항에 있어서, 상기 저지수단은 상기 몰딩화합물의 유속이 빠른 쪽으로상기 몰딩화합물의 진행방향과 수직하게, 상기 평탄면을 돌출시킨 다수의 돌출부를 포함하는 것을 특징으로 하는 리드프레임.
  5. 제 1 항에 있어서, 상기 에어벤트부는 몰딩 화합물의 진행방향으로 그 폭이 좁아지는 역쇄기형상을 가지며, 몰딩 화합물의 진행방향과 평행하게 상기 몰딩화합물의 유속이 빠른 쪽으로 돌출된 돌출부를 포함하는 것을 특징으로 하는 리드프레임.
KR2019970016328U 1997-06-28 1997-06-28 리드프레임 KR200272827Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970016328U KR200272827Y1 (ko) 1997-06-28 1997-06-28 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970016328U KR200272827Y1 (ko) 1997-06-28 1997-06-28 리드프레임

Publications (2)

Publication Number Publication Date
KR19990002744U KR19990002744U (ko) 1999-01-25
KR200272827Y1 true KR200272827Y1 (ko) 2002-09-17

Family

ID=53898260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970016328U KR200272827Y1 (ko) 1997-06-28 1997-06-28 리드프레임

Country Status (1)

Country Link
KR (1) KR200272827Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121842B1 (ko) * 2009-02-10 2012-03-21 가부시끼가이샤 도시바 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121842B1 (ko) * 2009-02-10 2012-03-21 가부시끼가이샤 도시바 반도체 장치

Also Published As

Publication number Publication date
KR19990002744U (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US5977613A (en) Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6291273B1 (en) Plastic molded type semiconductor device and fabrication process thereof
US7518156B2 (en) Semiconductor device
US8513785B2 (en) Method of manufacturing a semiconductor device
US5424577A (en) Lead frame for semiconductor device
US7732910B2 (en) Lead frame including suspending leads having trenches formed therein
US5196917A (en) Carrier tape
KR200272827Y1 (ko) 리드프레임
JPH0715918B2 (ja) 半導体チップ実装用リード構造体
US6316829B1 (en) Reinforced semiconductor package
US6943456B2 (en) Plastic molded type semiconductor device and fabrication process thereof
US6153923A (en) Semiconductor device
KR101237344B1 (ko) 향상된 신뢰성 및 높은 열방출능력을 갖는 몰디드 리드리스패키지 및 소잉형 몰디드 리드리스 패키지 및 그 제조방법
JP3005508B2 (ja) リードフレーム及び半導体装置
JPH1154686A (ja) リードフレームおよびこれを用いた半導体パッケージ
KR19990002738U (ko) 반도체 패키지
JP2781070B2 (ja) リードフレームの製造方法
US20020158315A1 (en) Lead frame having semiconductor device mounted thereon and method for fabricating the same
JPH11340403A (ja) リードフレーム
JP3379221B2 (ja) 樹脂モールド型電子部品
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR200213530Y1 (ko) 반도체패키지용 리드프레임의 반도체칩탑재판 구조
JPH10294420A (ja) 半導体装置及びその製造方法
KR100374135B1 (ko) 반도체 패키지 제조용 리드프레임 및 이것의 제조방법
KR0163872B1 (ko) 본딩 와이어 불량 방지용 블로킹 리드를 갖는 패킹 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee