KR20070080736A - 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법 - Google Patents

프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR20070080736A
KR20070080736A KR1020060012158A KR20060012158A KR20070080736A KR 20070080736 A KR20070080736 A KR 20070080736A KR 1020060012158 A KR1020060012158 A KR 1020060012158A KR 20060012158 A KR20060012158 A KR 20060012158A KR 20070080736 A KR20070080736 A KR 20070080736A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
semiconductor
chip
liquid adhesive
Prior art date
Application number
KR1020060012158A
Other languages
English (en)
Inventor
이상국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060012158A priority Critical patent/KR20070080736A/ko
Publication of KR20070080736A publication Critical patent/KR20070080736A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법에 관한 것으로, 반도체 칩의 활성면에 리드를 부착하기 위해 사용된 폴리이미드 테이프로 인한 제조 원가 상승과, 열압착에 따른 리드의 변형을 비롯하여 반도체 칩의 특성 열화 및 셀 손상을 억제하기 위한 것이다. 본 발명의 제조 방법에 따르면 반도체 칩의 활성면에 액상 접착제를 프린트하고, 프린트된 액상 접착제에 리드 프레임의 리드를 부착하는 단계를 포함한다. 그리고 프린트된 액상 접착제에 리드를 부착하는 단계는 상온에서 진행될 수 있기 때문에, 기존의 폴리이미드 테이프를 이용한 리드 부착 방법과 비교하여 낮은 온도 및 압력에서 리드 부착 공정이 진행된다.
프린트(print), 액상(liquid), 접착제(adhesive), 리드 온 칩(Lead On Chip), 엘오씨(LOC)

Description

프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법{Manufacturing method of semiconductor using printed liquid adhesive}
도 1은 종래기술에 따른 리드 온 칩 타입의 반도체 패키지를 보여주는 단면도이다.
도 2는 도 1의 반도체 패키지의 제조 방법에 따른 공정도이다.
도 3은 본 발명의 실시예에 따른 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법에 따른 공정도이다.
도 4 내지 도 9는 도 3의 제조 방법에 따른 각 단계를 보여주는 도면들이다.
* 도면의 주요 부분에 대한 설명 *
110 : 웨이퍼 112 : 반도체 칩
114 : 칩 패드 116 : 칩 절단 영역
120 : 리드 프레임 122 : 리드
124 : 내부 리드 126 : 외부 리드
130 : 액상 접착제 140 : 본딩 와이어
150 : 수지 봉합부 160 : 절단기
200 : 반도체 패키지
본 발명은 반도체 패키지 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩의 활성면에 리드가 부착된 리드 온 칩(Lead On Chip; LOC) 타입의 반도체 패키지 제조 방법에 관한 것이다.
반도체 칩과 외부 기기를 연결하는 반도체 패키지용 배선기판으로 리드 프레임, 인쇄회로기판, 테이프 배선기판이 주로 사용되고 있다. 리드 프레임을 이용한 반도체 패키지로서, 반도체 칩의 활성면에 리드가 부착된 LOC 타입이 활용되고 있다. LOC 타입은 티에스오피(TSOP; Thin Small Outline Package)에 적용되고 있다.
종래기술에 따른 LOC 타입의 반도체 패키지(100)는, 도 1에 도시된 바와 같이, 반도체 칩(12)과 리드(22) 사이의 접착을 위해서 양면 접착성을 갖는 폴리이미드 테이프(30)가 사용되며, 열압착 방식으로 폴리이미드 테이프(30)를 매개로 반도체 칩(12)에 리드(22)가 부착된다.
이와 같은 LOC 타입의 반도체 패키지 제조 방법(70)은, 도 1 및 도 2에 도시된 바와 같이, 활성면의 중심 부분에 칩 패드(14)가 형성된 반도체 칩(12)과 폴리이미드 테이프(30)가 부착된 리드 프레임(20)을 준비한 상태에서(도 2의 71), 반도체 칩(12)의 활성면에 폴리이미드 테이프(30)가 부착된 리드 프레임(20)을 열압착시킨다(도 2의 74).
그리고 통상적인 와이어 본딩 공정(도 2의 75), 성형 공정(도 2의 76), 절단 및 절곡 공정(도 2의 77)을 진행함으로써 반도체 패키지(100)의 제조 공정은 완료 된다.
그런데 폴리이미드 테이프(30)의 가격이 리드 프레임(20)의 원가의 30% 정도를 차지하기 때문에, 전체적인 반도체 패키지(100)의 제조 비용이 상승하는 요인으로 작용한다.
그리고 폴리이미드 테이프(30)는 열압착에 의해 접착성을 갖기 때문에, 열압착 과정에서 작용하는 스트레스에 의한 리드(22)의 변형을 비롯하여 반도체 칩(12)의 특성 열화 및 셀(cell) 손상이 발생될 수 있다.
따라서, 본 발명의 제 1 목적은 LOC 타입의 반도체 패키지의 제조 원가를 낮출 수 있도록 하는 데 있다.
본 발명의 제 2 목적은 반도체 칩에 리드를 부착하는 온도와 압력을 낮출 수 있도록 하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 칩의 활성면에 액상 접착제를 프린트하고, 프린트된 액상 접착제에 리드 프레임의 리드를 부착하는 것을 특징으로 하는 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법을 제공한다.
즉 본 발명은 칩 절단 영역으로 구분되는 복수의 반도체 칩이 형성된 웨이퍼를 준비하는 단계와, 반도체 칩에 액상 접착제를 프린트하는 단계와, 웨이퍼를 개별 반도체 칩으로 분리하는 단계와, 웨이퍼에서 분리된 반도체 칩의 액상 접착제에 리드 프레임의 리드를 부착하는 단계와, 반도체 칩과 상기 리드를 와이어 본딩하는 단계와, 반도체 칩, 리드 및 본딩 와이어를 성형하여 수지 봉합부를 형성하는 단계와, 수지 봉합부 밖으로 돌출된 리드를 절단 및 절곡하는 단계를 포함하는 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법을 제공한다.
본 발명에 따른 제조 방법에 있어서, 반도체 칩은 활성면의 중심 부분에 칩 패드가 배열되어 있다. 칩 패드를 중심으로 양쪽 영역에 액상 접착제가 프린트된다.
그리고 본 발명에 따른 제조 방법에 있어서, 프린트된 액상 접착제에 리드를 부착하는 단계는 상온에서 진행될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 실시예에 따른 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법에 따른 공정도이다. 도 4 내지 도 9는 도 3의 제조 방법에 따른 각 단계를 보여주는 도면들이다. 한편 도면을 통틀어 동일한 도면부호 동일한 구성요소를 나타낸다.
본 실시예의 제조 방법은, 도 4 내지 도 6에 도시된 바와 같이, 웨이퍼(110)를 준비하는 단계로부터 출발한다(도 3의 171). 웨이퍼(110)는 실리콘 소재의 기판에 일반적으로 웨이퍼 제조 공정을 통해 소정의 집적회로들이 형성된다. 집적된 회로들이 복수개의 반도체 칩(112)을 구성하고, 이웃하는 반도체 칩(112)들은 칩 절단 영역(116; scribe line)에 의해 구분된다. 한편 반도체 칩(112)을 이루는 집적 회로가 본 발명을 이해하는데 반드시 필요한 것은 아니기 때문에, 집적회로는 본 명세서 및 도면에 개시하지 않았다. 그리고 도 5부터 도 9까지의 도면은 웨이퍼(110)의 반도체 칩(112)을 확대하여 도시하였다.
이때 반도체 칩(112)은 활성면의 중심 부분에 칩 패드(114)가 배열된 센터 패드형 반도체 칩이다.
다음으로 도 5 및 도 6에 도시된 바와 같이, 반도체 칩(112)의 활성면에 액상 접착제(130)를 프린트하는 단계가 진행된다(도 3의 172). 액상 접착제(130)는 리드 프레임의 리드가 접착될 활성면 영역에 스크린 프린트(screen print) 방법으로 형성된다. 즉 칩 패드(112)를 중심으로 양쪽 영역에 액상 접착제(130)가 프린트된다.
이때 액상 접착제(130)는 반도체 칩(112)에 리드를 부착하는 과정에서 일정 넓이로 퍼지기 때문에, 기존의 폴리이미드 테이프가 부착되는 영역보다는 작게 형성하는 것이 바람직하다. 액상 접착제(130)는 절연성의 접착제를 사용하는 것이 바람직하며, 상온에서 짧은 시간에 경화가 가능하여 스냅 큐어(snap cure) 타입의 액상 접착제가 사용될 수 있다.
다음으로 도 7에 도시된 바와 같이, 웨이퍼(110)를 개별 반도체 칩(112)으로 분리하는 단계가 진행된다(도 3의 173). 즉 절단기(160)로 칩 절단 영역(116)을 따라서 웨이퍼(110)를 절단함으로써, 웨이퍼(110)는 개별 반도체 칩(112)으로 분리된다.
다음으로 도 8에 도시된 바와 같이, 반도체 칩(112)에 리드 프레임(120)을 부착하는 단계가 진행된다(도 3의 174). 즉 반도체 칩(112)의 액상 접착제(130)에 리드 프레임(120)의 리드(122)를 상온에서 압착 방식으로 부착한다. 이때 접착 수단으로 사용되는 액상 접착제(130)는 상온에서도 접착성을 유지하기 때문에, 기존의 폴리이미드 테이프를 사용하는 것과 비교하여 반도체 칩(112)에 리드(122)를 부착하는 온도와 압력을 낮출 수 있다.
그리도 와이어 본딩 단계(도 3의 175), 성형 단계(도 3의 176), 절단 및 절곡 단계(도 3의 177)를 순차적으로 진행함으로써, 도 9에 도시된 바와 같은 반도체 패키지(200)를 제조할 수 있다. 이때 리드(122)는 반도체 칩(112)의 활성면에 부착되는 내부 리드(124)와, 내부 리드(124)와 연결되어 수지 봉합부(150) 밖으로 돌출된 외부 리드(126)로 구성된다.
본 발명에 따른 반도체 패키지(200)는 액상 접착제(130)를 매개로 반도체 칩(112)의 활성면에 리드 프레임(120)의 내부 리드(124)가 부착된다. 칩 패드(114)를 중심으로 양쪽에 배치된 내부 리드(124)와 칩 패드(114)는 본딩 와이어(140)에 의해 전기적으로 연결된다. 반도체 칩(112), 내부 리드(124) 및 본딩 와이어(140)는 성형 공정으로 형성된 수지 봉합부(150)에 의해 외부 환경으로부터 보호된다. 그리고 수지 봉합부(150) 밖으로 돌출된 외부 리드(126)는 실장 형태에 맞게 절단 및 절곡된다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 제조 방법에 따르면 액상 접착제를 반도체 칩의 활성면에 프린트하여 접착 수단으로 사용함으로써, 기존의 폴리이미드 테이프를 사용하는 것에 비해서 제조 비용을 낮출 수 있다.
또한 액상 접착제를 사용함으로써, 기존의 폴리이미드 테이프를 사용하는 것과 비교하여 반도체 칩에 리드를 부착하는 온도와 압력을 낮출 수 있다. 이로 인해 반도체 칩에 리드를 부착하는 과정에서 작용하는 스트레스를 줄일 수 있기 때문에, 스트레스에 의한 리드의 변형을 비롯하여 반도체 칩의 특성 열화 및 셀 손상이 발생되는 것을 억제할 수 있다.

Claims (3)

  1. (a) 칩 절단 영역으로 구분되는 복수의 반도체 칩이 형성된 웨이퍼를 준비하는 단계와;
    (b) 상기 반도체 칩에 액상 접착제를 프린트하는 단계와;
    (c) 상기 웨이퍼를 개별 반도체 칩으로 분리하는 단계와;
    (d) 상기 웨이퍼에서 분리된 상기 반도체 칩의 액상 접착제에 리드 프레임의 리드를 부착하는 단계와;
    (e) 상기 반도체 칩과 상기 리드를 와이어 본딩하는 단계와;
    (f) 상기 반도체 칩, 리드 및 본딩 와이어를 성형하여 수지 봉합부를 형성하는 단계와;
    (g) 상기 수지 봉합부 밖으로 돌출된 리드를 절단 및 절곡하는 단계;를 포함하는 것을 특징으로 하는 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법.
  2. 제 1항에 있어서, 상기 반도체 칩은 활성면의 중심 부분에 칩 패드가 배열되어 있으며, 상기 칩 패드를 중심으로 양쪽 영역에 상기 액상 접착제가 프린트되는 것을 특징으로 하는 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 (d) 단계는 상온에서 진행되는 것을 특 징으로 하는 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법.
KR1020060012158A 2006-02-08 2006-02-08 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법 KR20070080736A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060012158A KR20070080736A (ko) 2006-02-08 2006-02-08 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060012158A KR20070080736A (ko) 2006-02-08 2006-02-08 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20070080736A true KR20070080736A (ko) 2007-08-13

Family

ID=38601021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012158A KR20070080736A (ko) 2006-02-08 2006-02-08 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20070080736A (ko)

Similar Documents

Publication Publication Date Title
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US9691688B2 (en) Thin plastic leadless package with exposed metal die paddle
WO2004004005A1 (ja) 半導体装置およびその製造方法
US20070145570A1 (en) Semiconductor device
TWI455269B (zh) 晶片封裝結構及其製作方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP4146290B2 (ja) 半導体装置
US7642638B2 (en) Inverted lead frame in substrate
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP5767294B2 (ja) 半導体装置
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
US6576988B2 (en) Semiconductor package
US20080224284A1 (en) Chip package structure
JP2010165777A (ja) 半導体装置及びその製造方法
US8362601B2 (en) Wire-on-lead package system having leadfingers positioned between paddle extensions and method of manufacture thereof
TWI692042B (zh) 半導體封裝結構及其製作方法
JP5420737B2 (ja) 半導体装置の製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
KR20070080736A (ko) 프린트된 액상 접착제를 이용한 반도체 패키지 제조 방법
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
KR100891649B1 (ko) 반도체 패키지 제조방법
JP4096778B2 (ja) マルチチップパッケージ
JP4109995B2 (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid