JPH07307428A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH07307428A JPH07307428A JP12183094A JP12183094A JPH07307428A JP H07307428 A JPH07307428 A JP H07307428A JP 12183094 A JP12183094 A JP 12183094A JP 12183094 A JP12183094 A JP 12183094A JP H07307428 A JPH07307428 A JP H07307428A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- lead frame
- pins
- pin
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 高い放熱性及び電気的特性を有し、かつ安価
で製造も容易なリードフレームを提供する。 【構成】 リードフレーム１は、半導体集積回路チップ
の端子に接続されるインナーリード部４ILと、外部回路
に接続するためのアウターリード部４OLとからなるピン
４を備えたものであって、前記インナーリード部４ILの
グランドピン４ｇのみをアイランド３に接続したもので
ある。また、前記ピン４は、グランドピン４ｇを複数設
け、それらグランドピン４ｇ、信号ピン４ｓ，４ｓ、グ
ランドピン４ｇ、信号ピン４ｓ，４ｓ、グランドピン４
ｇ、……というようにグランドピン４ｇとグランドピン
４ｇの間に信号ピン４ｓを配置している。
で製造も容易なリードフレームを提供する。 【構成】 リードフレーム１は、半導体集積回路チップ
の端子に接続されるインナーリード部４ILと、外部回路
に接続するためのアウターリード部４OLとからなるピン
４を備えたものであって、前記インナーリード部４ILの
グランドピン４ｇのみをアイランド３に接続したもので
ある。また、前記ピン４は、グランドピン４ｇを複数設
け、それらグランドピン４ｇ、信号ピン４ｓ，４ｓ、グ
ランドピン４ｇ、信号ピン４ｓ，４ｓ、グランドピン４
ｇ、……というようにグランドピン４ｇとグランドピン
４ｇの間に信号ピン４ｓを配置している。
Description
【０００１】
【産業上の利用分野】本発明は、大規模集積回路、超大
規模集積回路等に代表される集積回路の実装の際に用い
られるリードフレームに関し、さらに詳しくは高い放熱
性、電気特性を有し、かつ安価で製造も容易なリードフ
レームに関するものである。
規模集積回路等に代表される集積回路の実装の際に用い
られるリードフレームに関し、さらに詳しくは高い放熱
性、電気特性を有し、かつ安価で製造も容易なリードフ
レームに関するものである。
【０００２】
【従来の技術】この種の大規模集積回路（ＬＳＩ）、超
大規模集積回路（ＶＬＳＩ）等に代表される半導体集積
回路（ＩＣ）は、周知のとおり、ＩＣチップに加工され
た後、各種の型式でパッケージ化されている。このパッ
ケージは、例えばリードフレームのインナーリード部で
囲まれるエリアのアイランド上にＩＣチップを収容し、
かつＩＣチップの信号端子や電源端子と前記インナーリ
ード部の先端とをワイアボンデングした後に、それらの
外周部をプラスチック等で所定の形に固めることにより
形成したものである。なお、リードフレームは、パッケ
ージの内側部分をインナーリード部とし、パッケージの
外周から突出した部分をアウタリード部としている。そ
して、従来のパッケージでは、ＩＣチップで発生した熱
は、主としてワイヤ、リードフレーム、外部回路という
経路で放熱していた。したがって、ＩＣチップの消費電
力が小さい内は、上述した経路を通しての放熱であって
も十分であった。
大規模集積回路（ＶＬＳＩ）等に代表される半導体集積
回路（ＩＣ）は、周知のとおり、ＩＣチップに加工され
た後、各種の型式でパッケージ化されている。このパッ
ケージは、例えばリードフレームのインナーリード部で
囲まれるエリアのアイランド上にＩＣチップを収容し、
かつＩＣチップの信号端子や電源端子と前記インナーリ
ード部の先端とをワイアボンデングした後に、それらの
外周部をプラスチック等で所定の形に固めることにより
形成したものである。なお、リードフレームは、パッケ
ージの内側部分をインナーリード部とし、パッケージの
外周から突出した部分をアウタリード部としている。そ
して、従来のパッケージでは、ＩＣチップで発生した熱
は、主としてワイヤ、リードフレーム、外部回路という
経路で放熱していた。したがって、ＩＣチップの消費電
力が小さい内は、上述した経路を通しての放熱であって
も十分であった。
【０００３】しかしながら、最近の半導体集積回路（Ｉ
Ｃ）は、大規模化する傾向にあり、ＩＣチップの発熱が
問題となってきている。現状のプラスチックパッケージ
においては、消費電力が２Ｗ（発熱体温度１７０度）程
度が限界とされている。これ以上の消費電力が要求され
る場合には、セラミックパッケージや、ヒートシンク等
を備えたパッケージが採用されている。
Ｃ）は、大規模化する傾向にあり、ＩＣチップの発熱が
問題となってきている。現状のプラスチックパッケージ
においては、消費電力が２Ｗ（発熱体温度１７０度）程
度が限界とされている。これ以上の消費電力が要求され
る場合には、セラミックパッケージや、ヒートシンク等
を備えたパッケージが採用されている。
【０００４】また、ＩＣチップの高性能化、高速化に伴
い、クロストークノイズや、バウンスノイズ等が発生
し、ＩＣチップの動作の障害となっている。
い、クロストークノイズや、バウンスノイズ等が発生
し、ＩＣチップの動作の障害となっている。
【０００５】
【発明が解決しようとする課題】このように最近の半導
体集積回路（ＩＣ）では、その回路規模が大規模化され
ることから、ＩＣチップから発生する熱を効率的に発散
させ、しかもその発生した熱を発散させる手段を安価で
簡単に得られるようにすることが要求されてきている。
体集積回路（ＩＣ）では、その回路規模が大規模化され
ることから、ＩＣチップから発生する熱を効率的に発散
させ、しかもその発生した熱を発散させる手段を安価で
簡単に得られるようにすることが要求されてきている。
【０００６】また、ＩＣチップ高速化に伴う、クロスト
ークノイズや、バウンスノイズ等の発生を押さえ、ＩＣ
チップの機能低下させないようにする手段が要求されて
きている。
ークノイズや、バウンスノイズ等の発生を押さえ、ＩＣ
チップの機能低下させないようにする手段が要求されて
きている。
【０００７】本発明は、上記従来の課題に鑑み為された
もので、高い放熱性及び電気的特性を有し、かつ安価で
製造も容易なリードフレームを提供することを目的とし
ている。
もので、高い放熱性及び電気的特性を有し、かつ安価で
製造も容易なリードフレームを提供することを目的とし
ている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係わるリードフレームは、半導体集積回路
チップに接続されるインナーリード部と、外部回路に接
続するためのアウターリード部とを有するリードフレー
ムにおいて、前記インナーリード部のグランドピンのみ
をアイランドに接続してなることを特徴とするものであ
る。
に、本発明に係わるリードフレームは、半導体集積回路
チップに接続されるインナーリード部と、外部回路に接
続するためのアウターリード部とを有するリードフレー
ムにおいて、前記インナーリード部のグランドピンのみ
をアイランドに接続してなることを特徴とするものであ
る。
【０００９】また、前記ピンは、グランドピンを複数設
け、それらグランドピンとグランドピンの間に信号ピン
を配置してなることを特徴とするものである。
け、それらグランドピンとグランドピンの間に信号ピン
を配置してなることを特徴とするものである。
【００１０】
【作用】上述したように、本発明は、ＩＣチップを置く
アイランドにインナーリード部のグランドピンを直接接
続した構造としたので、当該グランドピンのアウターリ
ード部を外部の電気回路のアースに接続すると、ＩＣチ
ップの一面全体がシールドされる状態となる。また、Ｉ
Ｃチップの一面全体がアイランドと接触しているので、
ＩＣチップから発生する熱がアイランド、インナーリー
ド部、アウターリード部、外部回路のアースにという経
路で伝達され、また多数のグランドピンで放熱するた
め、ＩＣチップの発熱を効率よく放熱することができ
る。
アイランドにインナーリード部のグランドピンを直接接
続した構造としたので、当該グランドピンのアウターリ
ード部を外部の電気回路のアースに接続すると、ＩＣチ
ップの一面全体がシールドされる状態となる。また、Ｉ
Ｃチップの一面全体がアイランドと接触しているので、
ＩＣチップから発生する熱がアイランド、インナーリー
ド部、アウターリード部、外部回路のアースにという経
路で伝達され、また多数のグランドピンで放熱するた
め、ＩＣチップの発熱を効率よく放熱することができ
る。
【００１１】また、多数のグランドピンでアースに接続
されることから、グランド電位が安定化することにな
る。
されることから、グランド電位が安定化することにな
る。
【００１２】
【実施例】以下、添付図面を参照して本発明の実施例を
詳細に説明する。
詳細に説明する。
【００１３】図１は、本発明に係わるリードフレームの
実施例の一部を示す平面図である。
実施例の一部を示す平面図である。
【００１４】図１に示すリードフレーム１は、完成直前
のものであって、銅等の金属平板等からなる基材２を使
用し、例えばその中央部に正方形状にアイランド３を形
成し、かつアイランド３の例えば対辺にくし状にピン４
を形成し、かつ前記くし状のピン４の内のグランドピン
４ｇのみをアイランド３に接続されたままとしたもので
ある。したがって、図では周辺部５が残っており、ま
た、各ピン４は、中央部付近でダムバー６によりつなが
った状態にあり、また各ピン４の先端で補材７で残って
た状態になっている。
のものであって、銅等の金属平板等からなる基材２を使
用し、例えばその中央部に正方形状にアイランド３を形
成し、かつアイランド３の例えば対辺にくし状にピン４
を形成し、かつ前記くし状のピン４の内のグランドピン
４ｇのみをアイランド３に接続されたままとしたもので
ある。したがって、図では周辺部５が残っており、ま
た、各ピン４は、中央部付近でダムバー６によりつなが
った状態にあり、また各ピン４の先端で補材７で残って
た状態になっている。
【００１５】このような形状のリードフレーム１におい
て、パッケージの所定の過程で周辺部５、補材６、７を
カットすることにより、完成されたリードフレームとな
る。
て、パッケージの所定の過程で周辺部５、補材６、７を
カットすることにより、完成されたリードフレームとな
る。
【００１６】なお、リードフレーム１は、図示しないＩ
Ｃチップの信号端子や電源端子にワイヤを介して接続さ
れるインナーリード部４ILと、外部回路に接続するため
のピンとなるアウターリード部４OLとに分けることもで
きる。また、上記ピン４は、例えばグランドピン４ｇ、
信号ピン４ｓ，４ｓ、グランドピン４ｇ、信号ピン４
ｓ，４ｓ、グランドピン４ｇ、信号ピン４ｓ，４ｓ、…
…というように配置されており、各グランドピン４ｇは
アイランド３に直接電気的に接続されている。
Ｃチップの信号端子や電源端子にワイヤを介して接続さ
れるインナーリード部４ILと、外部回路に接続するため
のピンとなるアウターリード部４OLとに分けることもで
きる。また、上記ピン４は、例えばグランドピン４ｇ、
信号ピン４ｓ，４ｓ、グランドピン４ｇ、信号ピン４
ｓ，４ｓ、グランドピン４ｇ、信号ピン４ｓ，４ｓ、…
…というように配置されており、各グランドピン４ｇは
アイランド３に直接電気的に接続されている。
【００１７】このようなリードフレームを使用し、ＩＣ
チップ（図示せず）をアイランド３に固定し、インナー
リード部４ILとＩＣチップの信号端子等とをワイヤボン
デングし、プラスチック等を使用してパッケージするこ
とにより、ＬＳＩ、ＶＬＳＩ等のパッケージが完成す
る。
チップ（図示せず）をアイランド３に固定し、インナー
リード部４ILとＩＣチップの信号端子等とをワイヤボン
デングし、プラスチック等を使用してパッケージするこ
とにより、ＬＳＩ、ＶＬＳＩ等のパッケージが完成す
る。
【００１８】このようなＬＳＩ、ＶＬＳＩ等において、
パッケージ内部のＩＣチップから発生した熱は、アイラ
ンド３に伝わり、アイランド３、多数のグランドピン４
ｇ、外部回路のアースという経路で放熱されることにな
るため、放熱効率がよく、かつ放熱手段を安価に得るこ
とができる。
パッケージ内部のＩＣチップから発生した熱は、アイラ
ンド３に伝わり、アイランド３、多数のグランドピン４
ｇ、外部回路のアースという経路で放熱されることにな
るため、放熱効率がよく、かつ放熱手段を安価に得るこ
とができる。
【００１９】また、グランドピン４ｇが外部回路のアー
ス（図示せず）に接続された状態になるとＩＣチップの
片面全体がシールド状態になり、かつグランドピン４ｇ
が信号ピン４ｓ，４ｓを囲む形状となっているためクロ
ストーク等を抑えることができる。
ス（図示せず）に接続された状態になるとＩＣチップの
片面全体がシールド状態になり、かつグランドピン４ｇ
が信号ピン４ｓ，４ｓを囲む形状となっているためクロ
ストーク等を抑えることができる。
【００２０】さらに、多数のグランドピン４ｇでもって
アイランド３に接続されているため、グランド電位を安
定化でき、バウンスノイズの低減を図ることができる。
アイランド３に接続されているため、グランド電位を安
定化でき、バウンスノイズの低減を図ることができる。
【００２１】このようなリードフレーム１は、例えば次
のようにして得ることができる。図２は、上記リードフ
レームの作成方法を説明するための工程図である。
のようにして得ることができる。図２は、上記リードフ
レームの作成方法を説明するための工程図である。
【００２２】まず、所定の大きさの平板状の金属基板１
１の両面全面に、フォトレジスト１２をまんべんなく塗
布する（図２（ａ））。
１の両面全面に、フォトレジスト１２をまんべんなく塗
布する（図２（ａ））。
【００２３】次に、例えば前記金属基板１１の中央部に
正方形状にアイランド３が形成され、かつアイランド３
の例えば対辺にくし状にピン４が形成され、かつ前記く
し状のピン４の内のグランドピン４ｇのみがアイランド
３に接続されるような形状が形成されるようなパターン
（図示せず）をフォトレジスト１２上に露光し、つい
で、現像すると、ピン４として残るところ、アイランド
３として残るところ、周辺部５として残ることころ、及
びダムバー６、補材７として残るところにはフォトレジ
スト１２が残り、その他の部分はレジストが除去された
状態のものが得られる（図２（ｂ））。
正方形状にアイランド３が形成され、かつアイランド３
の例えば対辺にくし状にピン４が形成され、かつ前記く
し状のピン４の内のグランドピン４ｇのみがアイランド
３に接続されるような形状が形成されるようなパターン
（図示せず）をフォトレジスト１２上に露光し、つい
で、現像すると、ピン４として残るところ、アイランド
３として残るところ、周辺部５として残ることころ、及
びダムバー６、補材７として残るところにはフォトレジ
スト１２が残り、その他の部分はレジストが除去された
状態のものが得られる（図２（ｂ））。
【００２４】さらに、このようにして所定のパターン状
にフォトレジスト１２が残った金属板１１を、塩化第二
鉄等のエッチング液に浸してエッチングする。これによ
り、フォトレジスト１２が無い部分の金属基板１１の金
属が除去され、フォトレジスト１２が残っている部分の
金属が残った状態になる（図２（ｃ））。
にフォトレジスト１２が残った金属板１１を、塩化第二
鉄等のエッチング液に浸してエッチングする。これによ
り、フォトレジスト１２が無い部分の金属基板１１の金
属が除去され、フォトレジスト１２が残っている部分の
金属が残った状態になる（図２（ｃ））。
【００２５】ついで、フォトレジスト１２を剥離するこ
とにより、上記金属基板１１は、図１及び図２（ｄ）に
示すようなリードフレーム１になる。このようにしてリ
ードフレーム１が得られることになる。
とにより、上記金属基板１１は、図１及び図２（ｄ）に
示すようなリードフレーム１になる。このようにしてリ
ードフレーム１が得られることになる。
【００２６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、アイランドとグランドピンとが接続された状態に
なっており、パッケージ内部のＩＣチップから発生した
熱が、アイランド、多数のグランドピン、外部回路のア
ースという経路で放熱されることになるため、放熱効率
がよく、かつ放熱手段を安価に得ることができる。
れば、アイランドとグランドピンとが接続された状態に
なっており、パッケージ内部のＩＣチップから発生した
熱が、アイランド、多数のグランドピン、外部回路のア
ースという経路で放熱されることになるため、放熱効率
がよく、かつ放熱手段を安価に得ることができる。
【００２７】また、本発明によれば、グランドピンが外
部回路のアースに接続された状態になるとＩＣチップの
片面全体がシールド状態になり、かつグランドピンが信
号ピンを囲む形状となっているためクロストーク等を抑
えることができる。
部回路のアースに接続された状態になるとＩＣチップの
片面全体がシールド状態になり、かつグランドピンが信
号ピンを囲む形状となっているためクロストーク等を抑
えることができる。
【００２８】さらに、本発明では、多数のグランドピン
をもってアイランドに接続されているため、グランド電
位を安定化でき、バウンスノイズの低減を図ることがで
きる。
をもってアイランドに接続されているため、グランド電
位を安定化でき、バウンスノイズの低減を図ることがで
きる。
【図１】本発明のリードフレームの実施例を示す平面図
である。
である。
【図２】同実施例の作成方法の説明図である。
１ リードフレーム １ａ リードフレーム ２ 基材 ３ アイランド ４ ピン ４ｇ グランドピン ４ｓ 信号ピン ４IL インナーリード部 ４OL アウターリード部 ５ 周辺部 ６ ダムバー ７ 補材 １１ 金属基板 １２ フォトレジスト
Claims (2)
- 【請求項１】 半導体集積回路チップに接続されるイン
ナーリード部と、外部回路に接続するためのアウターリ
ード部とからなるピンを備えたリードフレームにおい
て、 前記インナーリード部の外部回路のアース接続用グラン
ドピンのみをアイランドに接続してなることを特徴とす
るリードフレーム。 - 【請求項２】 前記ピンは、グランドピンを複数設け、
それらグランドピンとグランドピンの間に信号ピンを配
置してなることを特徴とする請求項１記載のリードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12183094A JPH07307428A (ja) | 1994-05-11 | 1994-05-11 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12183094A JPH07307428A (ja) | 1994-05-11 | 1994-05-11 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307428A true JPH07307428A (ja) | 1995-11-21 |
Family
ID=14820988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12183094A Pending JPH07307428A (ja) | 1994-05-11 | 1994-05-11 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307428A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186831A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | 半導体装置 |
| JP2017059613A (ja) * | 2015-09-15 | 2017-03-23 | 株式会社東芝 | 半導体装置の製造方法 |
-
1994
- 1994-05-11 JP JP12183094A patent/JPH07307428A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186831A (ja) * | 2009-02-10 | 2010-08-26 | Toshiba Corp | 半導体装置 |
| JP2017059613A (ja) * | 2015-09-15 | 2017-03-23 | 株式会社東芝 | 半導体装置の製造方法 |
| CN110034086A (zh) * | 2015-09-15 | 2019-07-19 | 东芝存储器株式会社 | 引线架 |
| CN110034086B (zh) * | 2015-09-15 | 2024-03-01 | 铠侠股份有限公司 | 引线架 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US7897438B2 (en) | Method of making semiconductor package with plated connection | |
| JPH0878595A (ja) | 改善された熱放散を備えたｉｃパッケージ | |
| KR100328746B1 (ko) | 방열판상에장착된펠릿을구비하는반도체장치및제조방법 | |
| KR19980081519A (ko) | 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법 | |
| JP2708309B2 (ja) | マルチチップ型半導体装置 | |
| JP3003638B2 (ja) | 半導体装置、その製造方法 | |
| JPH03285338A (ja) | ボンディングパッド | |
| JPH07307428A (ja) | リードフレーム | |
| CN101483158A (zh) | 芯片、芯片制造方法以及芯片封装结构 | |
| JP3061120B2 (ja) | 半導体装置、その製造方法 | |
| JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
| JP2507852B2 (ja) | 半導体装置 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH09331006A (ja) | 樹脂封止型半導体装置 | |
| JPS63296345A (ja) | フイルムキヤリア | |
| JPH11284119A (ja) | 半導体集積デバイスの放熱構造 | |
| JPH09283690A (ja) | 半導体集積回路用リードフレーム | |
| KR0163214B1 (ko) | 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법 | |
| KR0166833B1 (ko) | 반도체소자 제조방법 | |
| JPH02237055A (ja) | 樹脂封止型半導体装置 | |
| JP2970206B2 (ja) | 半導体装置 | |
| JPH07130932A (ja) | 半導体装置とその製造方法 | |
| JPS58219755A (ja) | 集積回路パツケ−ジ |