KR101209471B1 - 더블 다운셋 리드프레임 - Google Patents
더블 다운셋 리드프레임 Download PDFInfo
- Publication number
- KR101209471B1 KR101209471B1 KR1020100116035A KR20100116035A KR101209471B1 KR 101209471 B1 KR101209471 B1 KR 101209471B1 KR 1020100116035 A KR1020100116035 A KR 1020100116035A KR 20100116035 A KR20100116035 A KR 20100116035A KR 101209471 B1 KR101209471 B1 KR 101209471B1
- Authority
- KR
- South Korea
- Prior art keywords
- mounting plate
- ground ring
- chip mounting
- lead
- chip
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 더블 다운셋 리드프레임에 관한 것으로서, 더욱 상세하게는 그라운드 링 및 리드의 구조를 새롭게 개선하여, 와이어 본딩 길이를 줄일 수 있도록 한 더블 다운셋 리드프레임에 관한 것이다.
즉, 본 발명은 그라운드 링의 내측단부에 칩탑재판쪽으로 돌출되는 연장단을 일체로 더 형성하여, 그라운드 링과 칩탑재판 간의 거리를 최대한 좁혀줌으로써, 칩탑재판에 부착된 반도체 칩과 그라운드 링 간에 연결되는 와이어의 길이를 줄일 수 있고, 또한 그라운드 링과 칩탑재판의 거리가 좁혀진 만큼 리드의 내측단부를 안쪽으로 더 연장시켜 칩탑재판과 리드간의 거리도 좁혀줌으로써, 칩탑재판에 부착된 반도체 칩과 리드 간에 연결되는 와이어의 길이도 줄일 수 있도록 한 더블 다운셋 리드프레임을 제공하고자 한 것이다.
즉, 본 발명은 그라운드 링의 내측단부에 칩탑재판쪽으로 돌출되는 연장단을 일체로 더 형성하여, 그라운드 링과 칩탑재판 간의 거리를 최대한 좁혀줌으로써, 칩탑재판에 부착된 반도체 칩과 그라운드 링 간에 연결되는 와이어의 길이를 줄일 수 있고, 또한 그라운드 링과 칩탑재판의 거리가 좁혀진 만큼 리드의 내측단부를 안쪽으로 더 연장시켜 칩탑재판과 리드간의 거리도 좁혀줌으로써, 칩탑재판에 부착된 반도체 칩과 리드 간에 연결되는 와이어의 길이도 줄일 수 있도록 한 더블 다운셋 리드프레임을 제공하고자 한 것이다.
Description
본 발명은 더블 다운셋 리드프레임에 관한 것으로서, 더욱 상세하게는 그라운드 링 및 리드의 구조를 새롭게 개선하여, 와이어 본딩 길이를 줄일 수 있도록 한 더블 다운셋 리드프레임에 관한 것이다.
반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등과 같은 기판을 이용하여, 기판의 칩부착 영역에 반도체 칩을 부착하는 칩 부착 공정과, 반도체 칩과 기판간을 전기적 신호 교환을 위하여 골드 와이어 등으로 연결하는 와이어 본딩 공정과, 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지로 몰딩하는 몰딩 공정 등을 통하여 제조된다.
이러한 반도체 패키지를 제조하기 위한 기판중 리드프레임은 도 에서 보듯이, 전체 리드프레임의 골격 역할을 하는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판(=다이패드)과, 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 사이드프레임으로부터 연장되어 칩탑재판의 사방 변에 인접 배열되는 다수의 리드를 포함하여 구성된다.
여기서, 기존의 그라운드 링을 갖는 리드프레임을 첨부한 도 5 및 도 6을 참조로 살펴보면 다음과 같다.
기존의 리드프레임(10)은 통상 펀치에 의한 스탬핑(stamping) 공정으로 제작되는데, 대략 판상의 금속원판을 펀치로 스탬핑함으로써, 중앙에 소정 면적의 칩탑재판(12)이 형성되는 동시에 칩탑재판(12)의 사방에 사각형 링 형상의 그라운드 링(18)이 배열되고, 칩탑재판(12)과 그라운드 링(18)은 다수개의 연결바(17)에 의하여 일체로 연결된다.
또한, 스탬핑에 의하여, 칩탑재판(12)의 사방 변에는 다수의 리드(14)가 인접 배열되고, 이와 더불어 칩탑재판(12)의 네 모서리와 사이드프레임(20)이 타이바(16)에 의하여 일체로 연결되는 상태가 된다.
이렇게 리드프레임(10)의 칩탑재판(12)과 리드(14), 그리고 타이바(16) 등을 형성하기 위한 스탬핑 공정이 완료되면, 각 타이바(16)에 제1다운셋부(16a)가 형성되는 동시에 연결바(17)에 제2다운셋(17a)이 형성되도록 더블 다운셋 펀칭 과정이 더 진행된다.
즉, 몰딩 컴파운드 수지의 원할한 흐름성 및 반도체 칩과 리드간의 와이어 본딩 용이성을 위하여, 칩탑재판(12) 및 그라운드 링(17)이 각 리드(14)보다 낮은 위치에 위치되도록 타이바(16)에 제1다운셋부(16a)를 형성하는 동시에 연결바(17)에 제2다운셋(17a)을 형성하는 더블 다운셋 펀칭 과정이 더 진행된다.
따라서, 도 7에 도시된 바와 같이 칩탑재판(12)에 부착된 반도체 칩(30)과 그라운드 링(18)이 도전성 와이어(32)에 의하여 상호 연결되고, 또한 반도체 칩(30)과 각 리드(14)도 도전성 와이어(32)에 의하여 상호 연결된 후, 몰딩 공정 등을 더 진행함에 따라 반도체 패키지로 완성된다.
그러나, 상기와 같이 제작된 리드프레임은 다음과 같은 단점이 있다.
첫째, 칩탑재판(12)과 그라운드 링(17) 간의 거리가 멀어서 칩탑재판(12)에 탑재된 반도체 칩(30)과 그라운드 링(18)을 연결하는 와이어(32)의 길이가 길어질 수 밖에 없고, 또한 그 만큼 칩탑재판(12)과 리드(14)간의 거리도 멀어짐에 따라 반도체 칩(30)과 리드(14)간을 연결하는 와이어(32)의 길이도 길어질 수 밖에 없으므로, 결국 와이어의 소모량이 증가하는 단점이 있었다.
둘째, 연결바(17)와 그라운딩 링(18)이 서로 연접하는 부분이 직각을 이룸에 따라, 그라운드 링(18)에 대한 와이어 본딩시의 스트레스가 직각 부분에 집중되어 와이어 본딩 불량이 발생하는 단점이 있었다.
즉, 와이어 본딩 장비의 캐필러리에 의하여 반도체 칩에 대한 1차 본딩(볼 본딩)이 이루어진 후, 그라운드 링에 대한 2차 본딩(스티치 본딩)이 이루어질 때, 그라운드 링(18)과 연결바(17) 간의 직각 부분에 스트레스가 집중적으로 전달되어 균열이 발생하게 되고, 이러한 균열 발생시 미세한 진동이 발생하여 그라운드 링에 대한 2차 본딩 품질을 떨어지는 단점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 그라운드 링의 내측단부에 칩탑재판쪽으로 돌출되는 연장단을 일체로 더 형성하여, 그라운드 링과 칩탑재판 간의 거리를 최대한 좁혀줌으로써, 칩탑재판에 부착된 반도체 칩과 그라운드 링 간에 연결되는 와이어의 길이를 줄일 수 있고, 결국 와이어 본딩시의 와이어 소모량을 줄일 수 있는 더블 다운셋 리드프레임을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 그라운드 링과 칩탑재판의 거리가 좁혀진 만큼 리드의 내측단부를 안쪽으로 더 연장시켜 칩탑재판과 리드간의 거리도 좁혀줌으로써, 칩탑재판에 부착된 반도체 칩과 리드 간에 연결되는 와이어의 길이도 줄일 수 있고, 결국 와이어의 소모량을 더욱 줄일 수 있는 더블 다운셋 리드프레임을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명은 칩탑재판과, 이 칩탑재판 사방 변에 인접 배열되면서 연결바에 의하여 일체로 연결된 그라운드 링을 포함하는 더블 다운셋 리드프레임에 있어서, 상기 그라운드 링의 내측단부에 칩탑재판쪽으로 돌출되는 연장단을 일체로 형성하여, 그라운드 링과 칩탑재판 간의 거리가 좁혀질 수 있도록 한 것을 특징으로 하는 더블 다운셋 리드프레임을 제공한다.
본 발명의 바람직한 일 구현예로서, 상기 그라운드 링의 연장단 양측단부는 사선 각도로 형성하여, 연장단의 양측단부와 연결바 간의 각도가 45°가 되도록 한 것을 특징으로 한다.
본 발명의 바람직한 다른 구현예로서, 상기 그라운드 링과 칩탑재판의 거리가 좁혀진 만큼 리드의 내측단이 그라운드 링을 향하여 연장된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 그라운드 링의 내측단부에 칩탑재판쪽으로 돌출되는 연장단을 일체로 더 형성하여, 그라운드 링과 칩탑재판 간의 실제 거리가 연장단에 의하여 최대한 좁혀지게 함으로써, 칩탑재판에 부착된 반도체 칩과 그라운드 링의 연장단 간에 연결되는 와이어의 길이 및 소모량을 줄일 수 있다.
또한, 그라운드 링과 칩탑재판의 거리가 좁혀진 만큼 리드의 내측단부를 안쪽으로 더 연장시켜 칩탑재판과 리드간의 거리도 좁혀지게 함으로써,칩탑재판에 부착된 반도체 칩과 리드 간에 연결되는 와이어의 길이도 줄일 수 있고, 결국 와이어의 소모량을 더욱 줄일 수 있다.
또한, 그라운드 링의 연장단 양측단부를 사선 각도로 형성하여, 그라운드 링과 칩탑재판을 연결하는 연결바와 연장단 간의 각도가 45°가 되도록 함으로써, 기존에 그라운드 링과 연결바가 직각을 이루던 것에 비하여 와이어 본딩시 작용하는 스트레스를 최소화시킬 수 있다.
도 1은 본 발명에 따른 이중 다운셋 리드프레임을 나타내는 평면도,
도 2는 본 발명에 따른 이중 다운셋 리드프레임을 나타내는 요부 사시도,
도 3은 본 발명에 따른 리드프레임에 반도체 칩이 부착되어 와이어 본딩이 이루어진 모습을 보여주는 평면도,
도 4는 본 발명의 리드프레임과 종래의 리드프레임을 겹쳐지게 도시하여 비교한 평면도,
도 5는 종래의 이중 다운셋 리드프레임을 나타내는 평면도,
도 6은 종래의 이중 다운셋 리드프레임을 나타내는 부분 사시도,
도 7은 종래의 리드프레임에 반도체 칩이 부착되어 와이어 본딩이 이루어진 모습을 보여주는 평면도.
도 2는 본 발명에 따른 이중 다운셋 리드프레임을 나타내는 요부 사시도,
도 3은 본 발명에 따른 리드프레임에 반도체 칩이 부착되어 와이어 본딩이 이루어진 모습을 보여주는 평면도,
도 4는 본 발명의 리드프레임과 종래의 리드프레임을 겹쳐지게 도시하여 비교한 평면도,
도 5는 종래의 이중 다운셋 리드프레임을 나타내는 평면도,
도 6은 종래의 이중 다운셋 리드프레임을 나타내는 부분 사시도,
도 7은 종래의 리드프레임에 반도체 칩이 부착되어 와이어 본딩이 이루어진 모습을 보여주는 평면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 그라운드 링이 타이바 및 리드의 높이보다 낮게 1차로 다운셋되고, 칩탑재판이 보다 낮게 2차로 다운셋 된 더블 다운셋 리드프레임을 제공하고자 한 것으로서, 그라운드 링과 리드의 구조를 새롭게 개선하여 와이어 본딩시의 와이어 소모량을 줄일 수 있도록 한 점에 주안점이 있다.
본 발명에 따른 리드프레임(10)도 펀치에 의한 스탬핑(stamping) 공정으로 제작되는 바, 판상의 금속원판을 펀치로 스탬핑함으로써, 도 1 및 도 2에서 보듯이 중앙에 소정 면적의 칩탑재판(12)이 형성되는 동시에 칩탑재판(12)의 사방에 사각형 링 형상의 그라운드 링(18)이 배열되고, 칩탑재판(12)과 그라운드 링(18)은 다수개의 연결바(17)에 의하여 일체로 연결된다.
이와 동시에, 상기 스탬핑 공정에 의하여 칩탑재판(12)의 사방 변에는 다수의 리드(14)가 인접 배열되고, 칩탑재판(12)의 네 모서리와 사이드프레임(20)이 타이바(16)에 의하여 일체로 연결되는 상태가 된다.
또한, 몰딩 컴파운드 수지의 원할한 흐름성 및 반도체 칩과 리드간의 와이어 본딩 용이성을 위하여, 칩탑재판(12) 및 그라운드 링(17)이 각 리드(14)보다 낮은 위치에 위치되도록 타이바(16)에 제1다운셋부(16a)를 형성하는 동시에 연결바(17)에 제2다운셋(17a)을 형성하는 더블 다운셋 펀칭 과정이 더 진행된다.
특히, 본 발명에 따르면 스탬핑 공정에 의하여 그라운드 링(18)의 내측단부에 칩탑재판(12)쪽으로 돌출되는 연장단(34)이 일체로 형성되며, 이 연장단(34)은 그라운드 링(18)의 일부가 되며, 결과적으로 연장단(34)의 돌출된 폭 만큼 그라운드 링(18)과 칩탑재판(12)의 사방 변 간의 거리가 최대한 좁혀지는 상태가 된다.
이때, 상기 그라운드 링(18)의 연장단(34) 양측단부는 45°각도의 사선이 되도록 하여, 그라운드 링과 칩탑재판(12)을 일체로 연결하고 있는 연결바(17)의 측면과 연장단의 양측단 간의 각도가 45°가 되도록 한다.
또한, 본 발명에 따르면 그라운드 링(18)과 칩탑재판(12)의 거리가 좁혀진 만큼 즉, 그라운드 링(18)의 연장단(34)의 폭 만큼 그라운드 링(18)의 외측 사방 변에 인접 배열되어 있던 리드(14)의 내측단을 그라운드 링(18)을 향하여 연장시킴으로써, 그라운드 링(18)과 리드(14)간의 간격이 좁혀지는 동시에 칩탑재판(12)과 각 리드(14)간의 거리도 좁혀지는 상태가 된다.
이러한 본 발명의 리드프레임과 기존의 리드프레임 구조를 대비해보면, 도 4에서 보는 바와 같이 본 발명의 리드프레임(10)은 연장단(34)을 그라운딩 링(18)의 내측단부에 일체로 연장 형성함에 따라 그라운드 링(18)과 칩탑재판(12) 간의 거리(간격)와, 리드(14)와 칩탑재판(12) 간의 거리(간격)가 기존의 리드프레임에 비하여 좁혀진 구조를 이루게 된다.
따라서, 도 3에 도시된 바와 같이 칩탑재판(12)에 반도체 칩(30)을 부착하는 칩 부착 공정후, 반도체 칩(30)의 본딩패드와 그라운드 링(18)의 연장단(34) 간에 도전성 와이어(32)를 연결하는 동시에 반도체 칩(30)의 본딩패드와 각 리드(14) 간을 도전성 와이어(32)로 연결하는 와이어 본딩 공정이 진행된 다음, 몰딩 컴파운드에 의하여 반도체 칩과 와이어 등이 몰딩되는 몰딩 공정 등을 거쳐 반도체 패키지로 완성된다.
이때, 상기 와이어 본딩 공정시, 반도체 칩(30)의 본딩패드와 그라운드 링(18)의 연장단(34) 간의 거리가 기존에 비하여 좁혀진 상태이므로 반도체 칩(30)과 그라운드 링(18)을 연결하는 도전성 와이어(32)의 연결 길이를 단축시킬 수 있고, 또한 반도체 칩(30)이 부착된 칩탑재판(12)과 각 리드(14) 간의 거리도 기존에 비하여 좁혀진 상태이므로 반도체 칩(30)과 각 리드(14) 간을 연결하는 도전성 와이어(32)의 연결 길이도 단축시킬 수 있으며, 결국 와이어 본딩시 소모되는 고가의 골드 재질 와이어의 소모량을 줄일 수 있다.
한편, 기존의 리드프레임(10)은 첨부한 도 5 및 도 6에서 보는 바와 같이, 연결바(17)와 그라운딩 링(18)이 서로 연접하는 부분이 직각을 이룸에 따라, 와이어 본딩시의 스트레스가 직각 부분에 집중적으로전달될 수 밖에 없고, 이에 그라운드 링(18)과 연결바(17) 간의 직각 부분에 스트레스가 집중적으로 전달되어 균열이 발생할 우려가 있었다.
이와 달리, 본 발명에서는 와이어 본딩 장비의 캐필러리에 의하여 반도체 칩(30)에 대한 1차 본딩(볼 본딩)이 이루어진 후, 그라운드 링(18)의 연장단(34)에 대한 2차 본딩(스티치 본딩)이 이루어질 때, 그라운드 링(18)의 연장단(34)과 연결바(17)가 서로 45°각도를 이루는 상태이므로, 와이어 본딩시 스트레스가 집중되는 것을 차단할 수 있게 된다.
10 : 리드프레임 12 : 칩탑재판
14 : 리드 16 : 타이바
16a : 제1다운셋부 17 : 연결바
17a : 제2다운셋부 18 : 그라운드 링
20 : 사이드프레임 30 : 반도체 칩
32 : 와이어 34 : 연장단
14 : 리드 16 : 타이바
16a : 제1다운셋부 17 : 연결바
17a : 제2다운셋부 18 : 그라운드 링
20 : 사이드프레임 30 : 반도체 칩
32 : 와이어 34 : 연장단
Claims (3)
- 칩탑재판(12)과, 이 칩탑재판(12) 사방 변에 인접 배열되면서 연결바(17)에 의하여 일체로 연결된 그라운드 링(18)을 포함하는 더블 다운셋 리드프레임에 있어서,
상기 그라운드 링(18)의 내측단부에 칩탑재판(12)쪽으로 돌출되는 연장단(34)을 일체로 형성하여, 그라운드 링(18)과 칩탑재판(12) 간의 거리가 좁혀질 수 있도록 하고,
상기 그라운드 링(18)의 연장단(34) 양측단부는 사선 각도로 형성하여, 연장단(34)의 양측단부와 연결바(17) 간의 각도가 45°가 되도록 함으로써, 그라운드 링(18)의 연장단(34)에 대한 캐필러리의 와이어 본딩이 이루어질 때 스트레스가 집중되는 것을 차단할 수 있도록 한 것을 특징으로 하는 더블 다운셋 리드프레임. - 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100116035A KR101209471B1 (ko) | 2010-11-22 | 2010-11-22 | 더블 다운셋 리드프레임 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100116035A KR101209471B1 (ko) | 2010-11-22 | 2010-11-22 | 더블 다운셋 리드프레임 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120054760A KR20120054760A (ko) | 2012-05-31 |
| KR101209471B1 true KR101209471B1 (ko) | 2012-12-07 |
Family
ID=46270459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100116035A KR101209471B1 (ko) | 2010-11-22 | 2010-11-22 | 더블 다운셋 리드프레임 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101209471B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100693739B1 (ko) | 2006-03-28 | 2007-03-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
| US20070278633A1 (en) * | 2006-06-01 | 2007-12-06 | Shinko Electric Industries Co., Ltd. | Lead frame and method of manufacturing the same and semiconductor device |
-
2010
- 2010-11-22 KR KR1020100116035A patent/KR101209471B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100693739B1 (ko) | 2006-03-28 | 2007-03-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
| US20070278633A1 (en) * | 2006-06-01 | 2007-12-06 | Shinko Electric Industries Co., Ltd. | Lead frame and method of manufacturing the same and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120054760A (ko) | 2012-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728414B2 (en) | Lead frame and resin-encapsulated semiconductor device | |
| US7808084B1 (en) | Semiconductor package with half-etched locking features | |
| KR101563911B1 (ko) | 반도체 패키지 | |
| US9443794B2 (en) | Semiconductor device | |
| US7633143B1 (en) | Semiconductor package having plural chips side by side arranged on a leadframe | |
| US20110223719A1 (en) | Semiconductor device and manufacturing method of the same | |
| US8853842B2 (en) | Semiconductor device sealed with a resin molding | |
| US20100171201A1 (en) | Chip on lead with small power pad design | |
| US6909166B2 (en) | Leads of a no-lead type package of a semiconductor device | |
| KR101121842B1 (ko) | 반도체 장치 | |
| GB2323474A (en) | A leadframe for a semiconductor device | |
| JP4319229B2 (ja) | 半導体装置 | |
| US7619307B1 (en) | Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package | |
| KR101209471B1 (ko) | 더블 다운셋 리드프레임 | |
| JP2018190882A (ja) | 半導体装置 | |
| US20140312474A1 (en) | Semiconductor package with wire bonding | |
| JP4207791B2 (ja) | 半導体装置 | |
| KR100922370B1 (ko) | 반도체 패키지 제조용 자재 | |
| JP6111973B2 (ja) | 半導体装置 | |
| JP2013012567A (ja) | 半導体装置 | |
| US20230197576A1 (en) | Leadframe strip with complimentary design | |
| KR101122463B1 (ko) | 리드 프레임 | |
| KR20080088321A (ko) | 플립 칩 패키지 | |
| JP2016197636A (ja) | モールドパッケージ | |
| KR100379090B1 (ko) | 반도체패키지용 리드프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151202 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161202 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171201 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 8 |