JP2013115070A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2013115070A
JP2013115070A JP2011256926A JP2011256926A JP2013115070A JP 2013115070 A JP2013115070 A JP 2013115070A JP 2011256926 A JP2011256926 A JP 2011256926A JP 2011256926 A JP2011256926 A JP 2011256926A JP 2013115070 A JP2013115070 A JP 2013115070A
Authority
JP
Japan
Prior art keywords
wiring
mounting member
semiconductor element
resin layer
electrode part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011256926A
Other languages
English (en)
Other versions
JP6029821B2 (ja
Inventor
Kenji Tsukada
謙磁 塚田
Masatoshi Fujita
政利 藤田
Masato Suzuki
雅登 鈴木
Akihiro Kawajiri
明宏 川尻
Kazuhiro Sugiyama
和裕 杉山
Yoshitaka Hashimoto
良崇 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Corp
Original Assignee
Fuji Machine Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Machine Manufacturing Co Ltd filed Critical Fuji Machine Manufacturing Co Ltd
Priority to JP2011256926A priority Critical patent/JP6029821B2/ja
Priority to PCT/JP2012/077870 priority patent/WO2013077144A1/ja
Priority to CN201280057767.7A priority patent/CN103959450B/zh
Publication of JP2013115070A publication Critical patent/JP2013115070A/ja
Application granted granted Critical
Publication of JP6029821B2 publication Critical patent/JP6029821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】ＬＥＤ素子の電極部と搭載部材の電極部との間を接続する配線を液滴吐出法で形成したＬＥＤパッケージの配線の細線化及び接続信頼性向上を実現する。
【解決手段】搭載部材１１の素子搭載凹部１２内のうちのＬＥＤ素子１３の周囲に、透明な絶縁性樹脂１６を充填し、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間をつなぐ配線経路を絶縁性樹脂１６で平坦化する。液滴吐出法により撥液性のプライマ樹脂インクを絶縁性樹脂１６上に吐出して撥液性のプライマ樹脂層２０のパターンを線状又は帯状に形成した後、液滴吐出法により導電性のインクをプライマ樹脂層２０上に吐出して、該プライマ樹脂層２０上に、配線１７のパターンをＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５とに跨がって形成して、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間を配線１７で接続する。
【選択図】図１

Description

本発明は、搭載部材に形成した素子搭載凹部内に半導体素子を搭載した半導体パッケージ及びその製造方法に関する発明である。
従来より、半導体素子の実装工程では、半導体素子を搭載部材（回路基板、リードフレーム等）にダイボンドした後に、該半導体素子側の電極部と搭載部材側の電極部との間をワイヤボンディングで配線するのが一般的である。
しかし、特許文献１（特許第３９９２０３８号公報）に記載されているように、ワイヤボンディングを行うときの機械的なストレスによって不良が発生する可能性があるため、ワイヤボンディングに代わる接続信頼性の高い実装構造を低コストで実現することを目的として、配線基板上に搭載した半導体素子の周囲に流動性の樹脂材料をディスペンサで吐出して、半導体素子の上面と配線基板の表面との間を傾斜面でつなぐ樹脂スロープを形成した後、半導体素子上面の電極部と配線基板の電極部との間を接続する配線パターンを、インクジェット等の液滴吐出法により樹脂スロープ上に形成する配線技術が提案されている。
上記特許文献１の実装構造では、半導体素子上面の電極部と配線基板の電極部との間の配線経路に半導体素子の高さ相当分の段差ができるため、配線パターンを液滴吐出法で形成するには、半導体素子の側面上端から配線基板上面に跨がる樹脂スロープを形成して、半導体素子上面の電極部と配線基板の電極部との間を、段差のない傾斜面で結ぶ必要がある。
そこで、搭載部材に形成した素子搭載凹部内に半導体素子を搭載することで、半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とを同一高さとしたものがある。このような構造に対しては、特許文献２（特開２００５−５０９１１号公報）に記載されているように、搭載部材の素子搭載凹部の内周側面と半導体素子の外周側面との間の隙間（溝）に絶縁体を埋め込むことで、半導体素子上面の電極部と搭載部材の電極部との間の配線経路を平坦化して、該配線経路にインクジェット等の液滴吐出法で導電性のインクを吐出して配線を形成することが提案されている。
特許第３９９２０３８号公報 特開２００５−５０９１１号公報
上記特許文献２のように、インクジェット等の液滴吐出法で導電性のインクを吐出して配線を形成する場合、配線を形成する下地表面（樹脂表面）のインク滴の濡れ性が高いため、インク滴の着滴径が大きくなって配線の線幅が広がってしまい、細線化の要求を十分に満たすことができない。また、この配線形成方法を例えばＬＥＤ等の発光素子パッケージに適用すると、発光素子の側面から透明な充填樹脂（配線の下地材）を通して放出される光が配線で遮られる割合が増加して、外部に放出される光の取り出し効率が低下するという欠点がある。
また、半導体素子上面の電極部と搭載部材の電極部との間をつなぐ配線経路には、素子（チップ）、樹脂、搭載部材（リードフレーム等）が存在するため、濡れ性が異なる複数の下地表面に跨がって導電性のインクを吐出して配線を形成する必要がある。このため、下地表面の濡れ性が変わる毎に、配線の線幅や厚みが不均一になり、配線が通電オン／オフの繰り返しにより発生する熱応力等により断線する可能性があった。しかも、配線とその下地表面との密着性が低いため、配線が下地表面から剥がれることがあり、これも断線を生じさせる原因となっていた。
そこで、本発明が解決しようとする課題は、半導体素子側の電極部と該搭載部材側の電極部との間を接続する配線を液滴吐出法又は印刷法で形成した半導体パッケージの配線の細線化及び接続信頼性向上を実現できる半導体パッケージ及びその製造方法を提供することである。
上記課題を解決するために、請求項１に係る発明は、搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子側の電極部と該搭載部材側の電極部との間を配線で接続した半導体パッケージにおいて、前記素子搭載凹部内の前記半導体素子の周囲の隙間に絶縁性樹脂を充填して該半導体素子側の電極部と前記搭載部材側の電極部との間の配線経路を該絶縁性樹脂で形成し、該配線経路上に撥液性のプライマ樹脂層を前記半導体素子側の電極部と前記搭載部材側の電極部とに跨がって形成し、導電性のインクを前記プライマ樹脂層上に吐出又は印刷して前記配線を形成して前記半導体素子側の電極部と前記搭載部材側の電極部との間を該配線で接続したものである。
この構成では、半導体素子側の電極部と搭載部材側の電極部との間の配線経路を絶縁性樹脂で形成し、該配線経路上に撥液性のプライマ樹脂層を形成し、該プライマ樹脂層上に液滴吐出法又は印刷法で配線を形成するため、配線を形成するインク滴の着滴径が大きくなることを、その下地となる撥液性のプライマ樹脂層によって防止できて、配線の線幅が広がることを防止でき、配線の細線化を実現できる。従って、本発明をＬＥＤ等の発光素子パッケージに適用する場合でも、発光素子の側面から放出される光が配線で遮られる割合を配線の細線化により低減できて、外部に放出される光の取り出し効率を高めることができる。また、配線の下地となる撥液性のプライマ樹脂層を半導体素子側の電極部と搭載部材側の電極部とに跨がって形成するようにしているため、半導体素子側の電極部と搭載部材側の電極部との間の配線経路に、半導体素子（チップ）、絶縁性樹脂、搭載部材等、濡れ性が異なる複数の部材が存在していても、これらをプライマ樹脂層で覆って配線全体の下地表面の濡れ性を均一化でき、液滴吐出法で形成する配線の線幅や厚みが不均一になることを防止できて、配線の線幅や厚みの均一化できる。しかも、配線とその下地表面（プライマ樹脂層）との密着性を向上できて、配線が下地表面から剥がれることを防止でき、上述した配線の線幅や厚みの均一化と相俟って配線の断線を効果的に防止でき、半導体パッケージの配線を細線化しながら接続信頼性も向上できる。
本発明は、液滴吐出法又は印刷法で配線を形成可能な構造であれば、様々な構造の半導体パッケージに適用可能であり、例えば、ＬＥＤ等の発光素子パッケージに適用しても良い。
本発明をＬＥＤ等の発光素子パッケージに適用する場合は、請求項２のように、素子搭載凹部内に絶縁性樹脂として透明な絶縁性樹脂を充填し、液滴吐出法でプライマ樹脂インクを前記絶縁性樹脂上に吐出してプライマ樹脂層を線状又は帯状に形成すると良い。液滴吐出法で形成する配線の下地となるプライマ樹脂層は、光の透過を減少させるため、線状又は帯状に形成することで、発光素子の側面から透明な絶縁性樹脂を通して放出される光がプライマ樹脂層で減少される割合を少なくできて、外部に放出される光の取り出し効率を高めることができる。
具体的には、請求項３のように、プライマ樹脂層を配線が該プライマ樹脂層からはみ出さないように該配線の線幅よりも製造ばらつき相当値以上太い線幅に形成すれば良い。プライマ樹脂層の線幅を配線の線幅よりも製造ばらつき相当値以上太い線幅に形成すれば、配線の下面全体をプライマ樹脂層に密着させることができ、配線とプライマ樹脂層との密着性を確実に高めることができる。
尚、請求項４に係る発明は、請求項１に係る「半導体パッケージ」の発明と実質的に同一の技術思想を、カテゴリーの異なる「半導体パッケージの製造方法」の発明として記載したものである。
図１は本発明の一実施例のＬＥＤパッケージの構造を図３のＡ−Ａ線に沿って示す断面図である。 図２は図３のＢ−Ｂ線に沿って示す断面図である。 図３はＬＥＤパッケージの平面図である。
以下、本発明を実施するための形態をＬＥＤパッケージに適用して具体化した一実施例を説明する。
搭載部材１１は、リードフレーム、回路基板等により形成され、その所定位置に素子搭載凹部１２が形成されている。この搭載部材１１の素子搭載凹部１２の底面中央部には、半導体素子であるＬＥＤ素子１３（発光素子）がダイボンディング（接合）されている。素子搭載凹部１２の深さ寸法（高さ寸法）は、ＬＥＤ素子１３の高さ寸法とほぼ同一に設定され、素子搭載凹部１２内に搭載したＬＥＤ素子１３上面の電極部１４が搭載部材１１上面の電極部１５とほぼ同じ高さとなっている。
搭載部材１１の素子搭載凹部１２内のうちのＬＥＤ素子１３の周囲に、透明な絶縁性樹脂１６がインクジェット、ディスペンサ等の液滴吐出法により充填されている。ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間をつなぐ配線経路は、絶縁性樹脂１６で平坦化され、該絶縁性樹脂１６の上面に、後述する配線１７の下地となる撥液性のプライマ樹脂層２０がＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５とに跨がって線状又は帯状に形成されている。具体的には、インクジェット、ディスペンサ等の液滴吐出法により撥液性のプライマ樹脂インクを絶縁性樹脂１６上に吐出してプライマ樹脂層２０のパターンを線状又は帯状に描画する。
そして、液滴吐出法で描画したプライマ樹脂層２０を乾燥・硬化させた後に、インクジェット、ディスペンサ等の液滴吐出法により導電性のインク（Ａｇ等の導体粒子を含むインク）をプライマ樹脂層２０上に吐出して、該プライマ樹脂層２０上に、配線１７のパターンをＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５とに跨がって描画し、これを乾燥・焼成して、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間を該配線１７で接続する。
この場合、プライマ樹脂層２０は、配線１７が該プライマ樹脂層２０からはみ出さないように該配線１７の線幅よりも製造ばらつき相当値以上太い線幅に形成されている。具体的には、プライマ樹脂層２０の線幅は、例えば、配線１７の線幅の１．２〜２．５倍、より好ましくは、１．５〜２．０倍の範囲で設定すると良い。尚、搭載部材１１の素子搭載凹部１２内に搭載したＬＥＤ素子１３及び配線１７等は、透明な封止材料１８によって封止されている。
以上説明した本実施例によれば、ＬＥＤ素子１３の電極部１４と搭載部材１１の電極部１５との間の配線経路を絶縁性樹脂１６で平坦化し、該配線経路上に撥液性のプライマ樹脂層２０を形成し、該プライマ樹脂層２０上に液滴吐出法で配線１７を形成するため、配線１７を形成するインク滴の着滴径が大きくなることを、その下地となる撥液性のプライマ樹脂層２０によって防止できて、配線１７の線幅が広がることを防止でき、配線１７の細線化を実現できる。従って、本発明をＬＥＤパッケージに適用する場合でも、ＬＥＤ素子１３の側面から放出される光が配線１７で遮られる割合を配線１７の細線化により低減できて、外部に放出される光の取り出し効率を高めることができる。
また、配線１７の下地となる撥液性のプライマ樹脂層２０をＬＥＤ素子１３の電極部１４と搭載部材１１の電極部１５とに跨がって形成するようにしているため、ＬＥＤ素子１３の電極部１４と搭載部材１１の電極部１５との間の配線経路に、ＬＥＤ素子１３のチップ、絶縁性樹脂１６、搭載部材１１等、濡れ性が異なる複数の部材が存在していても、これらをプライマ樹脂層２０で覆って配線１７全体の下地表面の濡れ性を均一化でき、液滴吐出法で形成する配線１７の線幅や厚みが不均一になることを防止できて、配線１７の線幅や厚みの均一化できる。しかも、配線１７とその下地表面（プライマ樹脂層２０）との密着性を向上できて、配線１７が下地表面から剥がれることを防止でき、上述した配線１７の線幅や厚みの均一化と相俟って配線１７の断線を効果的に防止でき、ＬＥＤパッケージの配線１７を細線化しながら接続信頼性も向上できる。
しかも、本実施例では、液滴吐出法でプライマ樹脂インクを絶縁性樹脂１６上に吐出してプライマ樹脂層２０を線状又は帯状に形成するようにしているため、ＬＥＤ素子１３の側面から透明な絶縁性樹脂１６を通して放出される光がプライマ樹脂層２０で減少される割合を少なくできて、外部に放出される光の取り出し効率を高めることができる。
また、本実施例では、プライマ樹脂層２０を配線１７が該プライマ樹脂層２０からはみ出さないように該配線１７の線幅よりも製造ばらつき相当値以上太い線幅に形成するようにしたので、配線１７の下面全体をプライマ樹脂層２０に密着させることができ、配線１７とプライマ樹脂層２０との密着性を確実に高めることができる。
尚、配線１７を形成する方法は、液滴吐出法に限定されず、スクリーン印刷等の印刷法で形成しても良い。
その他、本発明は、ＬＥＤ素子以外の半導体素子を搭載部材に搭載した半導体パッケージにも適用して実施できる等、要旨を逸脱しない範囲内で種々変更して実施できることは言うまでもない。
１１…搭載部材、１２…素子搭載凹部、１３…ＬＥＤ素子（半導体素子）、１４…電極部、１５…電極部、１６…絶縁性樹脂、１７…配線、１８…封止材料、２０…プライマ樹脂層

Claims (4)

  1. 搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子側の電極部と該搭載部材側の電極部との間を配線で接続した半導体パッケージにおいて、
    前記素子搭載凹部内の前記半導体素子の周囲の隙間に絶縁性樹脂を充填して該半導体素子側の電極部と前記搭載部材側の電極部との間の配線経路を該絶縁性樹脂で形成し、
    前記配線経路上に撥液性のプライマ樹脂層を前記半導体素子側の電極部と前記搭載部材側の電極部とに跨がって形成し、
    導電性のインクを前記プライマ樹脂層上に吐出又は印刷して前記配線を形成して前記半導体素子側の電極部と前記搭載部材側の電極部との間を該配線で接続したことを特徴とする半導体パッケージ。
  2. 前記半導体素子は、発光素子であり、
    前記絶縁性樹脂は、透明な絶縁性樹脂であり、
    前記プライマ樹脂層は、液滴吐出法でプライマ樹脂インクを前記絶縁性樹脂上に吐出して線状又は帯状に形成されていることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記プライマ樹脂層は、前記配線が該プライマ樹脂層からはみ出さないように該配線の線幅よりも製造ばらつき相当値以上太い線幅に形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子側の電極部と該搭載部材側の電極部との間を配線で接続した半導体パッケージの製造方法において、
    前記素子搭載凹部内に前記半導体素子を搭載する工程と、
    前記素子搭載凹部内の前記半導体素子の周囲の隙間に絶縁性樹脂を充填して該半導体素子側の電極部と前記搭載部材側の電極部との間の配線経路を該絶縁性樹脂で形成する工程と、
    前記配線経路上に撥液性のプライマ樹脂層を前記半導体素子側の電極部と前記搭載部材側の電極部とに跨がって形成する工程と、
    導電性のインクを前記プライマ樹脂層上に吐出又は印刷して前記配線を形成して前記半導体素子側の電極部と前記搭載部材側の電極部との間を該配線で接続することを特徴とする半導体パッケージの製造方法。
JP2011256926A 2011-11-25 2011-11-25 発光素子パッケージ及びその製造方法 Active JP6029821B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011256926A JP6029821B2 (ja) 2011-11-25 2011-11-25 発光素子パッケージ及びその製造方法
PCT/JP2012/077870 WO2013077144A1 (ja) 2011-11-25 2012-10-29 半導体パッケージ及びその製造方法
CN201280057767.7A CN103959450B (zh) 2011-11-25 2012-10-29 半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011256926A JP6029821B2 (ja) 2011-11-25 2011-11-25 発光素子パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013115070A true JP2013115070A (ja) 2013-06-10
JP6029821B2 JP6029821B2 (ja) 2016-11-24

Family

ID=48710383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011256926A Active JP6029821B2 (ja) 2011-11-25 2011-11-25 発光素子パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6029821B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003177A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014003176A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
WO2018143037A1 (ja) * 2017-01-31 2018-08-09 東レエンジニアリング株式会社 配線付き基板および配線形成方法
CN110943148A (zh) * 2018-09-25 2020-03-31 日亚化学工业株式会社 发光装置的制造方法以及发光装置
JP2020181941A (ja) * 2019-04-26 2020-11-05 日亜化学工業株式会社 発光装置、及びその製造方法
US11605766B2 (en) 2019-12-27 2023-03-14 Nichia Corporation Light-emitting module and method of manufacturing light-emitting module
CN118039460A (zh) * 2024-04-15 2024-05-14 绵阳新能智造科技有限公司 一种硅晶片增厚的方法
JP7555933B2 (ja) 2019-01-15 2024-09-25 ソウル バイオシス カンパニー リミテッド 発光素子パッケージ及びこれを含む表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214444A (ja) * 1985-03-18 1986-09-24 Fujitsu Ltd 半導体装置
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置
JP2006278511A (ja) * 2005-03-28 2006-10-12 Matsushita Electric Works Ltd 発光素子装置とその製造方法
JP2010141293A (ja) * 2008-11-14 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2013145852A (ja) * 2012-01-16 2013-07-25 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014003176A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014003177A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214444A (ja) * 1985-03-18 1986-09-24 Fujitsu Ltd 半導体装置
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置
JP2006278511A (ja) * 2005-03-28 2006-10-12 Matsushita Electric Works Ltd 発光素子装置とその製造方法
JP2010141293A (ja) * 2008-11-14 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP2013145852A (ja) * 2012-01-16 2013-07-25 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014003176A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014003177A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003177A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014003176A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
WO2018143037A1 (ja) * 2017-01-31 2018-08-09 東レエンジニアリング株式会社 配線付き基板および配線形成方法
CN110943148A (zh) * 2018-09-25 2020-03-31 日亚化学工业株式会社 发光装置的制造方法以及发光装置
JP7555933B2 (ja) 2019-01-15 2024-09-25 ソウル バイオシス カンパニー リミテッド 発光素子パッケージ及びこれを含む表示装置
JP2020181941A (ja) * 2019-04-26 2020-11-05 日亜化学工業株式会社 発光装置、及びその製造方法
JP7393617B2 (ja) 2019-04-26 2023-12-07 日亜化学工業株式会社 発光装置、及びその製造方法
US11605766B2 (en) 2019-12-27 2023-03-14 Nichia Corporation Light-emitting module and method of manufacturing light-emitting module
CN118039460A (zh) * 2024-04-15 2024-05-14 绵阳新能智造科技有限公司 一种硅晶片增厚的方法

Also Published As

Publication number Publication date
JP6029821B2 (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
JP6029821B2 (ja) 発光素子パッケージ及びその製造方法
US8525202B2 (en) LED package, method for manufacturing LED package, and packing member for LED package
US20120205697A1 (en) Flip chip light emitting device package and manufacturing method thereof
US10667345B2 (en) Method for manufacturing light-emitting device packages, light-emitting device package strip, and light-emitting device package
US10026667B2 (en) Method of manufacturing light-emitting device
KR101181112B1 (ko) 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈
US9853017B2 (en) Light emitting device package and light emitting device package module
US9755121B2 (en) Method of detaching sealing member of light emitting device
JP2007227919A (ja) 発光ダイオードパッケージの製造方法
JP6122423B2 (ja) Ｌｅｄパッケージ及びその製造方法
WO2013077144A1 (ja) 半導体パッケージ及びその製造方法
US9831379B2 (en) Method of manufacturing light emitting device
US20170278834A1 (en) Method of manufacturing light emitting element and light emitting device
EP2228843B1 (en) Light emitting device package
JP6037544B2 (ja) Ｌｅｄパッケージ及びその製造方法
JP5905267B2 (ja) 発光素子パッケージ及びその製造方法
JP6081087B2 (ja) 発光素子パッケージ及びその製造方法
US11373967B2 (en) Semiconductor device package and method for packaging the same
CN115881751A (zh) 一种显示面板组件、显示面板以及显示面板封装方法
JP2009182072A (ja) 半導体発光装置
JP5039242B2 (ja) Ｌｅｄパッケージ
JP2006108719A (ja) 発光素子
KR101752439B1 (ko) 엘이디 패키지
JP2012049175A (ja) 半導体装置の製造方法
KR20110091320A (ko) 발광소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161019

R150 Certificate of patent or registration of utility model

Ref document number: 6029821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250