JP5039242B2 - Ledパッケージ - Google Patents
Ledパッケージ Download PDFInfo
- Publication number
- JP5039242B2 JP5039242B2 JP2012115681A JP2012115681A JP5039242B2 JP 5039242 B2 JP5039242 B2 JP 5039242B2 JP 2012115681 A JP2012115681 A JP 2012115681A JP 2012115681 A JP2012115681 A JP 2012115681A JP 5039242 B2 JP5039242 B2 JP 5039242B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- led package
- resin body
- led
- transparent resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Description
先ず、本発明の第1の実施形態について説明する。
第1〜第6の実施形態は、LEDパッケージの実施形態である。
図1は、本実施形態に係るLEDパッケージを例示する斜視図であり、
図2(a)は、本実施形態に係るLEDパッケージを例示する断面図であり、(b)は、リードフレームを例示する平面図である。
(2−x−y)SrO・x(Bau,Cav)O・(1−a−b−c−d)SiO2・aP2O5bAl2O3cB2O3dGeO2:yEu2+
但し、0<x、0.005<y<0.5、x+y≦1.6、0≦a、b、c、d<0.5、0<u、0<v、u+v=1である。
(RE1−xSmx)3(AlyGa1−y)5O12:Ce
但し、0≦x<1、0≦y≦1、REはY及びGdから選択される少なくとも1種の元素である。
サイアロン系の赤色蛍光体は、例えば下記一般式で表すことができる。
(M1−x,Rx)a1AlSib1Oc1Nd1
但し、MはSi及びAlを除く少なくとも1種の金属元素であり、特に、Ca及びSrの少なくとも一方であることが望ましい。Rは発光中心元素であり、特にEuが望ましい。x、a1、b1、c1、d1は、0<x≦1、0.6<a1<0.95、2<b1<3.9、0.25<c1<0.45、4<d1<5.7である。
このようなサイアロン系の赤色蛍光体の具体例を以下に示す。
Sr2Si7Al7ON13:Eu2+
(M1−x,Rx)a2AlSib2Oc2Nd2
但し、MはSi及びAlを除く少なくとも1種の金属元素であり、特にCa及びSrの少なくとも一方が望ましい。Rは発光中心元素であり、特にEuが望ましい。x、a2、b2、c2、d2は、0<x≦1、0.93<a2<1.3、4.0<b2<5.8、0.6<c2<1、6<d2<11である。
このようなサイアロン系の緑色蛍光体の具体例を以下に示す。
Sr3Si13Al3O2N21:Eu2+
図3は、本実施形態に係るLEDパッケージの製造方法を例示するフローチャート図であり、
図4(a)〜(d)、図5(a)〜(c)、図6(a)及び(b)は、本実施形態に係るLEDパッケージの製造方法を例示する工程断面図であり、
図7(a)は、本実施形態におけるリードフレームシートを例示する平面図であり、(b)は、このリードフレームシートの素子領域を例示する一部拡大平面図である。
本実施形態に係るLEDパッケージ1においては、LEDパッケージの上面を構成する透明樹脂体17の上面17aの表面粗さを0.15μm以上としている。これにより、LEDパッケージ1同士が被着しにくくなる。これは、透明樹脂体17の表面の表面粗さを大きくすることにより、透明樹脂体17と接触対象物との間に真空の隙間が発生しにくくなり、被着しにくくなるものと考えられる。これにより、LEDパッケージ1の取り扱いが容易になる。例えば、上述のダイシング工程の後、LEDパッケージ1同士が貼り付きにくくなるため、その後のテストが容易になる。また、LEDパッケージ1が他の部材にも被着しにくくなるため、テスト後の取り扱いも容易になる。例えば、LEDパッケージ1を出荷する際に、LEDパッケージ1を保持する包装材にも貼り付きにくくなるため、出荷先における取出作業及び実装作業も容易になる。
図8は、横軸に透明樹脂体の上面の表面粗さをとり、縦軸にLEDパッケージ同士の貼り付きの発生率をとって、上面の表面粗さが貼り付き性に及ぼす影響を例示するグラフ図であり、
図9(a)及び(b)は、製造後のLEDパッケージにおける透明樹脂体の上面を例示する光学顕微鏡写真であり、(a)は表面粗さが0.09μmの上面を示し、(b)は表面粗さが2.0μmの上面を示す。
本実施形態に係るLEDパッケージ1においては、白色樹脂からなる外囲器が設けられていないため、外囲器がLEDチップ14から生じる光及び熱を吸収して劣化することがない。特に、外囲器がポリアミド系の熱可塑性樹脂によって形成されている場合は劣化が進行しやすいが、本実施形態においてはその虞がない。このため、本実施形態に係るLEDパッケージ1は、耐久性が高い。従って、本実施形態に係るLEDパッケージ1は寿命が長く、信頼性が高く、幅広い用途に適用可能である。
本変形例は、リードフレームシートの形成方法の変形例である。
すなわち、本変形例においては、図4(a)に示すリードフレームシートの形成方法が、前述の第1の実施形態と異なっている。
図10(a)〜(h)は、本変形例におけるリードフレームシートの形成方法を例示する工程断面図である。
図11は、本実施形態に係るLEDパッケージを例示する斜視図であり、
図12は、本実施形態に係るLEDパッケージを例示する側面図である。
図13は、本実施形態に係るLEDパッケージを例示する斜視図であり、
図14は、本実施形態に係るLEDパッケージを例示する断面図である。
図15は、本実施形態に係るLEDパッケージを例示する斜視図であり、
図16は、本実施形態に係るLEDパッケージを例示する断面図である。
図17は、本実施形態に係るLEDパッケージを例示する斜視図であり、
図18は、本実施形態に係るLEDパッケージを例示する断面図である。
図19は、本実施形態に係るLEDパッケージを例示する斜視図であり、
図20は、本実施形態に係るLEDパッケージを例示する断面図である。
第7〜第9の実施形態は、LEDパッケージの包装材の実施形態である。
図21は、本実施形態に係るLEDパッケージの包装材を例示する斜視図であり、
図22は、本実施形態に係るLEDパッケージの包装材における1つの凹部を例示する平面図であり、
図23は、本実施形態に係るLEDパッケージの包装材における1つの凹部を例示する断面図である。
本実施形態においては、一つのリールから他のリールにキャリアテープである包装材201を移動させながら、包装材201の各凹部202内に、それぞれ1つのLEDパッケージ1を収納していく。このとき、LEDパッケージ1は上向きに配置し、LEDパッケージ1の下面を凹部202の底面202aに対向させ、LEDパッケージ1の側面を凹部202の側面202b〜202eに対向させる。次に、カバーテープ210によって凹部202の上端部を覆い、凹部202内を封止する。そして、例えば、包装材201及びカバーテープ210をリールに巻き取った状態で、これらを搬送する。
本実施形態に係る包装材201において、凹部202の側面202b〜202eに凸部203が形成されているため、LEDパッケージ1を収納したときに、凹部202の側面とLEDパッケージ1の側面との接触面積が少ない。このため、LEDパッケージ1の側面が凹部202の側面に貼り付きにくく、LEDパッケージ1の取り扱いが容易である。これにより、例えば、出荷先において包装材201の凹部202内からLEDパッケージ1を取り出す際の作業性が良好になる。なお、LEDパッケージ1の下面には、金属製のリードフレームが露出しているため、元々LEDパッケージ1の下面は梱包材に貼り付きにくい。
図24は、本実施形態に係るLEDパッケージの包装材を例示する平面図である。
図24に示すように、本実施形態に係る包装材211においては、凹部202の各側面に形成された凸部213の先端が丸められており、凸部213は半球状となっている。これにより、凹部202の側面とLEDパッケージ1の側面との接触面積をより一層小さくすることができ、包装材211とLEDパッケージとの貼り付きをより確実に防止することができる。本実施形態における上記以外の構成、使用方法及び作用効果は、前述の第7の実施形態と同様である。
図25は、本実施形態に係るLEDパッケージの包装材を例示する平面図であり、
図26は、本実施形態に係るLEDパッケージの包装材を例示する断面図である。
図25及び図26に示すように、本実施形態に係る包装材204においては、凹部202の側面上に形成された凸部215の形状が、凹部202の深さ方向に延びる半円柱形である。このような包装材204は、プレス法によって製造することができるため、製造が容易である。本実施形態における上記以外の構成、使用方法及び作用効果は、前述の第8の実施形態と同様である。
図27は、本実施形態に係るLEDパッケージの包装材を例示する断面図である。
図27に示すように、本実施形態に係る包装材221は、キャリアテープ222及びカバーテープ223によって構成されている。キャリアテープ222の構成は、前述の第7の実施形態に係る包装材201の構成と同じである。カバーテープ223は、例えば樹脂材料又は紙によって形成されており、例えば、キャリアテープ222の材料と同じ材料によって形成されている。また、カバーテープ223の形状はキャリアテープ222を覆うような帯状の形状である。そして、カバーテープ223の下面、すなわち、キャリアテープ222に対向する側の面には、凸部224が形成されている。凸部224は、カバーテープ223をキャリアテープ222に貼り合わせたときに、キャリアテープ222の凹部202に対向する領域に形成されている。これにより、カバーテープ223の下面には、LEDパッケージの上面、すなわち、透明樹脂体の上面の凹凸よりも大きな凹凸が形成されている。
Claims (5)
- 相互に離隔した第1及び第2のリードフレームと、
前記第1及び第2のリードフレームの上方に設けられ、一方の端子が前記第1のリードフレームに接続され、他方の端子が前記第2のリードフレームに接続されたLEDチップと、
前記LEDチップを覆う樹脂体と、
を備え、
前記第1及び第2のリードフレームは、それぞれ、
ベース部と、
前記ベース部から延出した複数本の吊ピンと、
を有し、
前記ベース部の下面の一部、上面及び側面、並びに前記吊ピンの下面、上面及び側面は前記樹脂体によって覆われており、
前記ベース部の下面の残部及び前記吊ピンの先端面は前記樹脂体によって覆われておらず、
前記第1のリードフレームに設けられた前記複数本の吊ピンのうちの2本は、前記第1及び第2のリードフレームの配列方向に対して直交する相互に反対の方向にそれぞれ延出しており、
前記第1のリードフレームに設けられた前記複数本の吊ピンのうちの1本は、前記ベース部の端縁の中央部から延出していることを特徴とするLEDパッケージ。 - 前記LEDチップは前記第1のリードフレームに搭載されており、
前記2本の吊ピンは、前記ベース部における前記配列方向に延びる一対の端縁の中央部からそれぞれ延出していることを特徴とする請求項1記載のLEDパッケージ。 - 前記第1のリードフレームのベース部における前記第2のリードフレームに対向する端部の下面、及び、前記第2のリードフレームのベース部における前記第1のリードフレームに対向する端部の下面は、前記樹脂体によって覆われていることを特徴とする請求項1または2に記載のLEDパッケージ。
- 前記樹脂体の形状は直方体であり、
前記ベース部の下面には凸部が形成されており、
前記凸部の下面は、前記樹脂体の下面において露出し、前記樹脂体の下面と同一平面をなし、
前記吊ピンの先端面は、前記樹脂体の側面において露出し、前記樹脂体の側面と同一平面をなすことを特徴とする請求項1〜3のいずれか1つに記載のLEDパッケージ。 - 前記樹脂体の上面の表面粗さが0.15μm以上であることを特徴とする請求項1〜4のいずれか1つに記載のLEDパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012115681A JP5039242B2 (ja) | 2012-05-21 | 2012-05-21 | Ledパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012115681A JP5039242B2 (ja) | 2012-05-21 | 2012-05-21 | Ledパッケージ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010019780A Division JP5010693B2 (ja) | 2010-01-29 | 2010-01-29 | Ledパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182484A JP2012182484A (ja) | 2012-09-20 |
JP5039242B2 true JP5039242B2 (ja) | 2012-10-03 |
Family
ID=47013359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012115681A Active JP5039242B2 (ja) | 2012-05-21 | 2012-05-21 | Ledパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5039242B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105280780A (zh) * | 2014-07-10 | 2016-01-27 | 邱罗利士公司 | 封装结构及其制法与承载件 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186212A (ja) * | 1995-01-05 | 1996-07-16 | Hitachi Ltd | 樹脂封止型電子部品およびリードフレーム |
JP4009097B2 (ja) * | 2001-12-07 | 2007-11-14 | 日立電線株式会社 | 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム |
JP3910171B2 (ja) * | 2003-02-18 | 2007-04-25 | シャープ株式会社 | 半導体発光装置、その製造方法および電子撮像装置 |
KR101131259B1 (ko) * | 2004-03-24 | 2012-03-30 | 스탄레 덴끼 가부시키가이샤 | 발광 장치의 제조방법 및 발광 장치 |
JP4359195B2 (ja) * | 2004-06-11 | 2009-11-04 | 株式会社東芝 | 半導体発光装置及びその製造方法並びに半導体発光ユニット |
JP2006093470A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Corp | リードフレーム、発光装置、発光装置の製造方法 |
JP3108452U (ja) * | 2004-10-28 | 2005-04-14 | 金利精密工業股▲ふん▼有限公司 | 発光ダイオードの放熱フレーム構造 |
JP2007281218A (ja) * | 2006-04-07 | 2007-10-25 | Renesas Technology Corp | 発光ダイオードおよびその製造方法 |
KR100735325B1 (ko) * | 2006-04-17 | 2007-07-04 | 삼성전기주식회사 | 발광다이오드 패키지 및 그 제조방법 |
JP2007324220A (ja) * | 2006-05-30 | 2007-12-13 | Toshiba Corp | 光半導体装置 |
JP5057707B2 (ja) * | 2006-06-16 | 2012-10-24 | 日亜化学工業株式会社 | 発光装置 |
JP2009130301A (ja) * | 2007-11-27 | 2009-06-11 | Sharp Corp | 発光素子および発光素子の製造方法 |
CN102037578A (zh) * | 2008-04-23 | 2011-04-27 | 希爱化成株式会社 | 发光二极管用封装、发光装置、及发光装置的制造方法 |
-
2012
- 2012-05-21 JP JP2012115681A patent/JP5039242B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012182484A (ja) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010693B2 (ja) | Ledパッケージ | |
JP5383611B2 (ja) | Ledパッケージ | |
JP4886886B2 (ja) | Ledパッケージの製造方法 | |
JP4764519B1 (ja) | Ledパッケージ | |
US8338845B2 (en) | LED package and method for manufacturing the same | |
JP4951090B2 (ja) | Ledパッケージ | |
JP2011253882A (ja) | 発光装置及びその製造方法 | |
US20120273826A1 (en) | Led package and method for manufacturing same | |
JP2012114286A (ja) | Ledパッケージ | |
JP2012142426A (ja) | Ledパッケージ及びその製造方法 | |
JP2012080026A (ja) | Ledパッケージ | |
JP5390644B2 (ja) | Ledパッケージ | |
JP2012113919A (ja) | 照明装置 | |
JP2011204790A (ja) | 半導体発光装置 | |
JP2012114107A (ja) | Ledパッケージ | |
JP2011171769A (ja) | Ledパッケージの包装材 | |
JP5039242B2 (ja) | Ledパッケージ | |
JP2011181603A (ja) | Ledパッケージ | |
JP2013008979A (ja) | 半導体パッケージ | |
JP2012004596A (ja) | Ledパッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120613 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5039242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |