JP2006278511A - 発光素子装置とその製造方法 - Google Patents

発光素子装置とその製造方法 Download PDF

Info

Publication number
JP2006278511A
JP2006278511A JP2005092526A JP2005092526A JP2006278511A JP 2006278511 A JP2006278511 A JP 2006278511A JP 2005092526 A JP2005092526 A JP 2005092526A JP 2005092526 A JP2005092526 A JP 2005092526A JP 2006278511 A JP2006278511 A JP 2006278511A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
base body
light
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005092526A
Other languages
English (en)
Other versions
JP5149483B2 (ja
Inventor
Hideo Nakanishi
秀雄 中西
Yasuhiko Suehiro
康彦 末廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2005092526A priority Critical patent/JP5149483B2/ja
Publication of JP2006278511A publication Critical patent/JP2006278511A/ja
Application granted granted Critical
Publication of JP5149483B2 publication Critical patent/JP5149483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光素子装置とその製造方法において、製造工程が簡単であり、かつ高放熱性を安価に実現できるものとする。
【解決手段】発光素子装置１は、ベース体２と、ベース体２上に搭載した４個の発光素子３と、ベース体２及びベース体２に搭載された発光素子３を覆うように形成した光学的な透明性を有する透明絶縁層５と、透明絶縁層５の上に形成され各発光素子３の端子電極３１に電気的に接続された導電性回路６と、を備え、発光素子３の上面の端子電極３１は、透明絶縁層５に、レーザ光を用いて形成したビアホール５１に、ビアホール内電気接続回路６１を形成して、表面の導電性回路６と接続されている
【選択図】図１

Description

本発明は、発光素子を搭載した発光素子装置とその製造方法に関する。
従来、発光ダイオードに代表される発光素子を基板やパッケージに搭載した発光素子装置において、発光素子を搭載して実装する方法にボンディングワイヤを用いる方法がある。このワイヤを用いる実装法では、例えば、図５に示すように、絶縁基板９０上のダイアタッチ用回路パターン９１上に発光素子９２を導電性接着剤９３で接合し、発光素子９２上の端子電極９４と基板９０上のボンディングパッド９４ａとをボンディングワイヤＷによって接続し、発光素子９２とボンディングワイヤＷを含む全体を透明な封止樹脂９５で覆って、発光素子装置が製造される。また、小型化を図るため発光素子をフェースダウン実装したものが知られている（例えば、特許文献１参照）。
特開２００１−４４４５２号公報
しかしながら、上述した図５や特許文献１に示されるような発光素子装置において、ボンディングワイヤを用いる方法におけるボンディング作業、また、フェースダウン実装法における実装用バンプ形成作業などが、一括作業のできない、各電極端子毎に個々に行われる作業であり、製造時間や製造工程の短縮ができないという問題がある。また、上述した従来の発光素子装置において、発光素子の放熱について考慮されておらず、投入可能電力の上限が発熱によって制限されるため発光素子の発光効率を高めることができないという問題がある。発光素子を搭載する基板の放熱性をあげるため金属基板を用いるものも提案されているが、従来用いられている金属基板は値段が高いという問題がある。
本発明は、上記課題を解消するものであって、製造工程が簡単であり、かつ高放熱性を安価に実現できる発光素子装置とその製造方法を提供することを目的とする。
上記課題を達成するために、請求項１の発明は、外面に端子電極と発光面とを有する発光素子を少なくとも１個搭載し、その端子電極に電流を流すことによりその発光素子を発光させる発光素子装置において、前記発光素子を搭載するためのベース体と、前記ベース体上に搭載した発光素子と、前記ベース体及び当該ベース体に搭載された発光素子を覆うように形成した光学的な透明性を有する透明絶縁層と、前記透明絶縁層上に形成され前記発光素子の端子電極の少なくとも１つに電気的に接続された導電性回路と、を備えたものである。
請求項２の発明は、請求項１に記載の発光素子装置において、前記発光素子は、その発光面に前記端子電極を有するとともに前記発光面を上にして前記ベース体上に搭載されているものである。
請求項３の発明は、請求項１又は請求項２に記載の発光素子装置において、前記ベース体が、導電性部材で形成されており、前記発光素子は当該ベース体上に搭載されるとともに導電性接合部材を用いて当該ベース体に電気的に接合され、当該ベース体が前記発光素子の電極端子に電流を流す導電性回路を形成しているものである。
請求項４の発明は、請求項１乃至請求項３のいずれかに記載の発光素子装置において、前記ベース体が、表面粗さがＲｍａｘで０．８Ｓより小とした光学的反射性の表面を有する金属からなるものである。
請求項５の発明は、請求項１又は請求項２に記載の発光素子装置において、前記ベース体が、銅、アルミニウム、珪素、ＡｌＮのうちのいずれかの材料を用いて形成されているものである。
請求項６の発明は、請求項１又は請求項２に記載の発光素子装置において、前記ベース体が、絶縁性材料で形成されており、当該ベース体の表面に導電性膜からなる導電性回路を備えているものである。
請求項７の発明は、請求項１乃至請求項６のいずれかに記載の発光素子装置において、前記透明絶縁層の上に形成された導電性回路が、金属ナノペーストを用いて形成されているものである。
請求項８の発明は、外面に端子電極を有する発光素子を少なくとも１個搭載し、その端子電極に電流を流すことによりその発光素子を発光させる発光素子装置の製造方法において、ベース体上に発光素子を搭載する工程と、前記ベース体及び当該ベース体上に搭載した発光素子を覆う透明絶縁層を形成する工程と、前記透明絶縁層を通して前記発光素子の端子電極位置を確認して位置決めするとともに当該位置決めした端子電極位置における前記透明絶縁層にビアホールを形成する工程と、前記発光素子の端子電極に電気を流すためのビアホール内電気接続回路及び透明絶縁層上の導電性回路の形成を同時に行う工程と、を備えたものである。
請求項１の発明によれば、ベース体及び当該ベース体に搭載された発光素子を覆うように透明絶縁層を形成し、その上に発光素子の端子電極に接続された導電性回路を形成するので、透明絶縁層に、例えば、レーザ光を用いてビアホールを形成することにより、端子電極と導電性回路との電気接続を一括して容易に形成されるものであり、製造工程が簡単である。また、ベース体として熱伝導率の高い平板基板やプレス成形基板を用いることができるので、高放熱性を安価に実現できる。
請求項２の発明によれば、発光面を上にして発光素子を実装するので、通常、ワイヤボンディング実装の替わりに行われる、端子電極が形成された面と同一側に形成された発光部を光を放射する方向とは反対側にして実装するフェースダウン実装とは異なり、発光素子の発光部からの光をより直接的に外部に放射でき、光取り出し効率の良い発光素子装置が得られる。
請求項３の発明によれば、ベース体を発光素子に電流を供給する導電性回路として共用できるので、構造及び製造工程が簡単になり、安価な発光素子装置が得られる。また、透明絶縁層上の導電性回路の面積を減らすことができるので、透明絶縁層の透光性をより高くできる。
請求項４の発明によれば、ベース体による光吸収を減らして、効率良く発光できる。
請求項５の発明によれば、高い熱伝導率のベース体を安価に形成して、高放熱性を実現できる。
請求項６の発明によれば、樹脂成形品などの安価な材料をベース体として用いることができる。また、セラミックスのように、耐熱信頼性や、熱伝導率特性の優れた材料をベース体として用いることができる。ベース体に高耐熱性の材料を用いる場合、製造時における高温状態での処理が可能である。ベース体が絶縁性材料からなる場合であっても、その表面に導電性回路を形成することによって、ベース体側において、発光素子の端子電極に電流を供給できる。
請求項７の発明によれば、金属ナノペーストを用いるので、回路パターン形成に種々の方法を用いることができ、最適の方法を選んで、安価で簡便に導電性回路を形成できる。例えば、ディスペンサを用いた描画、インクジェット方式による描画、スクリーン印刷などを用いることができる。従って、従来のフォトリソグラフィ技術を用いる回路パターン形成とは異なり、レジストやその溶剤、銅箔のエッチング液などが不要であり、廃液や廃棄物の削減の効果があり、地球環境に対する負荷の低い発光素子装置を提供できる。また、フォトリソグラフィ技術とは異なり、金属ナノペーストを用いる工程は、回路パターン形成に要する時間が短く、開発ＴＡＴや生産性に優れた発光素子装置を提供可能であり、従って、オンデマンドのもとで発光素子装置を製造できる。
請求項８の発明によれば、多数の発光素子を搭載した発光素子装置を、ワイヤボンディング法やボールやバンプを用いたフェースダウン実装法とは異なり、発光素子の個々の端子電極に対するボンディングやバンプ形成の作業を行うことなく、一括作業によって端子電極を電気接続して製造できる。また、このような発光素子装置をダイシングすることによって、単一又は所望の個数の発光素子を搭載した発光素子装置も容易に製造できる。また、ベース体として熱伝導率の高い平板基板やプレス成形基板を用いることができるので、高放熱性の発光素子装置を安価に実現できる。
以下、本発明の一実施形態に係る発光素子装置とその製造方法について、図面を参照して説明する。図１（ａ）（ｂ）は、本発明の発光素子装置１を示す。この発光素子装置１は、ベース体２と、ベース体２上に搭載した４個の発光素子３と、ベース体２及びベース体２に搭載された発光素子３を覆うように形成した光学的な透明性を有する透明絶縁層５と、透明絶縁層５の上に形成され各発光素子３の端子電極３１に電気的に接続された導電性回路６と、を備えている。
上述のベース体２は、導電性材料、例えば、銅をプレス成形によってキャビティ２１を形成し、その内表面を鏡面仕上げにしたものである。また、各発光素子３は、例えば、発光ダイオードからなり、発光ダイオードの一方の電極は発光素子３の上面（透明絶縁層に対向する側の面）にある端子電極３１であり、他の電極（不図示）は導電性接着剤４によってベース体２に電気接続されている。透明絶縁層５は、エポキシ樹脂からなる。発光素子３の上面の端子電極３１は、透明絶縁層５に、例えばレーザ光を用いて形成したビアホール５１に、ビアホール内電気接続回路６１を形成して、表面の導電性回路６と接続されている。
このような発光素子装置１は、ベース体２と導電性回路６との間に電圧を印加して各発光素子３に電流を流すことにより、その発光を透明絶縁層５を透過して外部に放射する。また、このような発光素子装置１は、発光素子３を多数搭載して製造した後に、所定の個数の発光素子３を、例えば列状に、含むようにダイシングすることによって、種々の目的に応じた発光素子装置１を容易に製造できる。例えば、液晶表示パネルにおけるバックライト用の基板を容易に形成できる。
次に、図２（ａ）（ｂ）を参照して、他の実施形態の発光素子装置１を説明する。この発光素子装置１は、上述の発光素子装置１と同様に、ベース体２、発光素子３、導電性接着剤４、透明絶縁層５、及び、導電性回路６と、を備えている。この発光素子装置１は、上述のものとは、発光素子３が１個であり、その２つの端子電極３１が、それぞれ透明絶縁層５の上面の導電性回路６に接続されている点が異なる。このような発光素子装置１では、ベース体２を導電性回路６として用いないので、ベース体を絶縁性材料によって構成することができる。
次に、図３、図４を参照して、本発明の発光素子装置の製造方法を説明する。発光素子装置１を製造する製造工程は、図３に示すように、概略、ベース体を準備する工程（＃１）、ベース体２表面に反射面２２を形成する工程（＃２）、ベース体２上に発光素子３を搭載する工程（＃３）、ベース体２及びベース体２上に搭載した発光素子３を覆う透明絶縁層５を形成する工程（＃４）、透明絶縁層５を通して発光素子３の端子電極３１位置を確認して位置決めするとともに位置決めした端子電極３１位置における透明絶縁層５にビアホール５１を形成する工程（＃５）、及び、発光素子３の端子電極３１に電気を流すためのビアホール内電気接続回路６１及び透明絶縁層上の導電性回路６の形成を同時に行う工程（＃６）からなる。以下において、各製造工程を詳細説明する。
ベース体２を準備する工程では（＃１）、図４（ａ）に示すように、例えば、銅からなる導電性のベース体２を用意し、発光素子３を搭載する部分にキャビティ２１をプレス加工又は鍛造により形成することにより、テーパ形状の反射面を形成する。また、キャビティ２１の形成法として、ＭＩＭや切削加工など方法を用いてもよい。また、ベース体２は、キャビティ２１を形成しない平板のまま、用いることもできる。また、ベース体に高耐熱性の材料を用いる場合、製造の後工程における高温状態での処理が可能である。
ベース体２は、種々の材料を用いて形成することができる。ベース体２の電気伝導性に注目した場合、導電性材料と絶縁性材料のいずれをも用いることができる。導電性材料として、例えば、上述の銅の他に、アルミニウム、ステンレスなどの金属、さらには導電性樹脂等を用いることができる。導電性のベース体２の場合、ベース体２の表面に、回路パターンを形成することなく、発光素子３の端子電極を直接電気的に接続して、ベース体２そのものを、発光素子３に電流を供給するための導電性回路として用いることができる。
ベース体２を構成する絶縁性材料として、例えば、セラミックス、ガラス、プラスチックなどを用いることができる。絶縁性のベース体２を用いた上で、ベース体２側からも発光素子３に電流を供給する場合は、発光素子３を搭載する面に電気的導電性の膜を形成する。ベース体２の表面に、導電性のある材料、例えば、金、銀、銅、ニッケル、クロムなどの金属、さらには導電性樹脂などの導電性材料を、メッキ、コーティング、溶射、スパッタ、蒸着などの方法を用いて成膜して導電性回路を形成することができる。これらのベース体２の表面に形成される導電性回路は、光の反射率の高い材料を用いて、反射率の高い表面状態に形成するのが好ましい。
また、ベース体２の熱伝導性に注目した場合、より熱伝導性の高い材料を用いることにより、発光素子３からの熱を効率良く放熱することができる。ベース体２用の高熱伝導性材料として、熱伝導率が５０Ｗ／ｍＫ以上の、例えば、金属であれば銅（３９８Ｗ／ｍＫ）、アルミニウム（１５６Ｗ／ｍＫ）、セラミックであれば珪素（１２５Ｗ／ｍＫ）、ＡｌＮ（２２０Ｗ／ｍＫ）などを用いることができる。
次の反射面２２を形成する工程では（＃２）、図４（ｂ）に示すように、ベース体２の、発光素子３を搭載する側の表面を研磨して表面粗さＲｍａｘが０．８Ｓより小さい状態になるように仕上げる。ベース体２が金属、例えば銅、アルミニウムやステンレスなどの場合、ブラスト法、バフ法、バレル法などによる研磨、工具による研磨などを用いることができる。このように、ベース体２が金属の場合、反射面２２にメッキやコーティングを施すことなく、光反射性を上げることができる。
次の発光素子３を搭載する工程（＃３）では、図４（ｃ）に示すように、導電性接着剤４、例えば、銀ペーストを用いて、発光素子３をキャビティ２１の底面である素子搭載面に搭載して電気的及び熱的にベース体２に接合する。すなわち、発光素子３とベース体２との間で、電気抵抗及び熱抵抗の少ない状態で接合が行われる。複数の発光素子３を、複数のキャビティ２１内に配置するには、ピックアンドプレース実装機を用いて行う。素子搭載面への銀ペーストの塗布は、ディスペンサを用いて行う。また、銀ペーストの硬化は、恒温槽の中で、例えば、１７０℃、３０分の加熱処理により行う。
次の透明絶縁層５を形成する工程では（＃４）、図４（ｄ）に示すように、ベース体２の周囲にダムになる枠体７を設け、その枠体７内部に枠体７の高さ位置まで、可視光に対する透過性を有する透明絶縁層形成材料、例えば、熱硬化ポリイミド樹脂をディスペンサーで流し込み、恒温槽で２２０℃、１時間の硬化処理を行って、ポリイミド樹脂を硬化させて透明絶縁層５を形成する。枠体７は、透明絶縁層５の形成後に外してもよいが、外さずに取り付けたままとしてもよい。透明絶縁層５の材料として、エポキシ、ポリイミドなどの有機樹脂や、低融点ガラスなどの高耐熱性材料を用いることができる。ベース体２が金属やセラミックスの場合、樹脂硬化のための加熱温度に対する制約が殆どなく、種々の材料を用いることができる。
次のビアホール５１を形成する工程では（＃５）、図４（ｅ）に示すように、例えば、レーザビームＬＢを用いて、透明絶縁層５にビアホール５１を形成する。このとき、透明絶縁層５の透明性を活かして透明絶縁層５を通して撮像したＣＣＤカメラによる画像をもとに、発光素子３の端子電極３１の位置を自動で画像認識して、ビアホール形成位置を決定する。レーザビームＬＢは、例えば、エキシマレーザを用いることができる。
次の電気接続回路６１と導電性回路６の形成工程では（＃６）、図４（ｆ）に示すように、これらの回路が同時に形成される。金属ナノペーストによる発光素子３のビアホール５１内への充填と、透明絶縁層５上の所定形状の回路パターン形成のための描画とが、ディスペンサを用いて行われる。金属ナノペーストによるこれらの回路パターン描画は、ディスペンサを用いる方法の他に、インクジェット法やスクリーン印刷による一括転写法等の方法を用いることができる。
金属ナノペーストによって充填とパターン描画が成された発光素子装置１は、恒温槽で２５０℃、６０分の加熱処理が行われて、金属ナノペーストが硬化され、所定のビアホール内電気接続回路６１と透明絶縁層上の導電性回路６が形成される。このように、金属ナノペーストの硬化は、低温３００度以下の熱処理の他に、常温環境下でのプラズマ処理などによって、比較的低温下で形成することができる。
上述の各工程により、導電性回路６とベース体２とに電圧を印加して電流を流すことにより発光素子３が発光する発光素子装置１が得られる。このような発光素子装置１は、従来のフォトリソグラフィ技術を用いる製造方法による発光素子装置とは異なり、レジストやその溶剤、銅箔エッチング液等を用いることなく製造することができる。従って、本発光素子装置１は、自然環境への有害廃棄物を削減した地球環境負荷の低い製造方法で製造できる。
なお、本発明は、上記構成に限られることなく種々の変形が可能である。例えば、ビアホール形成方法として、通常行われるフォトリソグラフィとエッチングマスクを用いたエッチングによる方法や、メタルマスクを用いたプラズマエッチング等の方法を用いることができる。
（ａ）は本発明の一実施形態に係る発光素子装置についての一部透明絶縁層を除去した状態の平面図、（ｂ）は（ａ）のＡ−Ｂ線断面図。 （ａ）は本発明の他の実施形態に係る発光素子装置についての一部透明絶縁層を除去した状態の平面図、（ｂ）は（ａ）のＣ−Ｄ線断面図。 本発明に係る発光素子装置の製造方法を示すフローチャート。 （ａ）〜（ｆ）は図３に示したフローチャートの各ステップに対応する発光素子装置の断面図。 従来の発光素子装置の主要製造段階を時系列の順に示す断面図。
符号の説明
１ 発光素子装置
２ ベース体
３ 発光素子
４ 導電性接合部材
５ 透明絶縁層
６ 導電性回路
５１ ビアホール
６１ ビアホール内電気接続回路

Claims (8)

  1. 外面に端子電極と発光面とを有する発光素子を少なくとも１個搭載し、その端子電極に電流を流すことによりその発光素子を発光させる発光素子装置において、
    前記発光素子を搭載するためのベース体と、前記ベース体上に搭載した発光素子と、前記ベース体及び当該ベース体に搭載された発光素子を覆うように形成した光学的な透明性を有する透明絶縁層と、前記透明絶縁層上に形成され前記発光素子の端子電極の少なくとも１つに電気的に接続された導電性回路と、を備えたことを特徴とする発光素子装置。
  2. 前記発光素子は、その発光面に前記端子電極を有するとともに前記発光面を上にして前記ベース体上に搭載されていることを特徴とする請求項１に記載の発光素子装置。
  3. 前記ベース体が、導電性部材で形成されており、前記発光素子は当該ベース体上に搭載されるとともに導電性接合部材を用いて当該ベース体に電気的に接合され、当該ベース体が前記発光素子の電極端子に電流を流す導電性回路を形成していることを特徴とする請求項１又は請求項２に記載の発光素子装置。
  4. 前記ベース体が、表面粗さがＲｍａｘで０．８Ｓより小とした光学的反射性の表面を有する金属からなることを特徴とする請求項１乃至請求項３のいずれかに記載の発光素子装置。
  5. 前記ベース体が、銅、アルミニウム、珪素、ＡｌＮのうちのいずれかの材料を用いて形成されていることを特徴とする請求項１又は請求項２に記載の発光素子装置。
  6. 前記ベース体が、絶縁性材料で形成されており、当該ベース体の表面に導電性膜からなる導電性回路を備えていることを特徴とする請求項１又は請求項２に記載の発光素子装置。
  7. 前記透明絶縁層の上に形成された導電性回路が、金属ナノペーストを用いて形成されていることを特徴とする請求項１乃至請求項６のいずれかに記載の発光素子装置。
  8. 外面に端子電極を有する発光素子を少なくとも１個搭載し、その端子電極に電流を流すことによりその発光素子を発光させる発光素子装置の製造方法において、
    ベース体上に発光素子を搭載する工程と、
    前記ベース体及び当該ベース体上に搭載した発光素子を覆う透明絶縁層を形成する工程と、
    前記透明絶縁層を通して前記発光素子の端子電極位置を確認して位置決めするとともに当該位置決めした端子電極位置における前記透明絶縁層にビアホールを形成する工程と、
    前記発光素子の端子電極に電気を流すためのビアホール内電気接続回路及び透明絶縁層上の導電性回路の形成を同時に行う工程と、を備えたことを特徴とする発光素子装置の製造方法。
JP2005092526A 2005-03-28 2005-03-28 発光素子装置とその製造方法 Expired - Fee Related JP5149483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005092526A JP5149483B2 (ja) 2005-03-28 2005-03-28 発光素子装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005092526A JP5149483B2 (ja) 2005-03-28 2005-03-28 発光素子装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2006278511A true JP2006278511A (ja) 2006-10-12
JP5149483B2 JP5149483B2 (ja) 2013-02-20

Family

ID=37212988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005092526A Expired - Fee Related JP5149483B2 (ja) 2005-03-28 2005-03-28 発光素子装置とその製造方法

Country Status (1)

Country Link
JP (1) JP5149483B2 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153761A (ja) * 2008-11-19 2010-07-08 Rohm Co Ltd Ｌｅｄ照明装置
JP4962635B1 (ja) * 2011-03-15 2012-06-27 オムロン株式会社 光半導体パッケージおよび光半導体モジュールならびにこれらの製造方法
JP2013016576A (ja) * 2011-07-01 2013-01-24 Fuji Mach Mfg Co Ltd 半導体パッケージ
JP2013115377A (ja) * 2011-11-30 2013-06-10 Kyocera Corp 光照射デバイス、光照射モジュールおよび印刷装置
JP2013115070A (ja) * 2011-11-25 2013-06-10 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2013258371A (ja) * 2012-06-14 2013-12-26 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014003176A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
CN103959450A (zh) * 2011-11-25 2014-07-30 富士机械制造株式会社 半导体封装件及其制造方法
JP2016103652A (ja) * 2008-09-29 2016-06-02 ブリッジラックス インコーポレイテッド 効率的なｌｅｄアレイ
WO2016163101A1 (en) * 2015-04-07 2016-10-13 Sharp Kabushiki Kaisha Fluidic assembly top-contact led disk
US9627437B1 (en) 2016-06-30 2017-04-18 Sharp Laboratories Of America, Inc. Patterned phosphors in through hole via (THV) glass
US9755110B1 (en) 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US9837390B1 (en) 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
US9892944B2 (en) 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US9917226B1 (en) 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
US9985190B2 (en) 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
US10243097B2 (en) 2016-09-09 2019-03-26 eLux Inc. Fluidic assembly using tunable suspension flow
US10249599B2 (en) 2016-06-29 2019-04-02 eLux, Inc. Laminated printed color conversion phosphor sheets
EP3528721A4 (en) * 2016-10-24 2020-04-29 Invuity, Inc. LIGHTING ELEMENT
JP2021040031A (ja) * 2019-09-03 2021-03-11 日亜化学工業株式会社 発光装置、及びその製造方法
US11527520B2 (en) 2017-12-18 2022-12-13 Lg Display Co., Ltd. Micro light emitting diode display device
JP7445342B1 (ja) 2022-08-31 2024-03-07 晶呈科技股▲分▼有限公司 垂直型ｌｅｄダイのパッケージング方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745583A (en) * 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPH10178203A (ja) * 1996-12-19 1998-06-30 Nichia Chem Ind Ltd 発光素子及びそれを用いた発光ダイオード
JPH11298048A (ja) * 1998-04-15 1999-10-29 Matsushita Electric Works Ltd Ｌｅｄ実装基板
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
JP2003069085A (ja) * 2001-08-27 2003-03-07 Sony Corp 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
JP2003168762A (ja) * 2001-12-03 2003-06-13 Sony Corp 電子部品及びその製造方法
JP2003347524A (ja) * 2002-05-28 2003-12-05 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745583A (en) * 1980-09-01 1982-03-15 Tokyo Shibaura Electric Co Solid state light emitting display unit
JPH10178203A (ja) * 1996-12-19 1998-06-30 Nichia Chem Ind Ltd 発光素子及びそれを用いた発光ダイオード
JPH11298048A (ja) * 1998-04-15 1999-10-29 Matsushita Electric Works Ltd Ｌｅｄ実装基板
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
JP2003069085A (ja) * 2001-08-27 2003-03-07 Sony Corp 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
JP2003168762A (ja) * 2001-12-03 2003-06-13 Sony Corp 電子部品及びその製造方法
JP2003347524A (ja) * 2002-05-28 2003-12-05 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103652A (ja) * 2008-09-29 2016-06-02 ブリッジラックス インコーポレイテッド 効率的なｌｅｄアレイ
JP2010153761A (ja) * 2008-11-19 2010-07-08 Rohm Co Ltd Ｌｅｄ照明装置
US9006750B2 (en) 2011-03-15 2015-04-14 Omron Corporation Optical semiconductor package, optical semiconductor module, and manufacturing method of these
JP4962635B1 (ja) * 2011-03-15 2012-06-27 オムロン株式会社 光半導体パッケージおよび光半導体モジュールならびにこれらの製造方法
WO2012124147A1 (ja) * 2011-03-15 2012-09-20 オムロン株式会社 光半導体パッケージおよび光半導体モジュールならびにこれらの製造方法
JP2013016576A (ja) * 2011-07-01 2013-01-24 Fuji Mach Mfg Co Ltd 半導体パッケージ
JP2013115070A (ja) * 2011-11-25 2013-06-10 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
CN103959450A (zh) * 2011-11-25 2014-07-30 富士机械制造株式会社 半导体封装件及其制造方法
JP2013115377A (ja) * 2011-11-30 2013-06-10 Kyocera Corp 光照射デバイス、光照射モジュールおよび印刷装置
US10475958B2 (en) 2011-12-27 2019-11-12 eLux Inc. Fluidic assembly top-contact LED disk
US10115862B2 (en) 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
JP2013258371A (ja) * 2012-06-14 2013-12-26 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
JP2014003176A (ja) * 2012-06-19 2014-01-09 Fuji Mach Mfg Co Ltd 半導体パッケージ及びその製造方法
WO2016163101A1 (en) * 2015-04-07 2016-10-13 Sharp Kabushiki Kaisha Fluidic assembly top-contact led disk
US9985190B2 (en) 2016-05-18 2018-05-29 eLux Inc. Formation and structure of post enhanced diodes for orientation control
US9892944B2 (en) 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US10643870B2 (en) 2016-06-23 2020-05-05 eLux Inc. Diodes offering asymmetric stability during fluidic assembly
US10347513B2 (en) 2016-06-23 2019-07-09 eLux Inc. Diodes offering asymmetric stability during fluidic assembly
US10249599B2 (en) 2016-06-29 2019-04-02 eLux, Inc. Laminated printed color conversion phosphor sheets
US9627437B1 (en) 2016-06-30 2017-04-18 Sharp Laboratories Of America, Inc. Patterned phosphors in through hole via (THV) glass
US9755110B1 (en) 2016-07-27 2017-09-05 Sharp Laboratories Of America, Inc. Substrate with topological features for steering fluidic assembly LED disks
US11211520B2 (en) 2016-09-09 2021-12-28 eLux Inc. Fluidic assembly using tunable suspension flow
US10243097B2 (en) 2016-09-09 2019-03-26 eLux Inc. Fluidic assembly using tunable suspension flow
US9917226B1 (en) 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices
US10243098B2 (en) 2016-09-15 2019-03-26 eLux Inc. Substrate features for enhanced fluidic assembly of electronic devices
EP3528721A4 (en) * 2016-10-24 2020-04-29 Invuity, Inc. LIGHTING ELEMENT
US11696812B2 (en) 2016-10-24 2023-07-11 Invuity, Inc. Lighting element
US9837390B1 (en) 2016-11-07 2017-12-05 Corning Incorporated Systems and methods for creating fluidic assembly structures on a substrate
US11527520B2 (en) 2017-12-18 2022-12-13 Lg Display Co., Ltd. Micro light emitting diode display device
JP2021040031A (ja) * 2019-09-03 2021-03-11 日亜化学工業株式会社 発光装置、及びその製造方法
JP7335498B2 (ja) 2019-09-03 2023-08-30 日亜化学工業株式会社 発光装置、及びその製造方法
JP7445342B1 (ja) 2022-08-31 2024-03-07 晶呈科技股▲分▼有限公司 垂直型ｌｅｄダイのパッケージング方法

Also Published As

Publication number Publication date
JP5149483B2 (ja) 2013-02-20

Similar Documents

Publication Publication Date Title
JP5149483B2 (ja) 発光素子装置とその製造方法
TWI501426B (zh) 發光元件以及其製造方法
JP4951018B2 (ja) 半導体装置の製造方法
KR100586944B1 (ko) 고출력 발광다이오드 패키지 및 제조방법
JP5275642B2 (ja) 発光装置およびその製造方法
WO2006035664A1 (ja) 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
JP5673190B2 (ja) 発光装置
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
JP2006093697A (ja) 静電放電衝撃に対する保護機能が内蔵された高輝度発光ダイオード
JP2010080800A (ja) 発光デバイス及びその製造方法
JP2007531310A (ja) 表面実装多重チャネル光結合素子
US9257354B2 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
JP2006086176A (ja) Ｌｅｄ用サブマウント及びその製造方法
EP2323186B1 (en) Light-emitting diode module and corresponding manufacturing method
JP2010123606A (ja) 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法
JP2010123606A5 (ja)
JP2006185967A (ja) 発光素子収納パッケージ、発光装置および照明装置
JP2013505561A (ja) 光電モジュール
TW201133729A (en) Semiconductor chip assembly with post/base heat spreader and conductive trace
JP2008098296A (ja) 発光装置およびその製造方法
US9368675B2 (en) Method of manufacturing light-emitting device and wiring substrate for light-emitting element
KR20130051206A (ko) 발광소자 모듈
JP2007035779A (ja) リードレス中空パッケージ及びその製造方法
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
JP2011066078A (ja) 回路モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120111

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees