WO2013077144A1 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
WO2013077144A1
WO2013077144A1 PCT/JP2012/077870 JP2012077870W WO2013077144A1 WO 2013077144 A1 WO2013077144 A1 WO 2013077144A1 JP 2012077870 W JP2012077870 W JP 2012077870W WO 2013077144 A1 WO2013077144 A1 WO 2013077144A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
mounting member
semiconductor element
electrode part
resin layer
Prior art date
Application number
PCT/JP2012/077870
Other languages
English (en)
French (fr)
Inventor
謙磁 塚田
政利 藤田
雅登 鈴木
明宏 川尻
和裕 杉山
良崇 橋本
Original Assignee
富士機械製造株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011256926A external-priority patent/JP6029821B2/ja
Priority claimed from JP2012006552A external-priority patent/JP5905267B2/ja
Application filed by 富士機械製造株式会社 filed Critical 富士機械製造株式会社
Priority to CN201280057767.7A priority Critical patent/CN103959450B/zh
Publication of WO2013077144A1 publication Critical patent/WO2013077144A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Definitions

  • the present invention relates to a semiconductor package in which a semiconductor element is mounted on a mounting member, and a method for manufacturing the same.
  • Patent Document 1 Japanese Patent No. 3992038
  • a fluid resin material is discharged around a semiconductor element mounted on the wiring board with a dispenser and cured, so that the upper surface of the semiconductor element and the surface of the wiring board are After forming a resin slope that connects the surfaces with an inclined surface, a wiring pattern that connects the electrode part on the upper surface of the semiconductor element and the electrode part of the wiring board is formed on the resin slope by a droplet discharge method such as inkjet.
  • a droplet discharge method such as inkjet
  • the wiring pattern is formed by a droplet discharge method.
  • it is necessary to form a resin slope that extends from the upper end of the side surface of the semiconductor element to the upper surface of the wiring board, and connect the electrode part on the upper surface of the semiconductor element and the electrode part of the wiring board with an inclined surface having no step. is there.
  • the semiconductor element is mounted in the element mounting recess formed in the mounting member, so that the electrode portion on the upper surface of the semiconductor element and the electrode portion provided outside the element mounting recess of the mounting member have the same height.
  • Patent Document 2 Japanese Patent Laid-Open No. 2005-50911
  • a gap between the inner peripheral side surface of the element mounting recess of the mounting member and the outer peripheral side surface of the semiconductor element is used.
  • the wiring path between the electrode part on the upper surface of the semiconductor element and the electrode part of the mounting member is flattened, and conductive ink is applied to the wiring path by a droplet discharge method such as inkjet. It has been proposed to form a wiring by discharging the liquid.
  • the wiring is formed by discharging conductive ink by a droplet discharge method such as inkjet, as in Patent Document 2, the wettability of the ink droplets on the base surface (resin surface) on which the wiring is formed is high.
  • the droplet diameter of the ink droplet is increased and the line width of the wiring is increased, so that the demand for thinning cannot be sufficiently satisfied.
  • this wiring forming method is applied to a light emitting element package such as an LED, for example, the rate at which the light emitted from the side surface of the light emitting element through the transparent filling resin (wiring base material) is blocked by the wiring increases. There is a disadvantage that the extraction efficiency of the light emitted to the light source decreases.
  • the wiring formed by the droplet discharge method or the printing method needs to be fired at a predetermined firing temperature (for example, 230 ° C.) after the wiring pattern is drawn.
  • a predetermined firing temperature for example, 230 ° C.
  • the underlying resin layer of the wiring is also heated to generate decomposed gas inside the underlying resin layer, and this decomposed gas leaks out to the surface side of the underlying resin layer as so-called outgas.
  • outgas leaks out to the joint surface between the base resin layer and the wiring and enters the wiring, and this outgas sufficiently decomposes and scatters the organic components contained in the ink coating film. Therefore, there is a problem that the wiring density decreases and the wiring resistance value increases.
  • the present invention provides a semiconductor package in which a semiconductor element is mounted in an element mounting recess formed in a mounting member, and the electrode part on the semiconductor element side and the electrode part on the mounting member side are connected by wiring.
  • a gap around the semiconductor element in the recess is filled with an insulating resin, and a wiring path between the electrode part on the semiconductor element side and the electrode part on the mounting member side is formed with the insulating resin.
  • a liquid-repellent primer resin layer is formed across the semiconductor element side electrode portion and the mounting member side electrode portion on the path, and conductive ink is ejected or printed on the primer resin layer.
  • the wiring is formed and the electrode part on the semiconductor element side and the electrode part on the mounting member side are connected by the wiring.
  • a wiring path between the electrode part on the semiconductor element side and the electrode part on the mounting member side is formed of an insulating resin, a liquid repellent primer resin layer is formed on the wiring path, and the primer resin Since the wiring is formed on the layer by the droplet discharge method or the printing method, it is possible to prevent the droplet diameter of the ink droplets forming the wiring from being increased by the liquid repellent primer resin layer serving as the base, and the wiring It is possible to prevent the line width of the wiring from widening and to realize thinning of the wiring.
  • the present invention is applied to a light emitting device package such as an LED, the proportion of light emitted from the side surface of the light emitting device being blocked by the wiring can be reduced by thinning the wiring, and the light emitted to the outside can be extracted. Efficiency can be increased.
  • the liquid-repellent primer resin layer that forms the base of the wiring is formed across the electrode part on the semiconductor element side and the electrode part on the mounting member side, the electrode part on the semiconductor element side and the mounting Even if there are multiple members with different wettability, such as semiconductor elements (chips), insulating resins, and mounting members, in the wiring path between the electrode parts on the member side, these are covered with a primer resin layer and wired
  • the wettability of the entire base surface can be made uniform, the line width and thickness of the wiring formed by the droplet discharge method can be prevented from becoming non-uniform, and the line width and thickness of the wiring can be made uniform.
  • the adhesion between the wiring and the underlying surface can be improved, and the wiring can be prevented from peeling off from the underlying surface, coupled with the uniformization of the wiring width and thickness described above.
  • the disconnection can be effectively prevented, and the connection reliability can be improved while thinning the wiring of the semiconductor package.
  • the present invention can be applied to semiconductor packages having various structures as long as the wiring can be formed by a droplet discharge method or a printing method, and may be applied to a light emitting element package such as an LED.
  • the primer resin layer may be formed in a linear shape or a belt shape.
  • the primer resin layer that forms the base of the wiring formed by the droplet discharge method is formed in a linear shape or a strip shape so as to reduce light transmission, so that light emitted from the side surface of the light emitting element through the transparent insulating resin is used. Can be reduced by the primer resin layer, and the extraction efficiency of the light emitted to the outside can be increased.
  • the primer resin layer may be formed to have a line width that is thicker than the line corresponding to the manufacturing variation than the line width of the wiring so that the wiring does not protrude from the primer resin layer. If the line width of the primer resin layer is formed to be thicker than the wiring line width equivalent to the manufacturing variation, the entire lower surface of the wiring can be adhered to the primer resin layer, and the adhesion between the wiring and the primer resin layer Can be reliably increased.
  • the present invention provides an insulating resin around a semiconductor element on a mounting member, and a base resin for a wiring path between the electrode part on the semiconductor element side and the electrode part on the mounting member side on the mounting member Forming an intermediate insulating layer having a gas barrier property (gas impermeability) on the underlying resin layer of the wiring path, and discharging or printing conductive ink on the intermediate insulating layer or forming a solid state
  • a conductive member may be mounted to form the wiring pattern and fired.
  • the base resin layer may be formed by discharging and curing a fluid insulating resin around the semiconductor element on the mounting member, or by mounting a solid insulating member. good.
  • a transparent base resin layer is formed around the light emitting device by discharging and curing a transparent insulating resin, and an insulating ink having a gas barrier property is formed.
  • the intermediate insulating layer may be formed in a linear shape or a strip shape by discharging or printing on the base resin layer.
  • the intermediate insulating layer serving as the base of the wiring is a factor that reduces the emission of light irradiated from the periphery of the light emitting element to the transparent base resin layer, if the intermediate insulating layer is formed in a linear or belt shape, The rate at which light emitted from the periphery of the light emitting element through the transparent base resin layer is reduced by the intermediate insulating layer can be reduced, and the extraction efficiency of light emitted to the outside can be increased.
  • the intermediate insulating layer may be formed to have a line width that is thicker than the line corresponding to the manufacturing variation more than the line width of the wiring so that the wiring does not protrude from the intermediate insulating layer. If the line width of the intermediate insulating layer is formed to be thicker than the line width of the wiring by an amount equivalent to or more than the manufacturing variation, even if the intermediate insulating layer or the wiring is misaligned during manufacturing, It can be reliably covered with the insulating layer, and the intermediate insulating layer can reliably prevent outgas generated in the base resin layer during wiring firing from entering the wiring.
  • FIG. 1 is a cross-sectional view showing the structure of the LED package of Example 1 of the present invention along the line AA in FIG.
  • FIG. 2 is a cross-sectional view taken along line BB in FIG.
  • FIG. 3 is a plan view of the LED package.
  • FIG. 4 is a cross-sectional view showing the structure of the LED package of Example 2 of the present invention along the line CC in FIG.
  • FIG. 5 is a cross-sectional view taken along line DD in FIG.
  • FIG. 6 is a plan view of the LED package.
  • FIG. 7 is a cross-sectional view showing the structure of the LED package of Example 3 of the present invention.
  • the mounting member 11 is formed of a lead frame, a circuit board or the like, and an element mounting recess 12 is formed at a predetermined position thereof.
  • An LED element 13 (light emitting element), which is a semiconductor element, is die-bonded (bonded) to the center of the bottom surface of the element mounting recess 12 of the mounting member 11.
  • the depth dimension (height dimension) of the element mounting recess 12 is set to be substantially the same as the height dimension of the LED element 13, and the electrode portion 14 on the upper surface of the LED element 13 mounted in the element mounting recess 12 is the upper surface of the mounting member 11.
  • the height of the electrode part 15 is almost the same.
  • the transparent insulating resin 16 is filled around the LED element 13 in the element mounting recess 12 of the mounting member 11 by a droplet discharge method such as inkjet or dispenser.
  • a wiring path that connects between the electrode portion 14 on the upper surface of the LED element 13 and the electrode portion 15 on the upper surface of the mounting member 11 is flattened with an insulating resin 16, and a base of a wiring 17 to be described later is formed on the upper surface of the insulating resin 16.
  • the lyophobic primer resin layer 20 is formed in a linear or strip shape across the electrode portion 14 on the upper surface of the LED element 13 and the electrode portion 15 on the upper surface of the mounting member 11. Specifically, a liquid repellent primer resin ink is discharged onto the insulating resin 16 by a droplet discharge method such as ink jet or dispenser, and the pattern of the primer resin layer 20 is drawn in a linear or belt shape.
  • conductive ink (ink containing conductive particles such as Ag) is applied to the primer resin layer 20 by a droplet discharge method such as inkjet or dispenser.
  • the pattern of the wiring 17 is drawn on the primer resin layer 20 so as to straddle the electrode portion 14 on the upper surface of the LED element 13 and the electrode portion 15 on the upper surface of the mounting member 11, and is dried and fired. Then, the wiring 17 connects the electrode portion 14 on the upper surface of the LED element 13 and the electrode portion 15 on the upper surface of the mounting member 11.
  • the primer resin layer 20 is formed to have a line width thicker than the line width of the wiring 17 by a value corresponding to a manufacturing variation or more so that the wiring 17 does not protrude from the primer resin layer 20.
  • the line width of the primer resin layer 20 may be set in the range of, for example, 1.2 to 2.5 times, more preferably 1.5 to 2.0 times the line width of the wiring 17.
  • the LED element 13 and the wiring 17 mounted in the element mounting recess 12 of the mounting member 11 are sealed with a transparent sealing material 18.
  • the wiring path between the electrode part 14 of the LED element 13 and the electrode part 15 of the mounting member 11 is flattened with the insulating resin 16, and the liquid repellent property is formed on the wiring path. Since the primer resin layer 20 is formed and the wiring 17 is formed on the primer resin layer 20 by a droplet discharge method, the ink droplets forming the wiring 17 have a large droplet landing diameter. The protective primer resin layer 20 can prevent this, so that the line width of the wiring 17 can be prevented from being widened, and the wiring 17 can be thinned.
  • the ratio of the light emitted from the side surface of the LED element 13 blocked by the wiring 17 can be reduced by thinning the wiring 17, and the extraction efficiency of the light emitted to the outside can be reduced. Can be increased.
  • the liquid-repellent primer resin layer 20 serving as the base of the wiring 17 is formed across the electrode portion 14 of the LED element 13 and the electrode portion 15 of the mounting member 11, even if a plurality of members having different wettability such as the chip of the LED element 13, the insulating resin 16, and the mounting member 11 exist in the wiring path between the electrode portion 14 and the electrode portion 15 of the mounting member 11, these Is covered with the primer resin layer 20 so that the wettability of the underlying surface of the entire wiring 17 can be made uniform, and the line width and thickness of the wiring 17 formed by the droplet discharge method can be prevented from becoming uneven.
  • the line width and thickness can be made uniform.
  • the adhesion between the wiring 17 and the underlying surface (primer resin layer 20) can be improved, and the wiring 17 can be prevented from being peeled off from the underlying surface. Accordingly, the disconnection of the wiring 17 can be effectively prevented, and the connection reliability can be improved while the wiring 17 of the LED package is thinned.
  • the primer resin ink is ejected onto the insulating resin 16 by the droplet ejection method so that the primer resin layer 20 is formed in a linear shape or a strip shape.
  • the rate at which the light emitted through the transparent insulating resin 16 is reduced by the primer resin layer 20 can be reduced, and the extraction efficiency of the light emitted to the outside can be increased.
  • the primer resin layer 20 is formed to have a line width that is thicker than the line width of the wiring 17 so that the wiring 17 does not protrude from the primer resin layer 20 by an amount corresponding to the manufacturing variation or more.
  • the entire lower surface of the wiring 17 can be brought into close contact with the primer resin layer 20, and the adhesion between the wiring 17 and the primer resin layer 20 can be reliably improved.
  • the method of forming the wiring 17 is not limited to the droplet discharge method, and may be formed by a printing method such as screen printing.
  • the mounting member 30 is formed by molding a package body 33 having an element mounting recess 32 in a lead frame 31 with a resin.
  • An LED element 34 (light emitting element), which is a semiconductor element, is die-bonded (joined) to the center of the bottom surface of the element mounting recess 32 of the mounting member 30.
  • the depth dimension (height dimension) of the element mounting recess 32 is set to be substantially the same as the height dimension of the LED element 34, and the electrode portion 35 on the upper surface of the LED element 34 mounted in the element mounting recess 32 is the upper surface of the mounting member 30.
  • the lead frame 31 has substantially the same height as the electrode portion 31a.
  • a transparent base resin layer 36 is formed by filling a transparent insulating resin around the LED element 34 in the element mounting recess 32 of the mounting member 30 by a droplet discharge method such as inkjet or dispenser.
  • a droplet discharge method such as inkjet or dispenser.
  • the wiring path connecting the electrode portion 35 on the upper surface of the LED element 34 and the electrode portion 31a on the upper surface of the mounting member 30 is flattened by the base resin layer 36 filled around the LED element 34, and the base resin
  • an intermediate insulating layer 38 serving as a base of the wiring 37 to be described later is formed in a line shape or a strip shape across the electrode portion 35 on the upper surface of the LED element 34 and the electrode portion 31 a on the upper surface of the mounting member 30.
  • the intermediate insulating layer 38 is formed by discharging an ink of an insulating material having a gas barrier property (gas impermeability) onto the base resin layer 36 by a droplet discharge method such as ink jet or dispenser or a printing method.
  • the pattern of the insulating layer 38 is drawn in a line shape or a strip shape on the base resin layer 36, dried and cured, and the intermediate insulating layer 38 having gas barrier properties is formed.
  • the material of the intermediate insulating layer 38 having gas barrier properties for example, there are insulating materials such as epoxy resin-based, polyimide resin-based, and glass (SiO 2 ) -based, and the gas barrier can be selected from these insulating materials. And other characteristics (for example, light transmittance, moisture resistance, adhesion to the base resin layer 36 and the wiring 37, etc.) may be selected.
  • conductive ink (ink containing conductive particles such as Ag) is discharged onto the intermediate insulating layer 38 by a droplet discharge method such as ink jet or dispenser.
  • a pattern is drawn on the intermediate insulating layer 38 across the electrode portion 35 on the upper surface of the LED element 34 and the electrode portion 31a on the upper surface of the mounting member 30, and this is dried and baked to form an electrode portion on the upper surface of the LED element 34.
  • 35 and the electrode part 31 a on the upper surface of the mounting member 30 are connected by a wiring 37.
  • the firing temperature of the wiring 37 is 200 ° C. or higher (for example, 230 ° C.), and the firing time is about 30 to 60 minutes.
  • the intermediate insulating layer 38 is formed to have a line width that is larger than the line width of the wiring 37 by a value corresponding to the manufacturing variation or more so that the wiring 37 does not protrude from the intermediate insulating layer 38.
  • the line width of the intermediate insulating layer 38 may be set in the range of 1.2 to 2.5 times, more preferably 1.5 to 2.0 times the line width of the wiring 37, for example.
  • the LED element 34 and the wiring 37 mounted in the element mounting recess 32 of the mounting member 30 are sealed with a transparent sealing material (not shown).
  • the intermediate insulating layer 38 having gas barrier properties is interposed between the base resin layer 36 filled around the LED element 34 and the wiring 37 formed thereon,
  • the intermediate insulating layer 38 can prevent the outgas generated in the base resin layer 36 during the firing of the wiring 37 from entering the wiring 37, and the resistance of the wiring 37 can be prevented from being increased.
  • the volume resistivity of the wiring 37 becomes about 1 ⁇ 2 by forming the intermediate insulating layer 38.
  • the LED element can be formed by forming the intermediate insulating layer 38 in a linear shape or a belt shape as in the second embodiment.
  • the rate at which the light emitted from the periphery of 34 through the transparent base resin layer 36 is reduced by the intermediate insulating layer 38 can be reduced, and the extraction efficiency of the light emitted to the outside can be increased.
  • the intermediate insulating layer 38 is formed to have a line width that is thicker than the line width of the wiring 37 by a value corresponding to the manufacturing variation or larger so that the wiring 37 does not protrude from the intermediate insulating layer 38. Therefore, even if the displacement of the intermediate insulating layer 38 or the displacement of the wiring 37 occurs at the time of manufacture, the entire lower surface of the wiring 37 can be reliably covered with the intermediate insulating layer 38, and the underlying resin layer 36 can be used when the wiring 37 is baked. The intermediate insulating layer 38 can reliably prevent the generated outgas from entering the wiring 37.
  • the mounting member 41 includes a package body 44 having an element mounting recess 43 in the lead frame 42. Is molded with resin, and the side surface of the element mounting recess 43 is inclined. An element mounting portion 42a (die pad) of the lead frame 42 is exposed on the bottom surface of the element mounting recess 43, and an LED element 45 (light emitting element), which is a semiconductor element, is die-bonded (joined) on the element mounting portion 42a. .
  • Two electrode portions 47 connected to the two electrode portions 46 on the upper surface of the LED element 45 are formed on the inclined side surface of the element mounting recess 43.
  • Each electrode portion 47 is integrally formed with the lead frame 42.
  • the electrode portion 47 formed on the side surface of the element mounting recess 43 is formed so as to extend from the upper side to the lower side of the side surface of the element mounting recess 43, and the electrode portion 47 reflects the light of the LED element 45. It is also configured to function as a (reflector).
  • the LED element 45 that can be mounted in the element mounting recess 43 of the mounting member 41 has a height dimension equal to or less than the height dimension of the side surface (electrode part 47) of the element mounting recess 43 and on the element mounting part 42a of the lead frame 42. It is an LED element of a size that can be mounted on. Accordingly, a plurality of types of LED elements 45 having different height dimensions can be mounted in the element mounting recess 43 of the mounting member 41 having the same specifications and dimensions.
  • a transparent base resin layer 48 is formed by filling a transparent insulating resin around the LED element 45 in the element mounting recess 43 by a droplet discharge method such as ink jet or dispenser. Since the height position of the upper surface coincides with the height position of the upper surface of the electrode portion 46 of the LED element 45, the wiring path between the electrode portion 46 on the upper surface of the LED element 45 and the electrode portion 47 on the side surface of the element mounting recess 43 is grounded. The resin layer 48 is flattened.
  • an intermediate insulating layer 50 serving as a base of the wiring 49 described later extends across the electrode portion 46 on the upper surface of the LED element 45 and the electrode portion 47 on the side surface of the element mounting recess 43. Is formed.
  • the intermediate insulating layer 50 is formed by discharging an insulating material ink having a gas barrier property similar to that of the second embodiment onto the base resin layer 48 by a droplet discharge method such as inkjet or dispenser or a printing method.
  • the pattern of the insulating layer 50 is drawn in a linear or belt shape, dried and cured, and the intermediate insulating layer 50 having gas barrier properties is formed.
  • conductive ink (ink containing conductive particles such as Ag) is discharged onto the intermediate insulating layer 50 by a droplet discharge method such as ink jet or dispenser.
  • a pattern of the wiring 49 is drawn across the electrode part 46 on the upper surface of the LED element 45 and the electrode part 47 on the side surface of the element mounting recess 43, and this is dried and baked to form an electrode on the upper surface of the LED element 45.
  • the wiring 49 connects the portion 46 and the electrode portion 47 on the side surface of the element mounting recess 43.
  • the firing temperature of the wiring 49 is 200 ° C. or higher (for example, 230 ° C.), and the firing time is about 30 minutes.
  • the intermediate insulating layer 50 is formed to have a line width thicker than the line width of the wiring 49 by a value corresponding to the manufacturing variation or more so that the wiring 49 does not protrude from the intermediate insulating layer 50.
  • the LED element 45 and the wiring 49 mounted in the element mounting recess 43 are sealed with a transparent sealing material (not shown).
  • the LED element is mounted in the element mounting recess of the mounting member, and the base resin is filled with a transparent insulating resin around the LED element in the element mounting recess.
  • a fluid resin material is discharged by a dispenser around a semiconductor element such as an LED element mounted on a flat surface of a mounting member (circuit board, lead frame, etc.), and the semiconductor element
  • an intermediate insulating layer having a gas barrier property is formed on the slope-shaped base resin layer, and conductive ink is formed. It is good also as a structure which discharged or printed on the said intermediate
  • the intermediate insulating layer is formed in a line shape having a line width that is thicker than the line width of the wiring by a value corresponding to the manufacturing variation. However, the intermediate insulating layer is formed on the entire upper surface of the intermediate insulating layer. It goes without saying that it is also good.
  • the method for forming the wiring is not limited to the droplet discharge method, and may be formed by a printing method such as screen printing, or a solid conductive member may be mounted on the intermediate insulating layer. good.
  • the method for forming the intermediate insulating layer is not limited to the droplet discharge method or the printing method, and a solid insulating member may be mounted on the base resin layer, and the gas barrier film is bonded to the base resin layer. May be formed.
  • the present invention is not limited to the first to third embodiments, and various modifications can be made without departing from the scope of the invention, such as being applicable to a semiconductor package in which a semiconductor element other than an LED element is mounted on a mounting member. Needless to say, this can be done.
  • SYMBOLS 11 Mounting member, 12 ... Element mounting recessed part, 13 ... LED element (semiconductor element), 14 ... Electrode part, 15 ... Electrode part, 16 ... Insulating resin, 17 ... Wiring, 18 ... Sealing material, 20 ... Primer resin Layers 30... Mounting member 31.
  • Lead frame 31 a Electrode part 32.
  • Device mounting recess 33 33
  • Package body 34 LED element (light emitting element, semiconductor element) 35
  • Electrode part 36 base resin layer , 37 ... wiring, 38 ... intermediate insulating layer, 41 ... mounting member, 42 ... lead frame, 43 ... element mounting recess, 44 ... package body, 45 ... LED element (light emitting element, semiconductor element), 46, 47 ... electrode part 48 ... Underlying resin layer, 49 ... Wiring, 50 ... Intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

　搭載部材１１の素子搭載凹部１２内のうちのＬＥＤ素子１３の周囲に、透明な絶縁性樹脂１６を充填し、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間をつなぐ配線経路を絶縁性樹脂１６で平坦化する。液滴吐出法により撥液性のプライマ樹脂インクを絶縁性樹脂１６上に吐出して撥液性のプライマ樹脂層２０のパターンを線状又は帯状に形成した後、液滴吐出法により導電性のインクをプライマ樹脂層２０上に吐出して、該プライマ樹脂層２０上に、配線１７のパターンをＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５とに跨がって形成して、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間を配線１７で接続する。

Description

半導体パッケージ及びその製造方法
　本発明は、搭載部材に半導体素子を搭載した半導体パッケージ及びその製造方法に関する発明である。
　従来より、半導体素子の実装工程では、半導体素子を搭載部材（回路基板、リードフレーム等）にダイボンドした後に、該半導体素子側の電極部と搭載部材側の電極部との間をワイヤボンディングで配線するのが一般的である。
　しかし、特許文献１（特許第３９９２０３８号公報）に記載されているように、ワイヤボンディングを行うときの機械的なストレスによって不良が発生する可能性があるため、ワイヤボンディングに代わる接続信頼性の高い実装構造を低コストで実現することを目的として、配線基板上に搭載した半導体素子の周囲に流動性の樹脂材料をディスペンサで吐出して硬化させて、半導体素子の上面と配線基板の表面との間を傾斜面でつなぐ樹脂スロープを形成した後、半導体素子上面の電極部と配線基板の電極部との間を接続する配線パターンを、インクジェット等の液滴吐出法により樹脂スロープ上に形成する配線技術が提案されている。
　上記特許文献１の実装構造では、半導体素子上面の電極部と配線基板の電極部との間の配線経路に半導体素子の高さ相当分の段差ができるため、配線パターンを液滴吐出法で形成するには、半導体素子の側面上端から配線基板上面に跨がる樹脂スロープを形成して、半導体素子上面の電極部と配線基板の電極部との間を、段差のない傾斜面で結ぶ必要がある。
　そこで、搭載部材に形成した素子搭載凹部内に半導体素子を搭載することで、半導体素子上面の電極部と該搭載部材の素子搭載凹部の外側に設けた電極部とを同一高さとしたものがある。このような構造に対しては、特許文献２（特開２００５－５０９１１号公報）に記載されているように、搭載部材の素子搭載凹部の内周側面と半導体素子の外周側面との間の隙間（溝）に絶縁体を埋め込むことで、半導体素子上面の電極部と搭載部材の電極部との間の配線経路を平坦化して、該配線経路にインクジェット等の液滴吐出法で導電性のインクを吐出して配線を形成することが提案されている。
特許第３９９２０３８号公報 特開２００５－５０９１１号公報
　上記特許文献２のように、インクジェット等の液滴吐出法で導電性のインクを吐出して配線を形成する場合、配線を形成する下地表面（樹脂表面）のインク滴の濡れ性が高いため、インク滴の着滴径が大きくなって配線の線幅が広がってしまい、細線化の要求を十分に満たすことができない。また、この配線形成方法を例えばＬＥＤ等の発光素子パッケージに適用すると、発光素子の側面から透明な充填樹脂（配線の下地材）を通して放出される光が配線で遮られる割合が増加して、外部に放出される光の取り出し効率が低下するという欠点がある。
　また、半導体素子上面の電極部と搭載部材の電極部との間をつなぐ配線経路には、素子（チップ）、樹脂、搭載部材（リードフレーム等）が存在するため、濡れ性が異なる複数の下地表面に跨がって導電性のインクを吐出して配線を形成する必要がある。このため、下地表面の濡れ性が変わる毎に、配線の線幅や厚みが不均一になり、配線が通電オン／オフの繰り返しにより発生する熱応力等により断線する可能性があった。しかも、配線とその下地表面との密着性が低いため、配線が下地表面から剥がれることがあり、これも断線を生じさせる原因となっていた。
　ところで、液滴吐出法や印刷法で形成する配線は、配線パターン描画後に所定の焼成温度（例えば２３０℃）で焼成する必要がある。このため、配線焼成時に、配線の下地樹脂層も加熱されて、下地樹脂層の内部で分解したガスが発生し、この分解ガスがいわゆるアウトガスとして下地樹脂層の表面側に漏れ出してくる。このため、配線焼成時に、下地樹脂層と配線との接合面にもアウトガスが漏れ出して配線内部に侵入してしまい、このアウトガスによってインク塗膜に含まれる有機成分の分解と飛散が十分に行われないため、配線の緻密度が低下して配線の抵抗値が高くなるという問題があった。
　例えば、ＬＥＤパッケージで、配線の抵抗値が高くなると、ＬＥＤ点灯時にＬＥＤ素子に流れる電流が減少して輝度が低下するだけでなく、配線の発熱量が増加して素子温度が上昇し、耐久性が低下するおそれもある。
　本発明は、搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子側の電極部と該搭載部材側の電極部との間を配線で接続した半導体パッケージにおいて、前記素子搭載凹部内の前記半導体素子の周囲の隙間に絶縁性樹脂を充填して該半導体素子側の電極部と前記搭載部材側の電極部との間の配線経路を該絶縁性樹脂で形成し、該配線経路上に撥液性のプライマ樹脂層を前記半導体素子側の電極部と前記搭載部材側の電極部とに跨がって形成し、導電性のインクを前記プライマ樹脂層上に吐出又は印刷して前記配線を形成して前記半導体素子側の電極部と前記搭載部材側の電極部との間を該配線で接続したものである。
　この構成では、半導体素子側の電極部と搭載部材側の電極部との間の配線経路を絶縁性樹脂で形成し、該配線経路上に撥液性のプライマ樹脂層を形成し、該プライマ樹脂層上に液滴吐出法又は印刷法で配線を形成するため、配線を形成するインク滴の着滴径が大きくなることを、その下地となる撥液性のプライマ樹脂層によって防止できて、配線の線幅が広がることを防止でき、配線の細線化を実現できる。従って、本発明をＬＥＤ等の発光素子パッケージに適用する場合でも、発光素子の側面から放出される光が配線で遮られる割合を配線の細線化により低減できて、外部に放出される光の取り出し効率を高めることができる。また、配線の下地となる撥液性のプライマ樹脂層を半導体素子側の電極部と搭載部材側の電極部とに跨がって形成するようにしているため、半導体素子側の電極部と搭載部材側の電極部との間の配線経路に、半導体素子（チップ）、絶縁性樹脂、搭載部材等、濡れ性が異なる複数の部材が存在していても、これらをプライマ樹脂層で覆って配線全体の下地表面の濡れ性を均一化でき、液滴吐出法で形成する配線の線幅や厚みが不均一になることを防止できて、配線の線幅や厚みの均一化できる。しかも、配線とその下地表面（プライマ樹脂層）との密着性を向上できて、配線が下地表面から剥がれることを防止でき、上述した配線の線幅や厚みの均一化と相俟って配線の断線を効果的に防止でき、半導体パッケージの配線を細線化しながら接続信頼性も向上できる。
　本発明は、液滴吐出法又は印刷法で配線を形成可能な構造であれば、様々な構造の半導体パッケージに適用可能であり、例えば、ＬＥＤ等の発光素子パッケージに適用しても良い。
　本発明をＬＥＤ等の発光素子パッケージに適用する場合は、素子搭載凹部内に絶縁性樹脂として透明な絶縁性樹脂を充填し、液滴吐出法でプライマ樹脂インクを前記絶縁性樹脂上に吐出してプライマ樹脂層を線状又は帯状に形成すると良い。液滴吐出法で形成する配線の下地となるプライマ樹脂層は、光の透過を減少させるため、線状又は帯状に形成することで、発光素子の側面から透明な絶縁性樹脂を通して放出される光がプライマ樹脂層で減少される割合を少なくできて、外部に放出される光の取り出し効率を高めることができる。
　具体的には、プライマ樹脂層を配線が該プライマ樹脂層からはみ出さないように該配線の線幅よりも製造ばらつき相当値以上太い線幅に形成すれば良い。プライマ樹脂層の線幅を配線の線幅よりも製造ばらつき相当値以上太い線幅に形成すれば、配線の下面全体をプライマ樹脂層に密着させることができ、配線とプライマ樹脂層との密着性を確実に高めることができる。
　また、本発明は、搭載部材上の半導体素子の周囲に絶縁性樹脂を設けて該搭載部材上の該半導体素子側の電極部と該搭載部材側の電極部との間の配線経路の下地樹脂層を形成し、前記配線経路の下地樹脂層上にガスバリア性（ガス不透過性）を有する中間絶縁層を形成し、導電性のインクを前記中間絶縁層上に吐出又は印刷し又は固体状の導電部材を実装して前記配線のパターンを形成して焼成した構成としても良い。
　この構成では、下地樹脂層とその上に形成する配線との間にガスバリア性（ガス不透過性）を有する中間絶縁層が介在されているため、配線焼成時に下地樹脂層で発生したアウトガスが配線内部に侵入することを中間絶縁層によって防止でき、配線の高抵抗値化を防止できる。
　この場合、下地樹脂層は、搭載部材上の半導体素子の周囲に流動性の絶縁性樹脂を吐出して硬化させて形成しても良いし、固体状の絶縁部材を実装して形成しても良い。
　本発明をＬＥＤ等の発光素子パッケージに適用する場合は、発光素子の周囲に、透明な絶縁性樹脂を吐出して硬化させて透明な下地樹脂層を形成し、ガスバリア性を有する絶縁性インクを下地樹脂層上に吐出又は印刷して中間絶縁層を線状又は帯状に形成するようにすると良い。本発明を発光素子パッケージに適用すれば、発光時に発光素子に流れる電流が増加して輝度が増大するだけでなく、配線の発熱量が減少して素子温度の上昇を少なくすることができ、耐久性を向上させることができる。しかも、配線の下地となる中間絶縁層は、発光素子の周囲から透明な下地樹脂層に照射される光の放出を減少させる要因となるため、中間絶縁層を線状又は帯状に形成すれば、発光素子の周囲から透明な下地樹脂層を通して放出される光が中間絶縁層で減少される割合を少なくできて、外部に放出される光の取り出し効率を高めることができる。
　具体的には、中間絶縁層を、配線が該中間絶縁層からはみ出さないように該配線の線幅よりも製造ばらつき相当値以上太い線幅に形成すれば良い。中間絶縁層の線幅を配線の線幅よりも製造ばらつき相当値以上太い線幅に形成すれば、製造時に中間絶縁層の位置ずれや配線の位置ずれが生じても、配線の下面全体を中間絶縁層で確実に覆うことができ、配線焼成時に下地樹脂層で発生したアウトガスが配線内部に侵入することを中間絶縁層によって確実に防止できる。
図１は本発明の実施例１のＬＥＤパッケージの構造を図３のＡ－Ａ線に沿って示す断面図である。 図２は図３のＢ－Ｂ線に沿って示す断面図である。 図３はＬＥＤパッケージの平面図である。 図４は本発明の実施例２のＬＥＤパッケージの構造を図６のＣ－Ｃ線に沿って示す断面図である。 図５は図６のＤ－Ｄ線に沿って示す断面図である。 図６はＬＥＤパッケージの平面図である。 図７は本発明の実施例３のＬＥＤパッケージの構造を示す断面図である。
　以下、本発明を実施するための形態をＬＥＤパッケージに適用して具体化した３つの実施例１乃至３を説明する。
　本発明の実施例１を図１乃至図３に基づいて説明する。
　搭載部材１１は、リードフレーム、回路基板等により形成され、その所定位置に素子搭載凹部１２が形成されている。この搭載部材１１の素子搭載凹部１２の底面中央部には、半導体素子であるＬＥＤ素子１３（発光素子）がダイボンディング（接合）されている。素子搭載凹部１２の深さ寸法（高さ寸法）は、ＬＥＤ素子１３の高さ寸法とほぼ同一に設定され、素子搭載凹部１２内に搭載したＬＥＤ素子１３上面の電極部１４が搭載部材１１上面の電極部１５とほぼ同じ高さとなっている。
　搭載部材１１の素子搭載凹部１２内のうちのＬＥＤ素子１３の周囲に、透明な絶縁性樹脂１６がインクジェット、ディスペンサ等の液滴吐出法により充填されている。ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間をつなぐ配線経路は、絶縁性樹脂１６で平坦化され、該絶縁性樹脂１６の上面に、後述する配線１７の下地となる撥液性のプライマ樹脂層２０がＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５とに跨がって線状又は帯状に形成されている。具体的には、インクジェット、ディスペンサ等の液滴吐出法により撥液性のプライマ樹脂インクを絶縁性樹脂１６上に吐出してプライマ樹脂層２０のパターンを線状又は帯状に描画する。
　そして、液滴吐出法で描画したプライマ樹脂層２０を乾燥・硬化させた後に、インクジェット、ディスペンサ等の液滴吐出法により導電性のインク（Ａｇ等の導体粒子を含むインク）をプライマ樹脂層２０上に吐出して、該プライマ樹脂層２０上に、配線１７のパターンをＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５とに跨がって描画し、これを乾燥・焼成して、ＬＥＤ素子１３上面の電極部１４と搭載部材１１上面の電極部１５との間を該配線１７で接続する。
　この場合、プライマ樹脂層２０は、配線１７が該プライマ樹脂層２０からはみ出さないように該配線１７の線幅よりも製造ばらつき相当値以上太い線幅に形成されている。具体的には、プライマ樹脂層２０の線幅は、例えば、配線１７の線幅の１．２～２．５倍、より好ましくは、１．５～２．０倍の範囲で設定すると良い。尚、搭載部材１１の素子搭載凹部１２内に搭載したＬＥＤ素子１３及び配線１７等は、透明な封止材料１８によって封止されている。
　以上説明した本実施例１によれば、ＬＥＤ素子１３の電極部１４と搭載部材１１の電極部１５との間の配線経路を絶縁性樹脂１６で平坦化し、該配線経路上に撥液性のプライマ樹脂層２０を形成し、該プライマ樹脂層２０上に液滴吐出法で配線１７を形成するため、配線１７を形成するインク滴の着滴径が大きくなることを、その下地となる撥液性のプライマ樹脂層２０によって防止できて、配線１７の線幅が広がることを防止でき、配線１７の細線化を実現できる。従って、本発明をＬＥＤパッケージに適用する場合でも、ＬＥＤ素子１３の側面から放出される光が配線１７で遮られる割合を配線１７の細線化により低減できて、外部に放出される光の取り出し効率を高めることができる。
　また、配線１７の下地となる撥液性のプライマ樹脂層２０をＬＥＤ素子１３の電極部１４と搭載部材１１の電極部１５とに跨がって形成するようにしているため、ＬＥＤ素子１３の電極部１４と搭載部材１１の電極部１５との間の配線経路に、ＬＥＤ素子１３のチップ、絶縁性樹脂１６、搭載部材１１等、濡れ性が異なる複数の部材が存在していても、これらをプライマ樹脂層２０で覆って配線１７全体の下地表面の濡れ性を均一化でき、液滴吐出法で形成する配線１７の線幅や厚みが不均一になることを防止できて、配線１７の線幅や厚みの均一化できる。しかも、配線１７とその下地表面（プライマ樹脂層２０）との密着性を向上できて、配線１７が下地表面から剥がれることを防止でき、上述した配線１７の線幅や厚みの均一化と相俟って配線１７の断線を効果的に防止でき、ＬＥＤパッケージの配線１７を細線化しながら接続信頼性も向上できる。
　しかも、本実施例１では、液滴吐出法でプライマ樹脂インクを絶縁性樹脂１６上に吐出してプライマ樹脂層２０を線状又は帯状に形成するようにしているため、ＬＥＤ素子１３の側面から透明な絶縁性樹脂１６を通して放出される光がプライマ樹脂層２０で減少される割合を少なくできて、外部に放出される光の取り出し効率を高めることができる。
　また、本実施例１では、プライマ樹脂層２０を配線１７が該プライマ樹脂層２０からはみ出さないように該配線１７の線幅よりも製造ばらつき相当値以上太い線幅に形成するようにしたので、配線１７の下面全体をプライマ樹脂層２０に密着させることができ、配線１７とプライマ樹脂層２０との密着性を確実に高めることができる。
　尚、配線１７を形成する方法は、液滴吐出法に限定されず、スクリーン印刷等の印刷法で形成しても良い。
　本発明の実施例２を図４乃至図６に基づいて説明する。
　搭載部材３０は、リードフレーム３１に素子搭載凹部３２を有するパッケージ本体３３を樹脂で成形して構成されている。この搭載部材３０の素子搭載凹部３２の底面中央部には、半導体素子であるＬＥＤ素子３４（発光素子）がダイボンディング（接合）されている。素子搭載凹部３２の深さ寸法（高さ寸法）は、ＬＥＤ素子３４の高さ寸法とほぼ同一に設定され、素子搭載凹部３２内に搭載したＬＥＤ素子３４上面の電極部３５が搭載部材３０上面のリードフレーム３１の電極部３１ａとほぼ同じ高さとなっている。
　搭載部材３０の素子搭載凹部３２内のうちのＬＥＤ素子３４の周囲に、透明な絶縁性樹脂をインクジェット、ディスペンサ等の液滴吐出法により充填して透明な下地樹脂層３６が形成されている。これにより、ＬＥＤ素子３４上面の電極部３５と搭載部材３０上面の電極部３１ａとの間をつなぐ配線経路は、ＬＥＤ素子３４の周囲に充填された下地樹脂層３６で平坦化され、該下地樹脂層３６の上面に、後述する配線３７の下地となる中間絶縁層３８がＬＥＤ素子３４上面の電極部３５と搭載部材３０上面の電極部３１ａとに跨がって線状又は帯状に形成されている。中間絶縁層３８の形成方法は、インクジェット、ディ
スペンサ等の液滴吐出法又は印刷法により、ガスバリア性（ガス不透過性）を有する絶縁性材料のインクを下地樹脂層３６上に吐出して、中間絶縁層３８のパターンを下地樹脂層３６上に線状又は帯状に描画して乾燥・硬化させ、ガスバリア性を有する中間絶縁層３８を形成する。
　ここで、ガスバリア性を有する中間絶縁層３８の材料としては、例えば、エポキシ樹脂系、ポリイミド樹脂系、ガラス（ＳｉＯ2 ）系等の絶縁性材料があり、これらの絶縁性材料の中から、ガスバリア性とその他の特性（例えば光透過性、耐湿性、下地樹脂層３６及び配線３７に対する密着性等）を考慮して選択すれば良い。
　そして、中間絶縁層３８の乾燥・硬化後に、インクジェット、ディスペンサ等の液滴吐出法により導電性のインク（Ａｇ等の導体粒子を含むインク）を中間絶縁層３８上に吐出して、配線３７のパターンをＬＥＤ素子３４上面の電極部３５と搭載部材３０上面の電極部３１ａとに跨がって中間絶縁層３８上に描画し、これを乾燥して焼成して、ＬＥＤ素子３４上面の電極部３５と搭載部材３０上面の電極部３１ａとの間を配線３７で接続する。この際、配線３７の焼成温度は、２００℃以上（例えば２３０℃）で、焼成時間は３０分～６０分程度である。
　この場合、中間絶縁層３８は、配線３７が該中間絶縁層３８からはみ出さないように該配線３７の線幅よりも製造ばらつき相当値以上太い線幅に形成されている。具体的には、中間絶縁層３８の線幅は、例えば、配線３７の線幅の１．２～２．５倍、より好ましくは、１．５～２．０倍の範囲で設定すると良い。尚、搭載部材３０の素子搭載凹部３２内に搭載したＬＥＤ素子３４及び配線３７等は、透明な封止材料（図示せず）によって封止されている。
　以上説明した本実施例２によれば、ＬＥＤ素子３４の周囲に充填した下地樹脂層３６とその上に形成する配線３７との間にガスバリア性を有する中間絶縁層３８が介在されているため、配線３７の焼成時に下地樹脂層３６で発生したアウトガスが配線３７の内部に侵入することを中間絶縁層３８によって防止でき、配線３７の高抵抗値化を防止することができる。本発明者らの実験結果によれば、中間絶縁層３８を形成することで、配線３７の体積抵抗率が１／２程度になることが確認されている。これにより、ＬＥＤ素子３４の発光時にＬＥＤ素子３４に流れる電流が増加して輝度が増大するだけでなく、配線３７の発熱量が減少してＬＥＤ素子３４の温度上昇を少なくすることができ、耐久性を向上させることができる。
　しかも、配線３７の下地となる中間絶縁層３８は、光の放出を減少させる要因となるため、本実施例２のように、中間絶縁層３８を線状又は帯状に形成することで、ＬＥＤ素子３４の周囲から透明な下地樹脂層３６を通して放出される光が中間絶縁層３８で減少される割合を少なくできて、外部に放出される光の取り出し効率を高めることができる。
　また、本実施例２では、中間絶縁層３８を、配線３７が該中間絶縁層３８からはみ出さないように該配線３７の線幅よりも製造ばらつき相当値以上太い線幅に形成するようにしたので、製造時に中間絶縁層３８の位置ずれや配線３７の位置ずれが生じても、配線３７の下面全体を中間絶縁層３８で確実に覆うことができ、配線３７の焼成時に下地樹脂層３６で発生したアウトガスが配線３７の内部に侵入することを中間絶縁層３８によって確実に防止できる。
　次に、本発明の実施例３を図７に基づいて説明する。
　搭載部材４１は、リードフレーム４２に素子搭載凹部４３を有するパッケージ本体４４
を樹脂で成形して構成され、該素子搭載凹部４３の側面が傾斜状に形成されている。素子搭載凹部４３の底面には、リードフレーム４２の素子搭載部４２ａ（ダイパッド）が露出し、該素子搭載部４２ａ上に半導体素子であるＬＥＤ素子４５（発光素子）がダイボンド（接合）されている。
　素子搭載凹部４３の傾斜状の側面には、ＬＥＤ素子４５上面の２つの電極部４６と接続する２つの電極部４７が形成されている。各電極部４７は、それぞれリードフレーム４２に一体に形成されている。この場合、素子搭載凹部４３の側面に形成する電極部４６の高さ方向の幅が広くなるほど、搭載可能なＬＥＤ素子４５の高さ寸法の範囲が広がることを考慮して、本実施例３では、素子搭載凹部４３に側面に形成する電極部４７は、該素子搭載凹部４３の側面の上部から下部まで延びるように形成され、且つ、該電極部４７がＬＥＤ素子４５の光を反射する反射板（リフレクター）としても機能するように構成されている。
　搭載部材４１の素子搭載凹部４３内に搭載可能なＬＥＤ素子４５は、高さ寸法が該素子搭載凹部４３の側面（電極部４７）の高さ寸法以下で且つリードフレーム４２の素子搭載部４２ａ上に搭載可能なサイズのＬＥＤ素子である。これにより、高さ寸法の異なる複数種のＬＥＤ素子４５を同一仕様・寸法の搭載部材４１の素子搭載凹部４３内に搭載できるようになっている。
　素子搭載凹部４３内のうちのＬＥＤ素子４５の周囲に、透明な絶縁性樹脂をインクジェット、ディスペンサ等の液滴吐出法により充填して透明な下地樹脂層４８が形成され、該下地樹脂層４８の上面の高さ位置がＬＥＤ素子４５の電極部４６上面の高さ位置と一致することで、ＬＥＤ素子４５上面の電極部４６と素子搭載凹部４３側面の電極部４７との間の配線経路が下地樹脂層４８で平坦化されている。
　この下地樹脂層４８の上面に、後述する配線４９の下地となる中間絶縁層５０がＬＥＤ素子４５上面の電極部４６と素子搭載凹部４３側面の電極部４７とに跨がって線状又は帯状に形成されている。中間絶縁層５０の形成方法は、インクジェット、ディスペンサ等の液滴吐出法又は印刷法により、前記実施例２と同様のガスバリア性を有する絶縁性材料のインクを下地樹脂層４８上に吐出して中間絶縁層５０のパターンを線状又は帯状に描画して乾燥・硬化させ、ガスバリア性を有する中間絶縁層５０を形成する。
　中間絶縁層５０の乾燥・硬化後に、インクジェット、ディスペンサ等の液滴吐出法により導電性のインク（Ａｇ等の導体粒子を含むインク）を中間絶縁層５０上に吐出して、該中間絶縁層５０上に、配線４９のパターンをＬＥＤ素子４５上面の電極部４６と素子搭載凹部４３側面の電極部４７とに跨がって描画し、これを乾燥して焼成して、ＬＥＤ素子４５上面の電極部４６と素子搭載凹部４３側面の電極部４７との間を該配線４９で接続する。この際、配線４９の焼成温度は、２００℃以上（例えば２３０℃）で、焼成時間は３０分程度である。
　前記実施例２と同様に、中間絶縁層５０は、配線４９が該中間絶縁層５０からはみ出さないように該配線４９の線幅よりも製造ばらつき相当値以上太い線幅に形成されている。尚、素子搭載凹部４３内に搭載したＬＥＤ素子４５及び配線４９等は、透明な封止材料（図示せず）によって封止されている。
　以上説明した本実施例３でも、ＬＥＤ素子４５の周囲に充填した下地樹脂層４８とその上に形成する配線４９との間にガスバリア性を有する中間絶縁層５０が介在されているため、前記実施例２と同様の効果を得ることができる。
　尚、上記実施例２，３では、搭載部材の素子搭載凹部内にＬＥＤ素子を搭載して、該素子搭載凹部内のうちのＬＥＤ素子の周囲に、透明な絶縁性樹脂を充填して下地樹脂層を形成するようにしたが、搭載部材（回路基板、リードフレーム等）の平坦面上に搭載したＬＥＤ素子等の半導体素子の周囲に、流動性の樹脂材料をディスペンサで吐出して、半導体素子の上面と搭載部材の表面との間を傾斜面でつなぐスロープ状の下地樹脂層を形成した後、このスロープ状の下地樹脂層上にガスバリア性を有する中間絶縁層を形成し、導電性のインクを前記中間絶縁層上に吐出又は印刷して配線のパターンを形成して焼成した構成としても良い。
　また、上記実施例２，３では、中間絶縁層を配線の線幅よりも製造ばらつき相当値以上太い線幅の線状に形成したが、中間絶縁層を中間絶縁層の上面全体に形成しても良いことは言うまでもない。
　また、配線を形成する方法は、液滴吐出法に限定されず、スクリーン印刷等の印刷法で形成しても良いし、或は、固体状の導電部材を中間絶縁層上に実装しても良い。
　また、中間絶縁層を形成する方法は、液滴吐出法又は印刷法に限定されず、固体状の絶縁部材を下地樹脂層上に装着しても良く、ガスバリア性フィルムを下地樹脂層上に接合して形成しても良い。
　その他、本発明は、上記実施例１乃至３に限定されず、ＬＥＤ素子以外の半導体素子を搭載部材に搭載した半導体パッケージにも適用して実施できる等、要旨を逸脱しない範囲内で種々変更して実施できることは言うまでもない。
　１１…搭載部材、１２…素子搭載凹部、１３…ＬＥＤ素子（半導体素子）、１４…電極部、１５…電極部、１６…絶縁性樹脂、１７…配線、１８…封止材料、２０…プライマ樹脂層、３０…搭載部材、３１…リードフレーム、３１ａ…電極部、３２…素子搭載凹部、３３…パッケージ本体、３４…ＬＥＤ素子（発光素子，半導体素子）、３５…電極部、３６…下地樹脂層、３７…配線、３８…中間絶縁層、４１…搭載部材、４２…リードフレーム、４３…素子搭載凹部、４４…パッケージ本体、４５…ＬＥＤ素子（発光素子，半導体素子）、４６，４７…電極部、４８…下地樹脂層、４９…配線、５０…中間絶縁層

Claims (10)

  1. 　搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子側の電極部と該搭載部材側の電極部との間を配線で接続した半導体パッケージにおいて、
    　前記素子搭載凹部内の前記半導体素子の周囲の隙間に絶縁性樹脂を充填して該半導体素子側の電極部と前記搭載部材側の電極部との間の配線経路を該絶縁性樹脂で形成し、
    　前記配線経路上に撥液性のプライマ樹脂層を前記半導体素子側の電極部と前記搭載部材側の電極部とに跨がって形成し、
    　導電性のインクを前記プライマ樹脂層上に吐出又は印刷して前記配線を形成して前記半導体素子側の電極部と前記搭載部材側の電極部との間を該配線で接続したことを特徴とする半導体パッケージ。
  2. 　前記半導体素子は、発光素子であり、
    　前記絶縁性樹脂は、透明な絶縁性樹脂であり、
    　前記プライマ樹脂層は、液滴吐出法でプライマ樹脂インクを前記絶縁性樹脂上に吐出して線状又は帯状に形成されていることを特徴とする請求項１に記載の半導体パッケージ。
  3. 　前記プライマ樹脂層は、前記配線が該プライマ樹脂層からはみ出さないように該配線の線幅よりも製造ばらつき相当値以上太い線幅に形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 　搭載部材に形成した素子搭載凹部内に半導体素子を搭載し、該半導体素子側の電極部と該搭載部材側の電極部との間を配線で接続した半導体パッケージの製造方法において、
    　前記素子搭載凹部内に前記半導体素子を搭載する工程と、
    　前記素子搭載凹部内の前記半導体素子の周囲の隙間に絶縁性樹脂を充填して該半導体素子側の電極部と前記搭載部材側の電極部との間の配線経路を該絶縁性樹脂で形成する工程と、
    　前記配線経路上に撥液性のプライマ樹脂層を前記半導体素子側の電極部と前記搭載部材側の電極部とに跨がって形成する工程と、
    　導電性のインクを前記プライマ樹脂層上に吐出又は印刷して前記配線を形成して前記半導体素子側の電極部と前記搭載部材側の電極部との間を該配線で接続することを特徴とする半導体パッケージの製造方法。
  5. 　搭載部材上に半導体素子を搭載し、該半導体素子側の電極部と該搭載部材側の電極部との間を配線で接続した半導体パッケージにおいて、
    　前記搭載部材上の前記半導体素子の周囲に絶縁性樹脂を設けて該搭載部材上の該半導体素子側の電極部と該搭載部材側の電極部との間の配線経路の下地樹脂層を形成し、
    　前記配線経路の下地樹脂層上にガスバリア性を有する中間絶縁層を形成し、
    　導電性のインクを前記中間絶縁層上に吐出又は印刷し又は固体状の導電部材を実装して前記配線のパターンを形成して焼成したことを特徴とする半導体パッケージ。
  6. 　前記下地樹脂層は、前記搭載部材上の前記半導体素子の周囲に流動性の絶縁性樹脂を吐出して硬化させて形成され、又は固体状の絶縁部材を実装して形成されていることを特徴とする請求項５に記載の半導体パッケージ。
  7. 　前記半導体素子は、発光素子であり、
    　前記絶縁性樹脂は、透明な絶縁性樹脂であり、
    　前記中間絶縁層は、ガスバリア性を有する絶縁性インクを前記配線経路の下地樹脂層上に吐出又は印刷して線状又は帯状に形成されていることを特徴とする請求項５又は６に記載の半導体パッケージ。
  8. 　前記中間絶縁層は、前記配線が該中間絶縁層からはみ出さないように該配線の線幅よりも製造ばらつき相当値以上太い線幅に形成されていることを特徴とする請求項５乃至７のいずれかに記載の半導体パッケージ。
  9. 　前記中間絶縁層は、前記中間絶縁層の上面全体に形成されていることを特徴とする請求項５乃至７のいずれかに記載の半導体パッケージ。
  10. 　搭載部材上に半導体素子を搭載し、該半導体素子側の電極部と該搭載部材側の電極部との間を配線で接続した半導体パッケージの製造方法において、
    　前記搭載部材上に前記半導体素子を搭載する工程と、
    　前記搭載部材上の前記半導体素子の周囲に絶縁性樹脂を設けて該半導体素子側の電極部と該搭載部材側の電極部との間の配線経路の下地樹脂層を形成する工程と、
    　前記配線経路の下地樹脂層上にガスバリア性を有する中間絶縁層を形成する工程と、
    　導電性のインクを前記中間絶縁層上に吐出又は印刷し又は固体状の導電部材を実装して前記配線のパターンを形成して焼成する工程と
    　を含むことを特徴とする半導体パッケージの製造方法。
PCT/JP2012/077870 2011-11-25 2012-10-29 半導体パッケージ及びその製造方法 WO2013077144A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201280057767.7A CN103959450B (zh) 2011-11-25 2012-10-29 半导体封装件及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-256926 2011-11-25
JP2011256926A JP6029821B2 (ja) 2011-11-25 2011-11-25 発光素子パッケージ及びその製造方法
JP2012-006552 2012-01-16
JP2012006552A JP5905267B2 (ja) 2012-01-16 2012-01-16 発光素子パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
WO2013077144A1 true WO2013077144A1 (ja) 2013-05-30

Family

ID=48469592

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/077870 WO2013077144A1 (ja) 2011-11-25 2012-10-29 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
CN (1) CN103959450B (ja)
WO (1) WO2013077144A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6246879B1 (ja) * 2016-09-20 2017-12-13 株式会社東芝 光半導体モジュール及びその製造方法
CN109343273A (zh) * 2018-11-23 2019-02-15 江苏新广联科技股份有限公司 一种大出光角Mini LED背光模组及其制作方法
CN113330588A (zh) * 2019-01-15 2021-08-31 首尔伟傲世有限公司 发光元件封装件以及包括该发光元件封装件的显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990298A (zh) * 2015-02-06 2016-10-05 展讯通信（上海）有限公司 一种芯片封装结构及其制备方法
RU2706749C2 (ru) * 2015-04-27 2019-11-20 ФОРД ГЛОУБАЛ ТЕКНОЛОДЖИЗ, ЭлЭлСи Устройство подсветки для транспортного средства
CN107833903B (zh) * 2016-09-15 2022-10-18 伊乐视有限公司 具有光管理系统的发光显示器
EP3979342A4 (en) * 2019-05-29 2023-06-14 Kyocera Corporation ELECTROLUMINESCENT ELEMENT MOUNTING SUBSTRATE AND DISPLAY DEVICE USING THE SAME

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP2010141293A (ja) * 2008-11-14 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5149483B2 (ja) * 2005-03-28 2013-02-20 パナソニック株式会社 発光素子装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP2010141293A (ja) * 2008-11-14 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6246879B1 (ja) * 2016-09-20 2017-12-13 株式会社東芝 光半導体モジュール及びその製造方法
JP2018049892A (ja) * 2016-09-20 2018-03-29 株式会社東芝 光半導体モジュール及びその製造方法
US10541234B2 (en) 2016-09-20 2020-01-21 Kabushiki Kaisha Toshiba Optical semiconductor module and method of manufacturing the same
CN109343273A (zh) * 2018-11-23 2019-02-15 江苏新广联科技股份有限公司 一种大出光角Mini LED背光模组及其制作方法
CN113330588A (zh) * 2019-01-15 2021-08-31 首尔伟傲世有限公司 发光元件封装件以及包括该发光元件封装件的显示装置
EP3913697A4 (en) * 2019-01-15 2022-10-26 Seoul Viosys Co., Ltd. ELECTROLUMINESCENT DEVICE HOUSING AND DISPLAY DEVICE COMPRISING THE SAME
US11830968B2 (en) 2019-01-15 2023-11-28 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
CN113330588B (zh) * 2019-01-15 2024-04-12 首尔伟傲世有限公司 发光元件封装件以及包括该发光元件封装件的显示装置
JP7555933B2 (ja) 2019-01-15 2024-09-25 ソウル バイオシス カンパニー リミテッド 発光素子パッケージ及びこれを含む表示装置

Also Published As

Publication number Publication date
CN103959450A (zh) 2014-07-30
CN103959450B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
WO2013077144A1 (ja) 半導体パッケージ及びその製造方法
JP6029821B2 (ja) 発光素子パッケージ及びその製造方法
US8564005B2 (en) Light-emitting device package
JP6122423B2 (ja) Ｌｅｄパッケージ及びその製造方法
JP5905267B2 (ja) 発光素子パッケージ及びその製造方法
US20110210370A1 (en) Light emitting device
JP2008288410A (ja) 半導体発光装置およびその製造方法
US9627329B1 (en) Interposer with edge reinforcement and method for manufacturing same
WO2013145071A1 (ja) Ｌｅｄパッケージ及びその製造方法
US20100230710A1 (en) Light emitting device package
JP6037544B2 (ja) Ｌｅｄパッケージ及びその製造方法
US10332824B2 (en) Lead frame
JP6081087B2 (ja) 発光素子パッケージ及びその製造方法
JP2008109142A (ja) オプトエレクトロニクスデバイス及び該オプトエレクトロニクスデバイスを製造するための方法
TWI501377B (zh) 半導體結構、半導體單元及其製造方法
US10957832B2 (en) Electronics package for light emitting semiconductor devices and method of manufacturing thereof
KR100634928B1 (ko) Ｌｅｄ 램프 및 이를 제조하는 방법
US20230074731A1 (en) Pixel unit and manufacturing method thereof
US20220209079A1 (en) Light-emitting module and method of manufacturing light-emitting module
JP5871254B2 (ja) 半導体装置及びその製造方法
US9806245B2 (en) Light emitting device package, backlight unit, and method of manufacturing light emitting device package
JP6037545B2 (ja) Ｌｅｄパッケージ及びその製造方法
US11081630B2 (en) Light emitting device package with a coating layer
JP6269356B2 (ja) 発光装置
JP7189465B2 (ja) パッケージの製造方法および発光装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12851251

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12851251

Country of ref document: EP

Kind code of ref document: A1