JP6246879B1 - 光半導体モジュール及びその製造方法 - Google Patents

光半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP6246879B1
JP6246879B1 JP2016183391A JP2016183391A JP6246879B1 JP 6246879 B1 JP6246879 B1 JP 6246879B1 JP 2016183391 A JP2016183391 A JP 2016183391A JP 2016183391 A JP2016183391 A JP 2016183391A JP 6246879 B1 JP6246879 B1 JP 6246879B1
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor element
resin
optical
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016183391A
Other languages
English (en)
Other versions
JP2018049892A (ja
Inventor
古山 英人
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016183391A priority Critical patent/JP6246879B1/ja
Priority to US15/457,092 priority patent/US10541234B2/en
Application granted granted Critical
Publication of JP6246879B1 publication Critical patent/JP6246879B1/ja
Publication of JP2018049892A publication Critical patent/JP2018049892A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236Fixing or mounting methods of the aligned elements
    • G02B6/4245Mounting of the opto-electronic elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device
    • H01L31/02327Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/024Arrangements for cooling, heating, ventilating or temperature compensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/644Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 光伝送コストなどを低減可能な光半導体モジュールを提供することにある。【解決手段】 光半導体モジュールは、光半導体素子1と、光半導体素子1と離間して配置された電極リード3と、光半導体素子1及び電極リード3を保持する樹脂4と、光半導体素子1及び電極リード3を電気的に接続する配線層5とを含む。配線層5の一部は、樹脂4上に設けられている。光半導体素子1及び電極リード3は樹脂4の同一面側に埋め込まれている。【選択図】 図1A

Description

本発明の実施形態は、半導体モジュール及びその製造方法に関する。
近年、モバイルデータ機器やモノのインターネットなどに向けた無線通信モジュール、データセンタ内光伝送などに向けた光リンクモジュールなど、半導体デバイスを内蔵した半導体モジュールの低コスト化技術開発が進められている。
特許第3831350号公報 特開2014−203945号公報
本発明の実施形態は、光伝送コストなどを低減可能な光半導体モジュール及びその製造方法を提供する。
実施形態の光半導体モジュールは、光半導体素子と、前記光半導体素子と離間して配置された電極リードと、前記光半導体素子及び前記電極リードを保持する樹脂と、前記光半導体素子及び前記電極リードを電気的に接続する配線層と、前記光半導体素子及び前記電極リードと離間して配置され、前記光半導体素子を駆動する駆動回路チップとを含む。前記光半導体素子前記電極リード及び前記駆動回路チップは前記樹脂の第1面に埋め込まれている。前記配線層の一部は前記樹脂上に設けられている。前記配線層は、前記光半導体素子と前記駆動回路チップとを接続する第1の配線層と、前記駆動回路チップと前記電極リードとを接続する第2の配線層とを含む。
図1Aは、実施形態の光半導体モジュールの模式断面図である。 図1Bは、実施形態の光半導体モジュールの模式上面図である。 図1Cは、実施形態の光半導体モジュールの模式断面拡大図である。 図1Dは、実施形態の光半導体モジュールの模式断面拡大図である。 図1Eは、実施形態の光半導体モジュールの模式上面拡大図である。 図2Aは、実施形態の光半導体モジュールの製造工程を示す模式断面図である。 図2Bは、実施形態の光半導体モジュールの製造工程を示す模式上面図である。 図3Aは、実施形態の光半導体モジュールの製造工程を示す模式断面図である。 図3Bは、実施形態の光半導体モジュールの製造工程を示す模式上面図である。 図4Aは、実施形態の光半導体モジュールの製造工程を示す模式断面図である。 図4Bは、実施形態の光半導体モジュールの製造工程を示す模式上面図である。 図5Aは、実施形態の光半導体モジュールの製造工程を示す模式断面図である。 図5Bは、実施形態の光半導体モジュールの製造工程を示す模式上面図である。 図6Aは、実施形態の光半導体モジュールの製造工程を示す模式断面図である。 図6Bは、実施形態の光半導体モジュールの製造工程を示す模式上面図である。 図7Aは、実施形態の光半導体モジュールを示す模式断面図である。 図7Bは、実施形態の光半導体モジュールを示す模式上面図である。 図8Aは、実施形態の光半導体モジュールを示す模式断面図である。 図8Bは、実施形態の光半導体モジュールを示す模式下面図である。 図9は、実施形態の光半導体モジュールを示す模式断面図である。 図10は、実施形態の光半導体モジュールを示す模式断面拡大図である。 図11は、実施形態の光半導体モジュールを示す模式断面図である。 図12は、実施形態の光半導体モジュールを示す模式断面拡大図である。 図13Aは、実施形態の光半導体モジュールを示す模式断面図である。 図13Bは、実施形態の光半導体モジュールを示す模式上面図である。 図13Cは、実施形態の光半導体モジュールを示す模式断面拡大図である。 図14Aは、実施形態の光半導体モジュールを示す模式断面図である。 図14Bは、実施形態の光半導体モジュールを示す模式上面図である。 図14Cは、実施形態の光半導体モジュールを示す模式断面拡大図である。 図15は、実施形態の光半導体モジュールを示す模式断面拡大図である。 図16Aは、実施形態の光半導体モジュールを示す模式断面図である。 図16Bは、実施形態の光半導体モジュールを示す模式上面図である。
以下、図面を参照しながら本発明の実施形態を説明する。図面は、模式的または概念的なものであり、各図面の寸法及び比率等は、必ずしも現実のものと同一であるとは限らない。また、図面において、同一符号(添字等が異なるものを含む)は同一または相当部分を付してあり、重複した説明は必要に応じて行う。
半導体モジュールは、モバイルデータ機器やモノのインターネットなどの無線通信モジュールや内蔵部品、データセンタ内光伝送などに向けた光リンクモジュールなど、通信、情報処理の分野に多用されており、特に、光半導体素子を含む光半導体モジュールは、光通信、光配線などの光伝送技術、光ディスク用ピックアップなどの光記録技術、更には、光情報処理技術や光計測技術などの分野で用いられている。
以下、本発明の実施形態においては、光ファイバ伝送用光半導体モジュールを例に説明していくが、本発明はその主旨を逸脱することなく上記のような他の用途や種類の半導体モジュールにも適用可能であり、以下の実施形態に限定されるものではない。
光半導体モジュールの基本的な構成は、発光素子や受光素子などの光半導体素子そのものをパッケージ化したもの、または、これに更に駆動ICを含むものや駆動ICと光半導体素子を一体化した集積素子からなるものなどがある。また、光の伝達媒体として、空間、光ファイバ、光導波路などが適用分野に応じて適宜選定される。
光半導体モジュールの中でも、幹線光通信、大型情報機器間光配線など、大型機器の光伝送用光半導体モジュールは、性能及び信頼性を重視するため適用部材や検査コストなどの制限が比較的緩く、光半導体素子材料費に対し数千倍の最終価格となることも珍しくない。一方、民生機器などで高精細映像などを帯域圧縮して電気伝送するより非圧縮で光配線する方がエネルギー効率や性能で優るケースがあり、また、産業用機器のボード内でも電気配線より光配線を用いる方が妥当となるケースが増えている。このような機器の光配線適用ではコストの低減が必須であり、材料費がコスト支配要因となるような限界的コスト削減が求められている。
(第1の実施形態)
図1は本実施形態を示す模式構成図であり、図1Aは断面図、図1Bは上面図、図1C及び1Dは断面拡大図、図1Eは上面拡大図であり、図1A、1C、1Dは、図1B、1Eの1A−1B間の断面で示してある。図1A−1Eにおいて、1は光半導体素子、101は光半導体素子1の能動部(発光部または受光部)、102は光半導体素子1のチップ上配線電極(以下、電極と記す)、103は光半導体素子1のチップ上配線のための絶縁膜、2は光半導体素子1を駆動(光送信または光受信)させる駆動IC、201は駆動IC2(駆動回路チップ)の端子電極(以下、単に電極と記す)、3は電極リード、4は樹脂、5は再配線層(例えば、金属配線層であり、以下、単に配線層と記す)、501は配線層5の緩衝絶縁層、6は透明樹脂であり、図1A、図1Dに示す矢印は光半導体素子1の光入力または光出力の位置及び方向を表している。また、図面の簡単化のため、図1Eは単素子の光半導体素子1の例で示しているが、これは図1Bに示すように複数素子からなるアレイの光半導体素子1でも構わない。
光半導体素子1は発光素子及び受光素子の少なくとも一方を含む。光半導体素子1は、例えば、半導体レーザー、発光ダイオードなどの発光素子や、pinフォトダイオード、アバランシェフォトダイオードなど受光素子である。光半導体素子1はこれらの発光素子及び受光素子の少なくとも一方を含むアレイ素子や複合素子であっても構わない。光半導体素子1の電極102は、能動部101へ電気接続するとともに、絶縁膜103上に引き出され、その端部が外部接続のための電極パッドを構成する。また、電極102以外にも接地電極などが同様に形成される。
駆動IC2は、光半導体素子1を電気的に駆動し、外部との電気信号の授受を行う。光送信用の駆動ICでは、光半導体素子1として半導体レーザーや発光ダイオードなど発光素子が用いられ、発光素子にバイアス電流や入力信号に応じた変調電流を与える。光送信方法として、他の発光素子または外部からの光を光変調する方法もあるが、その場合には光半導体素子として半導体光変調器、または光半導体素子の代りにセラミックや有機材料による光変調器が用いられ、光変調器にバイアス電圧と入力信号に応じた変調電圧を与える。光受信用の駆動ICでは、光半導体素子1としてpinフォトダイオードやアバランシェフォトダイオードなど受光素子が用いられ、受光素子にバイアス電圧を与えて光入力電流に応じた信号を外部出力する。
光半導体素子1と駆動IC2とは、光半導体素子1がシリコン製フォトダイオードの場合など、両者を一体集積した素子(図示せず)であっても構わない。更に、光半導体素子1が駆動IC2上に貼合された積層集積チップ(図示せず)であっても構わない。この場合、貼合される光半導体素子1は可能な限り薄いことが望ましく、結晶成長による能動結晶層を残して結晶成長基板を除去、または研削などにより極薄化することが望ましい。また、積層集積チップでは積層した光半導体素子1が駆動IC2表面から突出することになり、積層集積した光半導体素子1の厚さに相当する支持体(例えばポリイミド樹脂などパッド)を駆動IC2表面の光半導体素子1以外の部分に設けてチップの傾きを抑制することが望ましい。また、上記した積層集積チップの光半導体素子1と駆動IC2の電気接続は、積層集積する時に半田バンプなどで配線することでも、後で配線層5により配線することでも構わない。
電極リード3は、後述する所謂リードフレームの一部分であり、光半導体モジュールとして個片化する際に、リードフレームから切り離される金属片である。電極リード3は、例えば厚さ150μm、幅200μm、配列ピッチ400μm(端子間隔200μm)のCuリードとし、少なくとも後述の樹脂から露出する部分に例えばNi/Auをメッキする。リードフレームは、Cu、42アロイなどの金属薄板をエッチング加工し、所定形状の電極リードとそれを保持するフレームを形成したものであり、テープ状金属の連続加工を用いることが可能なため、非常に安価に作成できる。
樹脂4は、それぞれ離間して配置された光半導体素子1、駆動IC2及び電極リード3を保持している。光半導体素子1、駆動IC2及び電極リード3は、樹脂4の同一面側に埋め込まれた状態の構造となる。すなわち、このとき、光半導体素子1、駆動IC2及び電極リード3は、少なくとも樹脂4の同一面側において、樹脂4から露出している。樹脂4は、例えば微小シリカフィラーを含有させて熱膨張率を半導体材料に合せたエポキシ樹脂やシリコーン樹脂などとする。後述する製造方法からは樹脂弾性率を調整してウェハ反りを抑制可能なウェハレベルパッケージ用の樹脂を用いることが望ましい。
配線層5の一部は樹脂4上に直接または後述の緩衝絶縁層501を介して設けられている。配線層5は、例えば5μm厚Cuメッキによるパターン配線とし、光半導体素子1及び駆動IC2の電極パッド部分、及び電極リード3の端部を含む領域に緩衝絶縁層501(例えば比較的柔軟な有機膜であり、その材料は例えばポリイミドなどの耐熱樹脂)を例えば5μm厚で形成し、光半導体素子1及び駆動IC2の電極パッド部分、及び電極リード3端部の電気接続部に緩衝絶縁層501の開口部を設け、図1C、図1D、図1Eに示すように各開口部間を電気配線するように形成する。このとき、光半導体素子1の電極と駆動IC2の光素子接続電極、駆動IC2の外部接続電極(信号入力端子若しくは信号出力端子)と電極リード3の電気接続部分を配線するが、光半導体素子1と電極リード3を直接接続する配線が含まれていても構わない。緩衝絶縁層501は、樹脂4と素子(光半導体素子1、駆動IC2、電極リード3)との境界で熱歪みや機械応力による界面剥離などにより配線層5が破断することを防止するが、十分な応力やひずみの抑制が図られる場合には、省略することも可能である。
透明樹脂6は、配線層5の腐食を保護するとともに、光半導体素子1や駆動IC2などの機械的な接触による破損を防止する。光半導体素子1の光入力または光出力を行うため、6は光半導体素子1の動作波長に対する透明性を有する樹脂を用いる。透明樹脂6としては、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリ塩化ビニリデン樹脂、フッ素樹脂などを用いることができ、例として100nmΦ程度の微小シリカを含有させた透明エポキシ樹脂を、例えば30μmの厚さで図1Aのように電極リード3の露出部を除いて設ける。また、耐湿性を高めるための保護カバーとして、透明樹脂6上にSiO2 、SiNなどの無機膜コート(図示せず)を更に設けてもよい。また、透明樹脂6の代わりとして、ガラス板を透明接着剤により貼り付けることでも良い。更に、これらの表面に無反射コーティング(図示せず)を設けることでも構わない。
このように構成することにより、実装基板や配線基板が無く、モジュールの一部(電極リード3)が電気コネクタの端子(例えばコネクタプラグ)として機能できるため、外付け電気コネクタも簡略化可能な光半導体モジュールを得ることができる。
これにより必要部材が極小化されモジュールの低コスト化が図られるだけではなく、モジュール実装に必要な電気コネクタの取り付けが不要となり、実装基板の電気コネクタ(例えばコネクタジャック)にモジュール端子を差し込むだけで実装完了できる。即ち、本実施形態の光半導体モジュールによれば、モジュール部材、実装部材ともに削減可能となり、光伝送コストの低コスト化に寄与できる。
また、図1A−1Eの実施形態のように構成することで、電気コネクタ挿抜やケーブルの張力などによるコネクタ端子への応力が生じても、駆動IC2や光半導体素子1には樹脂4及び配線層5の応力緩和により応力伝搬しにくくなる。したがって、電気コネクタ一体型半導体モジュールでありながら、内蔵する半導体素子が劣化し難く、信頼性も高いという効果を奏する。
更に、駆動IC2や光半導体素子1をボンディングワイヤで電極リード3に接続する場合、ボンディングワイヤのループスペースが必要となって光半導体素子1と光伝送媒体(光ファイバなど)との距離を例えば数100μm離す必要があるが、本実施形態の構成では透明樹脂6の厚さ(例えば30μm)程度の距離で光結合を行わせることができる。このため、実施形態の光半導体モジュールでは光コネクタ(光ファイバ)先端を直接突き当てることで光ファイバ結合することも可能になり、後述するようにレンズ結合する場合にもレンズ一体型光ファイバ保持部材に平坦面を設け、光半導体モジュール光入出力部を直接突き当てるだけで光結合を完了することが可能となる。従って、実施形態によれば、光結合部も非常に単純化した低コスト構造で良く、その組立コストも単純突き当てで良く低コスト化が容易となる。
以上のように、実施形態の光半導体モジュールによれば、モジュール部材と実装部材及び組立コストといった三段階のコスト削減が可能であり、光伝送コスト低減が可能、且つ、機械的外部応力などに対する信頼性も高いという特徴を持っている。
(第2の実施形態)
図2A及び2B〜図6A及び6Bは、本実施形態の製造過程の例を示す模式図であり、図2A〜6Aは断面図、図2B〜6Bは上面図である。図1の実施形態と同じ部分には同じ符号を付しており、各図Aは各図Bの図番A−図番B間の断面で示している。
図2A及び2Bは、仮固定層8を設けた仮基板7に複数モジュール分のリードフレーム301を設け、リードフレーム301に位置を合わせて光半導体素子1、駆動IC2を仮基板7に電極面を向けて、それぞれの所定位置に配置した状態である。即ち、仮基板7の全面には図2Bの構成物が繰り返し配置されており、一度に複数の光半導体モジュールを作製することができる。光半導体素子1及び駆動IC2はリードフレーム301に接触しないように配置する。仮固定層8は、例えば仮基板7がガラスなどの透明基板であれば紫外線硬化剥離型の粘着樹脂、仮基板7がシリコンなどの不透明基板であれば熱発泡剥離型の粘着樹脂などを用いることができる。仮固定層8は、仮基板7への粘着樹脂テープ貼付けまたは粘着樹脂塗布などで形成するが、いずれも初期状態は粘着性を有するものの紫外線照射や加熱処理を行うことで粘着力を低下させることができるものを用いる。仮基板7と仮固定層8は、樹脂モールド温度に耐熱性を有するモールドテープであっても構わない。この場合、テープ基材の熱緩和による変形が生じることがあり、ある程度のチップずれを許容できる設計とする必要がある。
リードフレーム301は、例えば、1枚のCu板(例えば150μm厚)にフォトリソグラフィーとエッチングを施して作成し、複数モジュール分の電極リードを支持フレームで支えているため、仮基板7に搭載する全モジュールの電極リードを一度に扱うことができる。リードフレーム301の材質は、無酸素Cu、Cu合金(CuAg、CuZn、CuSnP、CuFePなど)、Fe合金(FeNiなど)などがあり、表面に腐食防止のための有機膜コートやメッキ処理(Sn、Ni、Au/Niなど)を施す。光半導体モジュールとして最終的に電極リード3の露出部はメッキ処理しておくことが好ましいが、これは予めこの段階でリードフレーム301の全面にメッキ処理してリード電極3の切断後に追加メッキすることでも、樹脂モールドや端子成型を全て終えた後にリード電極3の露出部にメッキ処理することでも構わない。前者はリード電極切断後に追加のメッキ処理が必要になるが、リードフレームのみで強固にメッキすることができる。但し、追加メッキは比較的短時間の無電解メッキでも構わない。後者は内蔵する半導体素子の劣化リスクを抱えながら電解メッキするか、メッキ時間やメッキ強度を犠牲にして無電界メッキしなければならないという問題があるが、メッキ処理を1回で済ませることができる。これらは最終的歩留りや工程コストとの兼ね合いで決定すれば良い。本実施形態では、強固なメッキ処理が可能な前者の方法を用いるものとする。
また、図6A及び6Bで後述するが、図2Bに示すように最終的なリードフレーム切断部分302(第2の領域)を狭くすることで、モジュール分離のための切断位置合わせや、樹脂4とリードフレーム301の同時切断が容易となり、工程コストの削減に有効となる。
図3A及び3Bは、図2A及び2Bで配置した光半導体素子1、駆動IC2、リードフレーム301(電極リード3)を樹脂モールドした状態である。樹脂モールドは、仮基板7の全面を一括して行う。仮基板7は例えばシリコン基板とし、仮固定層8は例えば仮基板7側に熱発泡剥離型粘着樹脂(例えば170℃発泡型)、樹脂モールド面に機械剥離型粘着樹脂をもつ両面粘着テープとする。樹脂4は、例えばシリカフィラー添加のエポキシ樹脂とし、シリコンデバイスのウェハレベルパッケージ用に材料調整された樹脂を用いる。
樹脂モールドの後は、仮固定層8の粘着力低減処理(紫外線照射、加熱処理など)を行い、仮基板7と仮固定層8を樹脂から剥離除去する。上記した例の場合、樹脂モールド温度を例えば150℃とし、その後、樹脂のキュアを170℃で行う。これにより仮固定層8の熱発泡剥離型粘着樹脂が熱発泡し、仮基板7が剥離可能になる。続いて仮固定層8(両面テープ)を機械的に剥がして除去すれば、樹脂モールド面及び各素子(光半導体素子1、駆動IC2、リードフレーム301)が露出する。その結果、光半導体素子1、駆動IC2及び電極リード3が樹脂4の同一面側に埋め込まれた状態の構造となる。すなわち、このとき、光半導体素子1、駆動IC2及び電極リード3は、少なくとも樹脂4の同一面側において、樹脂4から露出している。
尚、仮基板7をシリコン基板(現状最大12インチΦ)ではなく、プリント基板用の有機基板(例えば400mm□)や液晶ディスプレイを作成する大型ガラス基板(例えば1m×1.2m)とすることも可能である。これにより、一度に作成できるモジュールの数を増加させ、加工コストと材料コストの低減化が可能となる。この場合、樹脂4を基板材料や基板サイズに合せた熱膨張係数に調整することは述べるまでもない。
また、更に低コスト化するため、仮基板7と仮固定層8を前述のように樹脂モールド温度に耐熱性を有するモールドテープ(片面粘着テープ)とすることも可能である。この場合、モールドテープ基材が仮基板7、モールドテープ粘着層が仮固定層8に相当する。モールドテープがリードフレーム301に均等に張合わされるよう留意し、光半導体素子1、駆動IC2を搭載して樹脂モールドし、モールドテープを機械的に剥離すれば上記の工程と同等の加工が可能になる。これにより仮基板が不要となるため更なる低コスト化が可能であるが、モールドテープのみの場合には、テープの熱歪み変形で半導体素子の配置精度が低下する。このため、素子配置精度の低下を考慮した設計とする必要がある。
図4A及び4Bは、樹脂モールドにより一体化された複数の光半導体素子1、駆動IC2、リードフレーム301に対し、一括ウェハプロセスによりそれぞれの配線層5を同時形成した状態である。図3A及び3Bの工程が終了した段階で、ウェハとしての面が上下逆となり、仮固定層8に接していた各面がそれぞれ露出した状態の樹脂埋め込みウェハとなっている。ここに図1Cで示した緩衝絶縁層501(図示せず)を配線層5が設けられる領域に形成する。このとき、緩衝絶縁層501に任意の材料(不透明材料など)を選べるよう、光半導体素子1の光入出力部には緩衝絶縁層501を設けないことが望ましい。また、緩衝絶縁層501は光半導体素子1や駆動IC2、電極リード3などと、樹脂の境界に生じやすい段差や界面クラックにより配線層5が断線することを防止するためのものであり、耐熱性と強度の比較的高い樹脂を用いることが望ましく、例えば、ポリイミド、ベンゾシクロブテン(BCB)などを用いることができる。
次に、配線層5として、例えば5μm厚のCuメッキ配線を所望のパターンで形成する。Cuメッキ配線は、例えばTi/Cuシード層を全面にスパッタ形成し、所望配線パターンの反転パターンレジストを設けて選択Cuメッキを行い、その後Cuメッキ間のシード層エッチングを行って形成する。配線層5は、例えば、光半導体素子1からリードフレーム301に至る電気回路パターンを含む。また、上記シード層を全面スパッタ形成した後、全面Cuメッキしてフォトリソグラフィーによる所望配線パターンレジストを設け、Cuメッキ層及びシード層のエッチング除去を行うことでも形成可能である。
図5A及び5Bは、配線層5及び光半導体素子1、駆動IC2を保護する透明樹脂6を設けた状態である。透明樹脂6は、配線層5の腐食や光半導体素子1、駆動IC2の機械的な接触による破損を防止する機能を持つ。透明樹脂6としては、例えば約100nmΦの微小シリカ球を添加した透明エポキシ樹脂を例えば30μm厚で形成する。このとき、配線層5の表面、あるいは透明樹脂6の表面にSiO2 、SiNなどの透明無機膜を設けておくと耐湿特性を高めることができる。
図6A及び6Bは、光半導体モジュールの分離加工状態であり、樹脂4をダイヤモンドブレードによるダイシング、または、レーザーにより切断し、リードフレーム301から電極リード3の切り離しも同時に行った状態である。ここでは、リードフレーム301の外枠(フレーム)部分を一度に切断除去するのではなく、フレームの両側を2回に分けて切断している。一般に、半導体素子はダイシングによる個片化を行うが、その加工はなるべく単一の材料を切削する方が条件を調整し易い。図6A及び6Bでは樹脂4とリードフレーム301を同一工程で切削する必要があるが、樹脂3はシリカフィラーの添加量が70%程度と多くガラスに近い条件で切削されるのに対し、リードフレーム301は金属であるためガラス切削条件ではダイヤモンドブレードが目詰まりを起こして切削不能となり易い。そこでリードフレーム301のダイシング部分302は可能な限り狭くし、金属の切削量をなるべく小さく抑えることが望ましい。例えば、リードフレーム301の厚さを150μmとし、フレーム部分の幅を例えば2mm、ダイシング部分302の幅を例えば200μmとすれば、リードフレーム301の分離前の強度を保ちつつダイシングでの目詰まりを小さく抑えることができる。これはレーザーで切断する際も、材料の溶融飛散をなるべく安定に行うために有効な手段となる。また、ダイシング部302は、ダイシング加工を行う際の切断ライン毎の個別マーカーとしても機能し、ウェハ全面に対して切断位置を個別修正可能なため高精度な切断が可能となる。
尚、本実施形態ではダイシング部30は直線状の配置形状を有するが、ダイシング部30がジグザグ状など、他の配置形状を有するリードフレーム30を用いても構わない。この場合、レーザーを用いてダイシングを行うと、容易にジグザグ状など非直線的な形状でのダイシングが可能となる。
前述したように、電極リード3の切断面にメッキ処理を行う必要があり、上記の切断加工(個片化)を行った後、無電解メッキによるNi/Auメッキを行って電極リード3露出部を全てメッキ処理する。
図6A及び6Bに示した切断方法では、リードフレーム301のフレーム領域が切り捨てられるため、モジュールの取得数が減るという問題があるが、前述したダイヤモンドブレードの目詰まりと再生(ドレッシング)工程を含む工程スループット、リードフレーム301、樹脂4の切り捨て部分費用などを考慮すると必ずしも大きな損失とはならない。むしろ、低コスト材料で実施形態の光半導体モジュールを構築する効果の方がコスト低減の寄与が大きい。
以上のような工程により、図1A〜図1Eで示した実施形態の光半導体モジュールが作成可能となる。勿論、個々の工程条件や適用する材料などは適宜選定可能であり、上記実施形態に限定されるものではない。
また、本実施形態では複数の光半導体モジュールを製造する方法について説明したが、一つの光半導体モジュールを製造しても構わない。
(第3の実施形態)
図7A及び7Bは本実施形態を示す模式構成図であり、図7Aは断面図、図7Bは上面図であり、図7Aは図7Bの7A−7Bの断面で示してある。
図7Aにおいて、401は電極リード3のハーフエッチング部(凹部)に充填された樹脂である。ハーフエッチング部(凹部)は図2A及び図2bに示した仮固定層8には接しない。リードフレーム301を加工する際、ハーフエッチング部(401に相当する部分)が半分の厚さとなるよう、別途パターンエッチングを施しておき、前述の樹脂モールドを行い、その後、リードフレーム301(ダイシング部分302及びハーフエッチング部)の切断(図6Aおよび6Bに対応する切断工程)を行うことで、図7A及び7Bに示すように樹脂4がハーフエッチング部分に充填される構造を具備する光半導体モジュールが得られる。従って、電極リード3のハーフエッチング部においては、401により表面から電極リード3が見えなくなる。
その結果、第1の実施形態のように樹脂4の端部まで電極リード3が表面に露出している場合と比較し、コネクタ挿入時の電極リード3切断端の引っ掛かりや、摩擦による金属粉の蓄積で電極リード3の端部が短絡することなどを防止することができる。また、電極リード3端部の引っ掛かりによる電極リード3の剥れといった機械的な破損も防止できる。
更に、リードフレーム301を切断した断面が、表面からみた電極リード3の端部に露出しておらず、電気コネクタ端子としての電極面が樹脂で囲われているため、リードフレーム301(電極リード3)切断面へのメッキ処理を省略しても、電極リード3の腐食進行によるコネクタ端子の接触不良が起き難くなる。
勿論、本実施形態においても、電極リード3の切断端へのメッキ処理を行っても構わない。また、前述したように、リードフレーム301のメッキ処理を事前に行わず、切断加工を行った後、樹脂4からの露出部全てをメッキ処理することでも構わない。
尚、図7A及び7Bの実施形態はリードフレーム301のハーフエッチングだけでなく、リード部分の一部をプレス加工により樹脂側に凹ませることなどでも実施可能である。この場合、リードフレーム301のハーフエッチング部分のためのフォトリソグラフィー及び追加エッチングが不要になる。
また、本実施形態ではハーフエッチング部は直線状の配置形状を有するが、ハーフエッチング部は他の配置形状を有していても構わない。この場合、レーザーを用いてダイシングを行うと、容易にジグザグ状など非直線的な形状を有するダイシングが可能となる。
(第4の実施形態)
図8A及び8Bは本実施形態を示す模式断面図であり、図8Aは断面図、図8Bは下面図であり、図8Aは図8Bの8A−8Bの断面で示してある。
図8A及び8Bにおいて、第1の実施形態と同様に、樹脂4は、それぞれ離間して配置された光半導体素子1、駆動IC2及び電極リード3を保持している。光半導体素子1、駆動IC2及び電極リード3は、樹脂4の同一面側に埋め込まれた状態の構造となる。すなわち、このとき、光半導体素子1、駆動IC2及び電極リード3は、少なくとも樹脂4の同一面側において、樹脂4から露出している。ここで、駆動IC2は、更に、同一面側とは反対側の裏面も樹脂4から露出している。
また、図8A及び8Bにおいて9は裏面放熱板であり、樹脂4を駆動IC2の裏面が露出するまで研削している。裏面放熱板9は、例えば図8Bに示すようにダイシング部分901に細い橋渡しビームを残してスリット加工を施したリードフレームを用い、熱伝導性の樹脂(例えばAgペースト、Cuペーストなど)により裏面に貼り合せることによって形成することができる。その後、図6A及び6Bと同様にダイシングを行えば作成可能である。
第4の実施形態では、最も発熱の大きい駆動IC2が裏面で放熱可能となり、また、光半導体モジュールの裏面シールドを同時に確保することができる。更に、電気コネクタとしてのプラグ端子強度を補強する補強板としても機能するため、光半導体モジュールの信頼性向上に寄与することができる。
(第5の実施形態)
図9は、本実施形態の光半導体モジュールを光ファイバに結合させた例であり、凹面鏡で結像系を構成するとともに、光路を直角方向に変換した例を示している。
図9において、10は光結合部材、11、14は透明接着剤、12は光ファイバ、13は光ファイバ保護樹脂(ジャケット)、15はゴムブーツであり、図10は、図9の光学系詳細を示す拡大図である。10の光結合部材は透明樹脂(例えば、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、ポリカーボネート樹脂など)の成型品であり、端面整形した光ファイバ12を挿入して突き当てることで、凹面鏡1001により光半導体素子1の能動部101を光ファイバ12に光結合させるように構成する。また、実施形態の光半導体モジュールは、光結合部材10に嵌めこみなどの機械的な位置合わせ構造を備えておくことで、透明接着剤11を介した接着だけで組立完了できる。
また、ゴムブーツ15は、光ファイバ12が光結合部材10の出口で鋭角に折り曲げられるなどにより破損することを防止し、光半導体モジュールに備えられた電気コネクタ端子(電極リード3を含むプラグ部分)を挿抜操作する際のつまみとしても機能し、コネクタとしての取扱いを容易にする。
凹面鏡1001は、外側を空気として約45°の斜面上に形成することで直角方向へ光路変換する全反射ミラーとなり、凹面曲率を調整することにより光半導体素子1の能動部と光ファイバコア(図示せず)の光結像系を構成する。また、凹面鏡1001の外側にAu、Agなどの金属を蒸着することで凹面鏡の反射率を安定化でき、空気界面のままの場合に生じる結露による光透過リークを防止可能になる。
また、光半導体モジュールと光結合部材10の間は透明接着剤11で屈折率整合するように構成するが、透明接着剤11と光結合部材10の温度依存性も含めた屈折率の差により界面反射を生じることが想定される。このため、図10に示すように光結合部材10の入射端を例えば8°斜めに形成することで、光半導体素子1が半導体レーザーの場合の近端反射ノイズ(戻り光位相に依存した動作不安定化)を抑制することができる。
このように構成することで、実施形態の光半導体モジュール以外に光結合部材10、光ファイバ12、13、ゴムブーツ15を用意し、これらを透明接着剤11、14により嵌め合せ組立するだけで光伝送用のアクティブ光ケーブルが実現可能になる。光結合部材10、ゴムブーツ15は一般的な樹脂成型で低コストに作成可能であり、上述したようにその組立も特殊な機械を用いずとも可能であるため、光伝送コストの低減に非常に有用となる。
(第6の実施形態)
図11は、本実施形態の光半導体モジュールを光ファイバに結合させた別の例であり、凸レンズで結像系を構成するとともに、光路を垂直(コネクタ端子に対し直交)方向とした例を示している。
図11において、10は光結合部材、11、14は透明接着剤、12は光ファイバ、13は光ファイバ保護樹脂(ジャケット)、15はゴムブーツであり、図12は、図11の光学系詳細を示す拡大図である。10の光結合部材は透明樹脂(例えば、エポキシ樹脂、シリコーン樹脂、アクリル樹脂、ポリカーボネート樹脂など)の成型品であり、端面整形した光ファイバ12を挿入して突き当てることで凸レンズ1003により光半導体素子1の能動部101を光ファイバ12に光結合させるように構成する。また、実施形態の光半導体モジュールは、光結合部材10に嵌めこみなどの機械的な位置合わせ構造を備えておくことで、透明接着剤11を接着剤注入口1002から注入して固定すれば組立を完了できる。
また、ゴムブーツ15は、光ファイバ12が光結合部材10の出口での鋭角折り曲げなどにより破損することを防止し、光半導体モジュールに備えられた電気コネクタの端子(電極リード3を含むプラグ部分)を挿抜操作する際のつまみとしても機能し、コネクタとしての取扱いを容易にする。
この実施形態では、光半導体モジュールを光結合部材10にセットした後に、接着剤11を注入することで凸レンズ1003部分に接着剤が到達しないようにする。凸レンズ1003は、空気との屈折率差で結像レンズとして機能するため、実施形態の光半導体モジュールと凸レンズの間に空隙が残るよう、光結合部材10の凸レンズ部分に接着剤11の流れ止めの段差を設けておく。
また、光ファイバ12入射面での反射や遠端からの戻り光を抑制するため、図12に示すように光結合部材10の凸レンズ1003形成面を例えば8°斜めの面とし、光ファイバからの放射光の中心軸が光半導体素子1の光入出力部から僅かにずれるようにすることで、光半導体素子1が半導体レーザの場合の反射ノイズ(戻り光の位相に依存した動作不安定化)を抑制することができる。
このように構成することで、実施形態の光半導体モジュール以外に光結合部材10、光ファイバ12、13、ゴムブーツ15を用意し、これらを透明接着剤11、14により嵌め合せ組立するだけで光伝送用のアクティブ光ケーブルを構成可能になる。光結合部材10、ゴムブーツ15は一般的な樹脂成型で低コストに作成可能であり、上述したようにその組立も特殊な機械を用いずとも可能であるため、光伝送コストの低減に非常に有用となる。
(第7の実施形態)
図13A〜13Cは、本実施形態を示す模式断面図であり、図13Aは断面図、図13Bは上面図、図13Cは断面拡大図であり、図13A及び13Cは図13Bの13A−13Bの断面で示してある。
図13A〜13Cにおいて、光半導体素子1は動作波長に対して透明基板の上に形成されており、例えば動作波長が1.3μmの場合、InP基板上にGaInAsPなどの能動層を結晶成長して作成される。また、透明基板(InP)は樹脂4裏面に露出しており、光入出力は配線層5と反対の面から行われる。
図13A,13Cにおいて、902は放熱板9の開口部であり、少なくとも、光半導体素子1の光入出力を阻害しないように設け、場合により光半導体素子1に接しないよう設けて駆動IC2との熱干渉を防止する。即ち、駆動IC2の発熱が大きく、光半導体素子1が放熱十分な場合、両者が熱接触しない方が熱干渉による特性低下や素子劣化を防止できる。また、本実施形態においては、保護樹脂6は透明である必要が無く、ガスバリア性や耐熱性などの観点で6の樹脂を選定することもできる。
このように構成することで、電気の配線層5と光の入出力構成を分離することができ、それぞれの性能を独立に最適化可能になる。例えば、図1Dの光半導体素子1では、光入出力部の面積を確保した上で、電極102が能動部101へ電気接続する面積を確保する必要があり、能動部101の面積が大きくなる。図1Dにおいて能動層101の光入出力面積を例えばΦ50μmとし、その上で光半導体素子1の能動部101への電極コンタクト(例えば幅10μmのリング電極)を確保すると、能動部101のpn接合の面積は最小で70μmΦ、現実的には80μmΦ程度となる。
これに対し、図13Cの裏面光入出力型の光半導体素子では、能動層101の光入出力面積を例えばΦ50μmとすると、電極コンタクト面積を50μmΦとしても能動部101のpn接合面積は60μmΦ以下となり、図1Dの光半導体素子に比し寄生容量で44%、寄生抵抗で5%の削減が可能になり、寄生イミタンスによる基本的な周波数特性が87%も向上可能になる。
このように、裏面からの光入出力として、電気の配線層5と光の入出力構成を分離することにより、光半導体モジュールの特性を向上可能になり、動作周波数あたりのコストが低減可能になる。
(第8の実施形態)
図14A〜14Cは、本実施形態を示す模式断面図であり、図14Aは断面図、図14Bは上面図、図14Cは断面拡大図であり、図14A及びCは図14Bの14A−14Bの断面で示してある。
図14Cにおいて、104はシリコン(Si)基板であり、光半導体素子1はシリコン基板上に化合物半導体材料により構成されている。シリコン基板104上の化合物半導体材料は、シリコン基板104への化合物半導体結晶成長または化合物半導体貼合により形成可能であり、動作波長が1.3μmより長い波長であればシリコン基板104が透明基板となる。これにより第7の実施形態と同様な効果を発揮することができ、更には、樹脂4を研削して駆動IC2および光半導体素子1の裏面を露出する際、いずれもSi基板の露出となり、製造ラインに化合物半導体材料が混入してコンタミネーションを起こすことがなくなる。また、第7の実施形態では、樹脂4から光半導体素子1の裏面を研削などで露出させる際、Si基板と樹脂と化合物半導体基板(InP、GaAsなど)を同時研削する必要があり、比較的脆い化合物半導体が破損し易い問題があるが、シリコン基板の光半導体素子ではこういった問題を回避でき、化合物半導体を光デバイスに必要な面積だけ貼り付けて作成すれば、高価な化合物半導体の材料使用効率が高まり、低コスト化も容易となる。
(第9の実施形態)
図15は、本実施形態を示す模式断面図であり、図14Cと同等な拡大断面図である。図15において、105は凸レンズであり、シリコン基板104の裏面に透明な樹脂を半球上に形成した光学素子である。第7の実施形態、第8の実施形態では、裏面からの光入出力を行うことで高周波特性などの性能改善が可能であったが、能動部101が基板裏面の光入出力部まで遠くなり、光ビームの拡大が問題となる。このため透明基板104裏面の光入出力部にレンズを設け、これを補償させている。透明基板104裏面に設ける光学素子としては、凸レンズ105の他、回折レンズやフレネルレンズなどのレンズでも同様の効果が得られる。更に、レンズの代わりに回折格子を用いて光入出力方向を制御することも可能である。
これにより、光ファイバとの光結合効率の向上や、光入出力方向の制御などを行うことが可能となる。
(第10の実施形態)
図16A及び16Bは第10の実施形態を示す模式構成図であり、図16Aは断面図、図16Bは上面図であり、図16Aは図16Bの16A−16Bの断面である。図16A及び16Bにおいて、16はサーマルビアとしてのCuピラーを示しており、903は表面放熱板を示している。表面放熱板903は、透明樹脂6を貫通する複数のCuピラー16を介して、駆動IC2及び電極リード3に接続されている。複数のCuピラー16の下面は、例えば駆動IC2または電極リード3のグランドとなっている部分に接触する。
本実施形態によれば、駆動IC2及び電極リード3の熱はCuピラー16を介しては表面放熱板903から外部に放熱される。また、表面放熱板903はシールドとしても利用することも可能である。更に、表面放熱板903に加えて、図8A及び8Bに示した裏面放熱板9を設けても構わない。
尚、上述した本発明の実施形態(光半導体モジュールの製造方法)では、ダイシング部分302の幅はリードフレーム301の幅よりも狭いが、ダイシング部分302の幅はリードフレーム301の幅と同じでも構わない。
また、上述した本発明の実施形態では光半導体素子を含む光半導体モジュールについて説明したが、本発明の実施形態は光半導体素子以外の半導体素子を含む半導体モジュールを含む。当該半導体モジュールは光半導体モジュールに準じて実施できる。
以上述べた実施形態の上位概念、中位概念および下位概念の一部または全ては、例えば以下のような付記1−20で表現できる。
[付記1]
光半導体素子と、
前記光半導体素子と離間して配置された電極リードと、
前記光半導体素子及び前記電極リードを保持する樹脂と、
前記光半導体素子及び前記電極リードを電気的に接続する配線層とを具備してなり、
前記光半導体素子及び前記電極リードは前記樹脂の同一面側に埋め込まれており、
前記配線層の一部は前記樹脂上に設けられていることを特徴とする光半導体モジュール。
[付記2]
前記光半導体素子及び前記電極リードと離間して配置され、前記光半導体素子を駆動する駆動回路チップを更に具備してなり、
前記駆動回路チップは前記樹脂の前記同一面側に埋め込まれ、
前記配線層は、前記光半導体素子と前記駆動回路チップとを接続する第1の配線層と、前記駆動回路チップと前記電極リードとを接続する第2の配線層とを具備してなることを特徴とする請求項1に記載の光半導体モジュール。
[付記3]
前記光半導体素子は、発光素子及び受光素子の少なくとも一方を含むことを特徴とする付記1又は2に記載の光半導体モジュール。
[付記4]
前記光半導体素子は、発光素子及び受光素子の少なくとも一方のアレイ素子を含むことを特徴とする付記1乃至3のいずれか1項に記載の光半導体モジュール。
[付記5]
前記光半導体素子は、シリコン基板上に設けられた化合物半導体を含むことを特徴とする付記1乃至4のいずれか1項に記載の光半導体モジュール。
[付記6]
前記光半導体素子の光出力部又は光入力部が、前記配線層が設けられた面側に設けられていることを特徴とする付記1乃至5のいずれか1項に記載の光半導体モジュール。
[付記7]
前記光半導体素子の前記光出力部又は前記光入力部の上に設けられた透明樹脂をさらに具備してなることを特徴とする付記6に記載の光半導体モジュール。
[付記8]
透明基板をさらに具備してなり、前記光半導体素子は前記透明基板上に設けられ、前記透明基板の裏面は前記樹脂の前記配線層が設けられた面の反対側に露出していることを特徴とする付記1乃至5のいずれか1項に記載の光半導体モジュール。
[付記9]
前記透明基板の裏面に設けられた光学素子をさらに具備してなることを特徴とする付記8に記載の光半導体モジュール。
[付記10]
前記光学素子は、レンズ又は回折格子を含むことを特徴とする付記9に記載の光半導体モジュール。
[付記11]
前記配線層と前記樹脂との間に設けられた緩衝絶縁層をさらに具備してなることを特徴とする付記1乃至10のいずれか1項に記載の光半導体モジュール。
[付記12]
放熱板をさらに具備してなることを特徴とする付記1乃至11のいずれか1項に記載の光半導体モジュール。
[付記13]
前記電極リードが前記光半導体モジュールを外部接続する電気コネクタの端子となることを特徴とする付記1乃至12のいずれか1項に記載の光半導体モジュール。
[付記14]
仮固定層を含む基体上にリードフレームを配置する工程と、
前記リードフレームを基準とし、前記仮固定層上の前記リードフレームに接触しない位置に光半導体素子を配置する工程と、
前記リードフレームと前記光半導体素子とを樹脂により一体化する工程と、
前記仮固定層を含む前記基体を除去する工程と、
前記仮固定層を除去して露出した前記リードフレーム、前記光半導体素子及び前記樹脂の表面を含む領域上に、前記光半導体素子及び前記電極リードを電気的に接続する配線層を形成する工程と
を具備してなることを特徴とする光半導体モジュールの製造方法。
[付記15]
前記配線層を形成する工程の前に、前記領域上に緩衝絶縁層を形成する工程をさらに具備してなり、前記緩衝絶縁層は前記領域と前記配線層との間に配置される部分を含むことを特徴とする付記14に記載の光半導体モジュールの製造方法。
[付記16]
前記リードフレームは、前記仮固定層に接しない凹部を具備してなることを特徴とする付記14又は15に記載の光半導体モジュールの製造方法。
[付記17]
前記リードフレームは、第1の幅を有する第1の領域と、前記第1の幅よりも狭い第2の幅を有する第2の領域とを具備してなることを特徴とする付記14乃至16のいずれか1項に記載の光半導体モジュールの製造方法。
[付記18]
前記凹部又は前記第2の領域はライン状の形状を含むことを特徴とする付記16又は17に記載の光半導体モジュールの製造方法。
[付記19]
前記凹部又は前記第2の領域を切断する工程をさらに具備してなることを特徴とする付記16乃至18のいずれか1項に記載の光半導体モジュールの製造方法。
[付記20]
半導体素子と、
前記半導体素子と離間して配置された電極リードと、
前記半導体素子及び前記電極リードを保持する樹脂と、
前記半導体素子及び前記電極リードを電気的に接続する配線層とを具備してなり、
前記半導体素子及び前記電極リードは前記樹脂の同一面側に埋め込まれており、
前記配線層の一部は前記樹脂上に設けられていることを特徴とする半導体モジュール。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲において、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…光半導体素子、2…駆動IC(駆動回路チップ)、3…電極リード、4…樹脂、5…配線層、6…透明樹脂、9…裏面放熱板、101…能動部、102…電極、103…絶縁膜、201…電極、501…緩衝絶縁層、903…表面放熱板。

Claims (6)

  1. 光半導体素子と、
    前記光半導体素子と離間して配置された電極リードと、
    前記光半導体素子及び前記電極リードを保持する樹脂と、
    前記光半導体素子及び前記電極リードを電気的に接続する配線層と
    前記光半導体素子及び前記電極リードと離間して配置され、前記光半導体素子を駆動する駆動回路チップとを具備し、
    前記光半導体素子前記電極リード及び前記駆動回路チップは前記樹脂の第1面に埋め込まれ、
    前記配線層の一部は前記樹脂設けられ
    前記配線層は、前記光半導体素子と前記駆動回路チップとを接続する第1の配線層と、前記駆動回路チップと前記電極リードとを接続する第2の配線層とを具備する光半導体モジュール。
  2. 前記光半導体素子は、発光素子及び受光素子の少なくとも一方を含む請求項1に記載の光半導体モジュール。
  3. 前記光半導体素子は、シリコン基板上に設けられた化合物半導体を含む請求項1又は2に記載の光半導体モジュール。
  4. 前記配線層の一部と前記樹脂との間に緩衝絶縁層を具備する請求項1乃至3のいずれか1項に記載の光半導体モジュール。
  5. 仮固定層を含む基体上にリードフレームを配置する工程と、
    前記仮固定層上の前記リードフレームに接触しないように光半導体素子を配置する工程と、
    前記リードフレームと前記光半導体素子とを樹脂を用いて一体化する工程と、
    前記仮固定層を除去する工程と、
    前記仮固定層を除去して露出した前記リードフレーム、前記光半導体素子及び前記樹脂の表面を含む領域、前記光半導体素子から前記リードフレームに至る電気回路パターンを含む配線層を形成する工程と
    具備する光半導体モジュールの製造方法。
  6. 前記リードフレームは、第1の幅を有する第1の領域及び前記第1の幅よりも狭い第2の幅を有する第2の領域、又は、前記仮固定層に接しない凹部を含み、
    前記第2の領域、又は、前記凹部を切断する工程をさらに具備する請求項5に記載の光半導体モジュールの製造方法。
JP2016183391A 2016-09-20 2016-09-20 光半導体モジュール及びその製造方法 Active JP6246879B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016183391A JP6246879B1 (ja) 2016-09-20 2016-09-20 光半導体モジュール及びその製造方法
US15/457,092 US10541234B2 (en) 2016-09-20 2017-03-13 Optical semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016183391A JP6246879B1 (ja) 2016-09-20 2016-09-20 光半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP6246879B1 true JP6246879B1 (ja) 2017-12-13
JP2018049892A JP2018049892A (ja) 2018-03-29

Family

ID=60659001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016183391A Active JP6246879B1 (ja) 2016-09-20 2016-09-20 光半導体モジュール及びその製造方法

Country Status (2)

Country Link
US (1) US10541234B2 (ja)
JP (1) JP6246879B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066587A (ko) * 2017-12-05 2019-06-13 주식회사 지파랑 커넥터 플러그 및 이를 이용한 액티브 광 케이블 조립체

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6762736B2 (ja) * 2015-03-16 2020-09-30 晶元光電股▲ふん▼有限公司Epistar Corporation 光反射層付光半導体素子、および、光反射層および蛍光体層付光半導体素子の製造方法
JP7070156B2 (ja) * 2018-06-28 2022-05-18 日本電信電話株式会社 光部品およびその製造方法
US11316071B2 (en) 2019-02-08 2022-04-26 Asahi Kasei Microdevices Corporation Optical device and method for manufacturing optical device
CN113383432A (zh) * 2019-02-08 2021-09-10 古河电气工业株式会社 光模块
JP7339517B2 (ja) 2019-09-12 2023-09-06 日亜化学工業株式会社 発光装置の製造方法および発光装置
CN110767754B (zh) * 2019-09-26 2021-10-12 武汉光迅科技股份有限公司 一种光电探测器
KR102534777B1 (ko) * 2019-12-17 2023-05-22 주식회사 네패스 광 모듈
WO2021241012A1 (ja) * 2020-05-26 2021-12-02 住友電気工業株式会社 光装置、光コネクタ、及び光装置の製造方法
WO2022030001A1 (ja) * 2020-08-07 2022-02-10 日本電信電話株式会社 光半導体モジュールおよびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009229662A (ja) * 2008-03-21 2009-10-08 Toppan Printing Co Ltd 光基板及びその製造方法並びに当光基板を含む光部品及び電子機器
JP2010097169A (ja) * 2008-09-22 2010-04-30 Toppan Printing Co Ltd 光電気モジュール、光基板および光電気モジュール製造方法
JP2011249737A (ja) * 2010-04-26 2011-12-08 Panasonic Electric Works Co Ltd リードフレーム、配線板およびそれを用いたledユニット
WO2013077144A1 (ja) * 2011-11-25 2013-05-30 富士機械製造株式会社 半導体パッケージ及びその製造方法
JP2014203945A (ja) * 2013-04-04 2014-10-27 富士通株式会社 電子装置とその製造方法、及び電子機器
US20150131939A1 (en) * 2013-11-11 2015-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of forming chip package with waveguide for light coupling

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2842388B2 (ja) 1996-07-10 1999-01-06 日本電気株式会社 表面実装型光モジュール
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
JP3921940B2 (ja) 2000-12-07 2007-05-30 住友電気工業株式会社 光送受信モジュール
US6628000B1 (en) * 2001-11-19 2003-09-30 National Semiconductor Corporation Techniques for maintaining parallelism between optical and chip sub-assemblies
JP3817510B2 (ja) 2002-10-29 2006-09-06 キヤノン株式会社 光電気混載装置
JP3831350B2 (ja) 2003-03-12 2006-10-11 株式会社東芝 光半導体モジュール及びその製造方法
JP4058633B2 (ja) * 2003-07-10 2008-03-12 セイコーエプソン株式会社 面発光型発光素子、光モジュール、光伝達装置
CN102893418B (zh) 2010-04-26 2015-07-22 松下电器产业株式会社 发光单元、照明装置
JP5795251B2 (ja) * 2011-12-14 2015-10-14 信越化学工業株式会社 光学半導体装置用基台及びその製造方法、並びに光学半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009229662A (ja) * 2008-03-21 2009-10-08 Toppan Printing Co Ltd 光基板及びその製造方法並びに当光基板を含む光部品及び電子機器
JP2010097169A (ja) * 2008-09-22 2010-04-30 Toppan Printing Co Ltd 光電気モジュール、光基板および光電気モジュール製造方法
JP2011249737A (ja) * 2010-04-26 2011-12-08 Panasonic Electric Works Co Ltd リードフレーム、配線板およびそれを用いたledユニット
WO2013077144A1 (ja) * 2011-11-25 2013-05-30 富士機械製造株式会社 半導体パッケージ及びその製造方法
JP2014203945A (ja) * 2013-04-04 2014-10-27 富士通株式会社 電子装置とその製造方法、及び電子機器
US20150131939A1 (en) * 2013-11-11 2015-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of forming chip package with waveguide for light coupling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190066587A (ko) * 2017-12-05 2019-06-13 주식회사 지파랑 커넥터 플러그 및 이를 이용한 액티브 광 케이블 조립체
KR102206368B1 (ko) * 2017-12-05 2021-01-22 주식회사 라이팩 커넥터 플러그 및 이를 이용한 액티브 광 케이블 조립체

Also Published As

Publication number Publication date
US10541234B2 (en) 2020-01-21
JP2018049892A (ja) 2018-03-29
US20180082990A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
JP6246879B1 (ja) 光半導体モジュール及びその製造方法
US10585250B2 (en) Optical interconnect modules with polymer waveguide on silicon substrate
US9049806B2 (en) Integrated device and manufacturing method
JP4951989B2 (ja) 半導体装置
US9502455B2 (en) Optical apparatus having resin encased stacked optical and semiconductor devices
JP5218058B2 (ja) 半導体装置およびその製造方法
JP5995695B2 (ja) Led装置の製造方法
US20080083964A1 (en) Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module
US9507112B2 (en) Photoelectric conversion module and method of manufacturing photoelectric conversion module
US11079539B2 (en) Semiconductor device and manufacturing method of the same
US8698264B2 (en) Photoelectric conversion module
JP2010097169A (ja) 光電気モジュール、光基板および光電気モジュール製造方法
EP1466348A2 (en) Optical chip packaging via through hole
US7868336B2 (en) Semiconductor device and method of manufacturing the same
US20050275075A1 (en) Micro-electro-mechanical system (MEMS) package with spacer for sealing and method of manufacturing the same
JP4681648B2 (ja) 樹脂封止モジュール、光モジュールおよび樹脂封止方法
JP2001343561A (ja) 光モジュール
CN108886066B (zh) 半导体受光模块及半导体受光模块的制造方法
JP4798863B2 (ja) 光電気配線基板
JP2002118271A (ja) 光素子の樹脂封止構造
CN219642829U (zh) 半导体封装结构
JP2009069629A (ja) 光学素子パッケージ及びその製造方法
JP2002033505A (ja) 面型受光素子、その製造方法、およびこれを用いた装置
JP6322059B2 (ja) 光デバイスの作製方法
JP3964835B2 (ja) 立体配線基板及び光半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171115

R151 Written notification of patent or utility model registration

Ref document number: 6246879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151