CN103959450B - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN103959450B
CN103959450B CN201280057767.7A CN201280057767A CN103959450B CN 103959450 B CN103959450 B CN 103959450B CN 201280057767 A CN201280057767 A CN 201280057767A CN 103959450 B CN103959450 B CN 103959450B
Authority
CN
China
Prior art keywords
electrode portion
distribution
semiconductor element
boarded parts
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280057767.7A
Other languages
English (en)
Other versions
CN103959450A (zh
Inventor
塚田谦磁
藤田政利
铃木雅登
川尻明宏
杉山和裕
桥本良崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Corp
Original Assignee
Fuji Machine Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011256926A external-priority patent/JP6029821B2/ja
Priority claimed from JP2012006552A external-priority patent/JP5905267B2/ja
Application filed by Fuji Machine Manufacturing Co Ltd filed Critical Fuji Machine Manufacturing Co Ltd
Publication of CN103959450A publication Critical patent/CN103959450A/zh
Application granted granted Critical
Publication of CN103959450B publication Critical patent/CN103959450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种半导体封装件及其制造方法，在搭载部件(11)的元件搭载凹部(12)内的LED元件(13)的周围填充透明的绝缘性树脂(16)，通过绝缘性树脂(16)使将LED元件(13)上表面的电极部(14)和搭载部件(11)上表面的电极部(15)之间连接的配线路径平坦化。通过液滴喷出法将疏液性的底涂树脂油墨喷出到绝缘性树脂(16)上而将疏液性的底涂树脂层(20)的图案形成为线状或带状后，通过液滴喷出法将导电性的油墨喷出到底涂树脂层(20)上，在该底涂树脂层(20)上，横跨LED元件(13)上表面的电极部(14)和搭载部件(11)上表面的电极部(15)而形成配线(17)的图案，通过配线(17)将LED元件(13)上表面的电极部(14)和搭载部件(11)上表面的电极部(15)之间连接。

Description

半导体封装件及其制造方法
技术领域
本发明涉及一种在搭载部件上搭载了半导体元件的半导体封装件及其制造方法。
背景技术
以往，在半导体元件的安装工序中，一般是将半导体元件管芯焊接(die bond)到搭载部件(电路基板、引线框等)上后，将该半导体元件侧的电极部与搭载部件侧的电极部之间通过引线接合(wire bonding)进行配线。
但是，如专利文献1(日本专利第3992038号公报)中所记载，存在因进行引线接合时的机械压力而发生不良现象的可能性，因此，以低成本地实现替代引线接合的连接可靠性高的安装结构为目的，提出了如下配线技术：通过分配器对搭载于配线基板上的半导体元件的周围喷出流动性的树脂材料并使其固化，形成将半导体元件的上表面和配线基板的表面之间以倾斜面连接的树脂斜坡后，通过喷射器等的液滴喷出法在树脂斜坡上形成将半导体元件上表面的电极部与配线基板的电极部之间连接的配线图案。
在上述专利文献1的安装结构中，由于能够在半导体元件上表面的电极部与配线基板的电极部之间的配线路径上形成与半导体元件的高度相当的台阶，所以为了通过液滴喷出法来形成配线图案，需要形成从半导体元件的侧面上端横跨配线基板上表面的树脂斜坡，并通过没有台阶的倾斜面将半导体元件上表面的电极部与配线基板的电极部之间连接。
因此，存在如下结构：通过在形成于搭载部件的元件搭载凹部内搭载半导体元件而将半导体元件上表面的电极部与设于该搭载部件的元件搭载凹部的外侧的电极部形成为同一高度。对这样的结构，如专利文献2(日本特开2005－50911号公报)所记载那样提出有如下方案：在搭载部件的元件搭载凹部的内周侧面与半导体元件的外周侧面之间的间隙(槽)中埋入绝缘体，从而使半导体元件上表面的电极部与搭载部件的电极部之间的配线路径平坦化，通过喷射器等的液滴喷出法对该配线路径喷出导电性的油墨而形成配线。
专利文献1：日本专利第3992038号公报
专利文献2：日本特开2005－50911号公报
如上述专利文献2所示，通过喷射器等的液滴喷出法喷出导电性的油墨而形成配线的情况下，形成配线的基底表面(树脂表面)的油墨滴的润湿性高，所以油墨滴的墨滴直径大，导致配线的线宽较宽，不能充分满足细线化的要求。另外，存在如下缺点：当将该配线形成方法应用于例如LED等发光元件封装件时，从发光元件的侧面通过透明的填充树脂(配线的基底材料)而射出的光由配线所遮挡的比率增加，向外部射出的光的取出效率降低。
另外，由于在将半导体元件上表面的电极部与搭载部件的电极部之间连接的配线路径上存在元件(芯片)、树脂、搭载部件(引线框等)，所以需要横跨润湿性不同的多个基底表面喷出导电性的油墨而形成配线。因此，每当基底表面的润湿性变化时，配线的线宽和厚度变得不均匀，配线可能因由反复接通/断开通电而产生的热应力等而断路。并且，由于配线和其基底表面的密接性低，所以配线会从基底表面剥落，这也是产生断路的原因。
但是，通过液滴喷出法或印刷法形成的配线需要在描绘配线图案后以规定的烧固温度(例如230℃)进行烧制。因此，在烧固配线时，配线的基底树脂层也被加热，产生在基底树脂层的内部分解的气体，该分解气体作为所谓的排气而向基底树脂层的表面侧泄漏出去。因此，在烧固配线时，排气也会向基底树脂层与配线的接合面泄漏而进入到配线内部，由于该排气而使含于油墨涂膜中的有机成分不能充分进行分解和飞散，所以存在配线的致密度降低、配线的电阻值增高的问题。
例如，在LED封装件中，若配线的电阻值增高，则LED点亮时在LED元件中流动的电流减小，亮度降低，不仅如此，还会使配线的发热量增加，元件温度上升，耐久性降低。
发明内容
本发明提供一种半导体封装件，在形成于搭载部件的元件搭载凹部内搭载半导体元件，并通过配线将该半导体元件侧的电极部与该搭载部件侧的电极部之间连接，其中，在上述元件搭载凹部内的上述半导体元件周围的间隙中填充绝缘性树脂，由该绝缘性树脂形成该半导体元件侧的电极部与上述搭载部件侧的电极部之间的配线路径，在该配线路径上横跨上述半导体元件侧的电极部和上述搭载部件侧的电极部而形成疏液性的底涂树脂层，将导电性的油墨喷出或印刷到上述底涂树脂层上而形成上述配线，通过该配线将上述半导体元件侧的电极部与上述搭载部件侧的电极部之间连接。
该结构中，由绝缘性树脂形成半导体元件侧的电极部与搭载部件侧的电极部之间的配线路径，在该配线路径上形成疏液性的底涂树脂层，在该底涂树脂层上通过液滴喷出法或印刷法形成配线，因此能够通过作为配线的基底的疏液性的底涂树脂层来防止形成配线的油墨滴的墨滴直径变大，能够防止配线的线宽增宽，能够实现配线的细线化。因此，即使将本发明应用于LED等发光元件封装件的情况下，也能够通过配线的细线化而降低从发光元件的侧面射出的光由配线所遮挡的比率，能够提高向外部射出的光的取出效率。另外，由于横跨半导体元件侧的电极部和搭载部件侧的电极部形成而作为配线的基底的疏液性的底涂树脂层，所以即使半导体元件侧的电极部和搭载部件侧的电极部之间的配线路径上存在半导体元件(芯片)、绝缘性树脂、搭载部件等、润湿性不同的多个部件，也能够由底涂树脂层对它们进行覆盖而使配线整体的基底表面的润湿性均匀，能够防止通过液滴喷出法形成的配线的线宽、厚度不均匀，能够实现配线的线宽、厚度的均匀化。而且，能够提高配线及其基底表面(底涂树脂层)的密接性，能够防止配线从基底表面剥落，与上述的配线的线宽和厚度的均匀化相结合，还能够有效地防止配线的断路，能够使半导体元件的配线细线化，并同时使连接可靠性也提高。
本发明若采用能够通过液滴喷出法或印刷法形成配线的结构，则也能够应用于各种结构的半导体封装件，例如可以应用于LED等发光元件封装件。
将本发明应用于LED等发光元件封装件的情况下，也可以在元件搭载凹部内填充透明的绝缘性树脂作为绝缘性树脂，并通过液滴喷出法将底涂树脂油墨喷出到上述绝缘性树脂上而将底涂树脂层形成为线状或带状。通过液滴喷出法形成的作为配线的基底的底涂树脂层使光的透射减少，所以能够通过形成为线状或带状来减小从发光元件的侧面通过透明的绝缘性树脂而射出的光因底涂树脂层而减少的比率，能够提高向外部射出的光的取出效率。
具体而言，可以将底涂树脂层形成为比配线的线宽粗、且粗了与制造偏差相当的值以上的线宽，以防止该配线超出该底涂树脂层。若将底涂树脂层的线宽形成为比配线的线宽粗了与制造偏差相当的值以上的线宽，则能够使配线的整个下表面与底涂树脂层密接，能够切实地提高配线和底涂树脂层的密接性。
另外，本发明也可以形成如下结构：在搭载部件上的半导体元件的周围设置绝缘性树脂而形成搭载部件上的该半导体元件侧的电极部与该搭载部件侧的电极部之间的配线路径的基底树脂层，在上述配线路径的基底树脂层上形成具有阻气性(气体不透过性)的中间绝缘层，将导电性的油墨喷出或印刷到上述中间绝缘层上或在上述中间绝缘层上安装固体状的导电部件而形成上述配线的图案并进行烧固。
在该结构中，在基底树脂层与在其上形成的配线之间存在具有阻气性(气体不透过性)的中间绝缘层，所以能够通过中间绝缘层防止烧固配线时产生于基底树脂层的排气进入到配线内部，能够防止配线的高电阻值化。
这种情况下，基底树脂层可以通过在搭载部件上的半导体元件的周围喷出流动性的绝缘性树脂并使该绝缘性树脂固化而形成，也可以通过安装固体状的绝缘部件而形成。
将本发明应用于LED等的发光元件封装件的情况下，也可以在发光元件的周围喷出透明的绝缘性树脂并使该绝缘性树脂固化而形成透明的基底树脂层，并将具有阻气性的绝缘性油墨喷出或印刷到基底树脂层上而将中间绝缘层形成为线状或带状。若将本发明应用于发光元件封装件，则发光时在发光元件中流动的电流增加，亮度增加，不仅如此，还会使配线的发热量减小，能够减小元件温度的上升，能够提高耐久性。而且，作为配线的基底的中间绝缘层构成使从发光元件的周围照射到透明的基底树脂层的光的射出减少的主要原因，所以若将中间绝缘层形成为线状或带状，则能够减小从发光元件的周围通过透明的基底树脂层而射出的光因中间绝缘层而减少的比率，能够提高向外部射出的光的取出效率。
具体而言，可以将中间绝缘层形成为比配线的线宽粗、且粗了与制造偏差相当的值以上的线宽，以防止该配线超出该中间绝缘层。若将中间绝缘层的线宽形成为比配线的线宽粗了与制造偏差相当的值以上的线宽，则即使在制造时产生中间绝缘层的位置偏差或配线的位置偏差，也能够由中间绝缘层切实地覆盖配线的整个下表面，能够由中间绝缘层切实地防止烧固配线时产生于基底树脂层的排气进入到配线内部。
附图说明
图1是沿图3的A-A线表示本发明的实施例1的LED封装件的结构的剖视图。
图2是沿图3的B-B线表示的剖视图。
图3是LED封装件的俯视图。
图4是沿图6的C-C线表示本发明的实施例2的LED封装件的结构的剖视图。
图5是沿图6的C-C线表示的剖视图。
图6是LED封装件的俯视图。
图7是表示本发明的实施例3的LED封装件的结构的剖视图。
附图标记说明：
11 搭载部件
12 元件搭载凹部
13 LED元件(半导体元件)
14 电极部
15 电极部
16 绝缘性树脂
17 配线
18 密封材料
20 底涂树脂层
30 搭载部件
31 引线框
31a 电极部
32 元件搭载凹部
33 封装件主体
34 LED元件(发光元件、半导体元件)
35 电极部
36 基底树脂层
37 配线
38 中间绝缘层
41 搭载部件
42 引线框
43 元件搭载凹部
44 封装件主体
45 LED元件(发光元件、半导体元件)
46、47 电极部
48 基底树脂层
49 配线
50 中间绝缘层
具体实施方式
以下，对用于实施本发明的实施方式应用于LED封装件而具体化的三个实施例1至3进行说明。
实施例1
基于图1至图3来说明本发明的实施例1。
搭载部件11由引线框、电路基板等形成，在其规定位置上形成有元件搭载凹部12。在该搭载部件11的元件搭载凹部12的底面中央部管芯焊接(接合)作为半导体元件的LED元件13(发光元件)。元件搭载凹部12的深度尺寸(高度尺寸)被设定为与LED元件13的高度尺寸大致相同，搭载于元件搭载凹部12内的LED元件13上表面的电极部14形成为与搭载部件11上表面的电极部15大致相同的高度。
在搭载部件11的元件搭载凹部12内的LED元件13的周围，通过喷射器、分配器等的液滴喷出法填充有透明的绝缘性树脂16。通过绝缘性树脂16使LED元件13上表面的电极部14和搭载部件11上表面的电极部15之间连接的配线路径平坦化，在该绝缘性树脂16的上表面，作为后述的配线17的基底的疏液性的底涂树脂层20横跨LED元件13上表面的电极部14和搭载部件11上表面的电极部15而形成为线状或带状。具体而言，通过喷射器、分配器等的液滴喷出法将疏液性的底涂树脂油墨喷出到绝缘性树脂16上，将底涂树脂层20的图案描绘成线状或带状。
并且，在使通过液滴喷出法描绘的底涂树脂层20干燥固化后，通过喷射器、分配器等的液滴喷出法将导电性的油墨(包含Ag(银)等导体粒子的油墨)喷出到底涂树脂层20上，在该底涂树脂层20上横跨LED元件13上表面的电极部14和搭载部件11上表面的电极部15而描绘配线17的图案，将其干燥和烧固，通过该配线17将LED元件13上表面的电极部14和搭载部件11上表面的电极部15之间连接。
这种情况下，底涂树脂层20形成为比配线17的线宽粗、且粗了与制造偏差相当的值以上的线宽，以防止该配线17超出该底涂树脂层20。具体而言，底涂树脂层20的线宽例如设定在配线17的线宽的1.2～2.5倍的范围，更优选地设定在1.5～2.0倍的范围。另外，搭载于搭载部件11的元件搭载凹部12内的LED元件13以及配线17等由透明的密封材料18密封。
根据以上说明的本实施例1，通过绝缘性树脂16使LED元件13的电极部14和搭载部件11的电极部15之间的配线路径平坦化，在该配线路径上形成疏液性的底涂树脂层20，由于在该底涂树脂层20上通过液滴喷出法形成配线17，所以能够通过作为配线17的基底的疏液性的底涂树脂层20来防止形成配线17的油墨滴的墨滴直径变大，能够防止配线17的线宽变宽，能够实现配线17的细线化。因此，即使将本发明应用于LED封装件的情况下，也能够通过配线17的细线化而降低从LED元件13的侧面射出的光由配线17所遮挡的比率，能够提高向外部射出的光的取出效率。
另外，由于横跨LED元件13的电极部14和搭载部件11的电极部15而形成作为配线17的基底的疏液性的底涂树脂层20，所以即使在LED元件13的电极部14和搭载部件11的电极部15之间的配线路径上存在LED元件13的芯片、绝缘性树脂16、搭载部件11等润湿性不同的多个部件，也能够使由底涂树脂层20对它们进行覆盖而使配线17整体的基底表面的润湿性均匀，能够防止通过液滴喷出法形成的配线17的线宽和厚度变得不均匀，能够实现配线17的线宽和厚度的均匀化。而且，能够提高配线17与其基底表面(底涂树脂层20)的密接性，能够防止配线17从基底表面剥落，与上述的配线17的线宽和厚度的均匀化相结合，还能够有效地防止配线17的断路，能够使LED封装件的配线17细线化并同时使连接可靠性也提高。
而且，在本实施例1中，通过液滴喷出法将底涂树脂油墨喷出到绝缘性树脂16上而将底涂树脂层20形成为线状或带状，因此能够减小从LED元件13的侧面通过透明的绝缘性树脂16而射出的光因底涂树脂层20而减少的比率，能够提高向外部射出的光的取出效率。
另外，在本实施例1中，由于将底涂树脂层20形成为比配线17的线宽粗、且粗了与制造偏差相当的值以上的线宽，以防止该配线17超出该底涂树脂层20，所以能够使配线17的整个下表面与底涂树脂层20密接，能够切实地提高配线17和底涂树脂层20的密接性。
另外，形成配线17的方法不限于液滴喷出法，也可以通过丝网印刷等印刷法形成。
实施例2
基于图4至图6来说明本发明的实施例2。
搭载部件30构成为，将具有元件搭载凹部32的封装件主体33由树脂成形于引线框31。在该搭载部件30的元件搭载凹部32的底面中央部管芯焊接(接合)作为半导体元件的LED元件34(发光元件)。元件搭载凹部32的深度尺寸(高度尺寸)被设定为与LED元件34的高度尺寸大致相同，搭载于元件搭载凹部32内的LED元件34上表面的电极部35形成与搭载部件30上表面的引线框31的电极部31a为大致相同的高度。
在搭载部件30的元件搭载凹部32内的LED元件34的周围，通过喷射器、分配器等的液滴喷出法填充透明的绝缘性树脂而形成了透明的基底树脂层36。由此，通过填充于LED元件34周围的基底树脂层36使LED元件34上表面的电极部35和搭载部件30上表面的电极部31a之间连接的配线路径平坦化，在该基底树脂层36的上表面，作为后述的配线37的基底的中间绝缘层38横跨LED元件34上表面的电极部35和搭载部件30上表面的电极部31a而形成为线状或带状。中间绝缘层38的形成方法为，通过喷射器、分配器等的液滴喷出法或印刷法将具有阻气性(气体不透过性)的绝缘性材料的油墨喷出到基底树脂层36上，将中间绝缘层38的图案在基底树脂层36上描绘成线状或带状，并使其干燥固化，形成具有阻气性的中间绝缘层38。
在此，作为具有阻气性的中间绝缘层38的材料，例如有环氧树脂类、聚酰亚胺树脂类、玻璃(SiO2)类等绝缘性材料，考虑到阻气性以及其他特性(例如透光性、耐湿性、对基底树脂层36以及配线37的密接性等)而从这些绝缘性材料中进行选择即可。
并且，在中间绝缘层38干燥固化后，通过喷射器、分配器等的液滴喷出法将导电性的油墨(包含Ag等导体粒子的油墨)喷出到中间绝缘层38上，在该中间绝缘层38上横跨LED元件34上表面的电极部35和搭载部件30上表面的电极部31a而描绘配线37的图案，将其干燥和烧固，通过配线37将LED元件34上表面的电极部35和搭载部件30上表面的电极部31a之间连接。此时，配线37的烧固温度为200℃以上(例如230℃)，烧固时间为30分钟～60分钟程度。
这种情况下，中间绝缘层38形成为比配线37的线宽粗、且粗了与制造偏差相当值的以上的线宽，以防止该配线37超出该中间绝缘层38。具体而言，中间绝缘层38的线宽例如设定在配线37的线宽的1.2～2.5倍的范围，更优选地设定在1.5～2.0倍的范围。另外，搭载于搭载部件30的元件搭载凹部32内的LED元件34以及配线37等由透明的密封材料(未图示)密封。
根据以上说明的本实施例2，由于在填充于LED元件34周围的基底树脂层36和在其上形成的配线37之间存在具有阻气性的中间绝缘层38，所以能够通过中间绝缘层38来防止配线37烧固时产生于基底树脂层36的排气进入到配线37的内部，能够防止配线37的高电阻化。根据本发明人的试验结果可确认：通过形成中间绝缘层38而使配线37的体积电阻率达到1/2程度。由此，LED元件34发光时在LED元件34中流动的电流增加，亮度增大，不仅如此，还会使配线37的发热量减少，能够减少LED元件34的温度上升，能够提高耐久性。
而且，由于作为配线37的基底的中间绝缘层38构成使光的射出减少的主要原因，所以如本实施例2所示，通过将中间绝缘层38形成为线状或带状，能够减小从LED元件34的周围通过透明的基底树脂层36而射出的光因中间绝缘层38而减少的比率，能够提高向外部射出的光的取出效率。
另外，本实施例2中，将中间绝缘层38形成为比配线37的线宽粗、且粗了与制造偏差相当值的以上的线宽，以防止该配线37超出该中间绝缘层38，所以即使在制造时产生中间绝缘层38的位置偏差或配线37的位置偏差，也能够通过中间绝缘层38切实地覆盖配线37的整个下表面，能够通过中间绝缘层38切实地防止配线37烧固时产生于基底树脂层36的排气进入到配线37的内部。
实施例3
接着，基于图7说明本发明的实施例3。
搭载部件41构成为，将具有元件搭载凹部43的封装件主体44由树脂成形于引线框42，该元件搭载凹部43的侧面形成为倾斜状。在元件搭载凹部43的底面上露出引线框42的元件搭载部42a(管芯焊盘)，在该元件搭载部42a上管芯焊接(接合)有作为半导体元件的LED元件45(发光元件)。
在元件搭载凹部43的倾斜状的侧面上形成有与LED元件45上表面的两个电极部46连接的两个电极部47。各电极部47分别与引线框42一体形成。这种情况下，考虑到形成于元件搭载凹部43的侧面的电极部46的高度方向上的宽度越宽则可搭载的LED元件45的高度尺寸的范围也越宽，从而在本实施例3中如下构成：形成于该元件搭载凹部43的侧面的电极部47以从该元件搭载凹部43的侧面延伸至下部的方式形成，并且该电极部47也起到作为反射LED元件45的光的反射板(反射器)的功能。
能够搭载于搭载部件41的元件搭载凹部43内的LED元件45是高度尺寸在该元件搭载凹部43的侧面(电极部47)的高度尺寸以下且具有可搭载于引线框42的元件搭载部42a上的尺寸的LED元件。由此，能够将高度尺寸不同的多种LED元件45搭载在同一规格和尺寸的搭载部件41的元件搭载凹部43内。
在元件搭载凹部43内的LED元件45周围，通过喷射器、分配器等的液滴喷出法填充透明的绝缘性树脂而形成透明的基底树脂层48，通过使该基底树脂层48的上表面的高度位置与LED元件45的电极部46上表面的高度位置一致，从而能够通过基底树脂层48而使LED元件45上表面的电极部46与元件搭载凹部43侧面的电极部47之间的配线路径平坦化。
在该基底树脂层48的上表面，作为后述的配线49的基底的中间绝缘层50横跨LED元件45上表面的电极部46和元件搭载凹部43侧面的电极部47而形成为线状或带状。中间绝缘层50的形成方法为，通过喷射器、分配器等的液滴喷出法或印刷法将与上述实施例2同样的具有阻气性的绝缘性材料的油墨喷出到基底树脂层48上，将中间绝缘层50的图案描绘成线状或带状并使其干燥固化，形成具有阻气性的中间绝缘层50。
在中间绝缘层50干燥固化后，通过喷射器、分配器等的液滴喷出法将导电性的油墨(包含Ag等导体粒子的油墨)喷出到中间绝缘层50上，在该中间绝缘层50上横跨LED元件45上表面的电极部46和搭载部件43上表面的电极部47而描绘配线49的图案，将其干燥和烧固，通过该配线49将LED元件45上表面的电极部46和元件搭载凹部43侧面的电极部47之间连接。此时，配线49的烧固温度为200℃以上(例如230℃)，烧固时间为30分钟程度。
与上述实施例2同样地，将中间绝缘层50形成为比配线49的线宽粗、且粗了与制造偏差相当的值以上的线宽，以防止该配线49超出该中间绝缘层50。另外，搭载于元件搭载凹部43内的LED元件45及配线49等由透明的密封材料(未图示)密封。
以上说明的本实施例3中，也由于在填充于LED元件45的周围的基底树脂层48和在其上形成的配线49之间存在具有阻气性的中间绝缘层50，所以能够得到与上述实施例2同样的效果。
另外，在上述实施例2、3中，在搭载部件的元件搭载凹部内搭载LED元件，在该元件搭载凹部内的LED元件的周围填充透明的绝缘性树脂而形成基底树脂层，但是也可以形成如下结构：通过分配器将流动性的树脂材料喷出到搭载于搭载部件(电路基板、引线框等)的平坦面上的LED元件等半导体元件的周围，形成由倾斜面将半导体元件的上表面与搭载部件的表面之间连接的斜坡状的基底树脂层后，在该斜坡状的基底树脂层上形成具有阻气性的中间绝缘层，将导电性的油墨喷出或印刷到上述中间绝缘层上而形成配线的图案并进行烧固。
另外，在上述实施例2、3中，将中间绝缘层形成为比配线的线宽粗了与制造偏差相当的值以上的线宽的线状，但是当然也可以将中间绝缘层形成在基底树脂层的整个上表面上。
另外，形成配线的方法不限于液滴喷出法，也可以通过丝网印刷等印刷法形成，或者将固体状的导电部件安装到中间绝缘层上。
另外，形成中间绝缘层的方法不限于液滴喷出法或印刷法，也可以将固体状的绝缘部件安装到基底树脂层上而形成，也可以将阻气性膜接合在基底树脂层上而形成。
此外，本发明不限于上述实施例1至3，当然也能够应用到将LED元件以外的半导体元件搭载于搭载部件的半导体封装件上进行实施等，能够在不脱离技术构思的范围内进行种种变更来实施。

Claims (10)

1.一种半导体封装件，在形成于搭载部件的元件搭载凹部内搭载半导体元件，并通过配线将该半导体元件侧的电极部与该搭载部件侧的电极部之间连接，所述半导体封装件的特征在于，
在所述元件搭载凹部内的所述半导体元件周围的间隙中填充绝缘性树脂，由该绝缘性树脂形成该半导体元件侧的电极部与所述搭载部件侧的电极部之间的配线路径，所述半导体元件侧的电极部的上表面、所述绝缘性树脂的上表面和所述搭载部件侧的电极部的上表面处于同一平面，
在所述绝缘性树脂的上表面横跨所述半导体元件侧的电极部的上表面的一部分和所述搭载部件侧的电极部的上表面的一部分而形成疏液性的底涂树脂层，
横跨所述半导体元件侧的电极部的未被所述底涂树脂层覆盖的上表面的一部分和所述搭载部件侧的电极部的未被所述底涂树脂层覆盖上表面的一部分将导电性的油墨喷出或印刷到所述底涂树脂层上而形成所述配线，通过该配线将所述半导体元件侧的电极部与所述搭载部件侧的电极部之间连接。
2.如权利要求1所述的半导体封装件，其特征在于，
所述半导体元件是发光元件，
所述绝缘性树脂是透明的绝缘性树脂，
所述底涂树脂层通过由液滴喷出法将底涂树脂墨喷出到所述绝缘性树脂上而形成为线状或带状。
3.如权利要求1或2所述的半导体封装件，其特征在于，
所述底涂树脂层形成为比所述配线的线宽粗、且粗了与制造偏差相当的值以上的线宽，以防止所述配线超出该底涂树脂层。
4.一种半导体封装件的制造方法，该半导体封装件在形成于搭载部件的元件搭载凹部内搭载半导体元件，并通过配线将该半导体元件侧的电极部与该搭载部件侧的电极部之间连接，所述半导体封装件的制造方法的特征在于，包括如下工序：
在所述元件搭载凹部内搭载所述半导体元件；
在所述元件搭载凹部内的所述半导体元件周围的间隙中填充绝缘性树脂，使得所述半导体元件侧的电极部的上表面、所述绝缘性树脂的上表面和所述搭载部件侧的电极部的上表面处于同一平面，由该绝缘性树脂形成该半导体元件侧的电极部与所述搭载部件侧的电极部之间的配线路径；
在所述绝缘性树脂的上表面横跨所述半导体元件侧的电极部的上表面的一部分和所述搭载部件侧的电极部的上表面的一部分而形成疏液性的底涂树脂层；及
横跨所述半导体元件侧的电极部的未被所述底涂树脂层覆盖的上表面的一部分和所述搭载部件侧的电极部的未被所述底涂树脂层覆盖上表面的一部分将导电性的油墨喷出或印刷到所述底涂树脂层上而形成所述配线，通过该配线将所述半导体元件侧的电极部与所述搭载部件侧的电极部之间连接。
5.一种半导体封装件，在搭载部件上搭载半导体元件，并通过配线将该半导体元件侧的电极部与该搭载部件侧的电极部之间连接，所述半导体封装件的特征在于，
在所述搭载部件上的所述半导体元件的周围设置绝缘性树脂而形成该搭载部件上的该半导体元件侧的电极部与该搭载部件侧的电极部之间的配线路径的基底树脂层，
在所述配线路径的基底树脂层上形成具有阻气性的中间绝缘层，
将导电性的油墨喷出或印刷到所述中间绝缘层上、或者在所述中间绝缘层上安装固体状的导电部件而形成所述配线的图案并进行烧固。
6.如权利要求5所述的半导体封装件，其特征在于，所述基底树脂层通过在所述搭载部件上的所述半导体元件周围喷出流动性的绝缘性树脂并使该绝缘性树脂固化而形成，或者通过安装固体状的绝缘部件而形成。
7.如权利要求5或6所述的半导体封装件，其特征在于，
所述半导体元件是发光元件，
所述绝缘性树脂是透明的绝缘性树脂，
所述中间绝缘层通过将具有阻气性的绝缘性油墨喷出或印刷到所述配线路径的基底树脂层上而形成为线状或带状。
8.如权利要求5或6所述的半导体封装件，其特征在于，
所述中间绝缘层形成为比所述配线的线宽粗、且粗了与制造偏差相当的值以上的线宽，以防止所述配线超出该中间绝缘层。
9.如权利要求5或6所述的半导体封装件，其特征在于，
所述中间绝缘层形成在所述基底树脂层的整个上表面上。
10.一种半导体封装件的制造方法，该半导体封装件在搭载部件上搭载半导体元件，并通过配线将该半导体元件侧的电极部与该搭载部件侧的电极部之间连接，所述半导体封装件的制造方法的特征在于，包括如下工序：
在所述搭载部件上搭载所述半导体元件；
在所述搭载部件上的所述半导体元件的周围设置绝缘性树脂而形成该半导体元件侧的电极部与所述搭载部件侧的电极部之间的配线路径的基底树脂层；
在所述配线路径的基底树脂层上形成具有阻气性的中间绝缘层；及
将导电性的油墨喷出或印刷到所述中间绝缘层上、或者在所述中间绝缘层上安装固体状的导电部件而形成所述配线的图案并进行烧固。
CN201280057767.7A 2011-11-25 2012-10-29 半导体封装件及其制造方法 Active CN103959450B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011256926A JP6029821B2 (ja) 2011-11-25 2011-11-25 発光素子パッケージ及びその製造方法
JP2011-256926 2011-11-25
JP2012-006552 2012-01-16
JP2012006552A JP5905267B2 (ja) 2012-01-16 2012-01-16 発光素子パッケージ及びその製造方法
PCT/JP2012/077870 WO2013077144A1 (ja) 2011-11-25 2012-10-29 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
CN103959450A CN103959450A (zh) 2014-07-30
CN103959450B true CN103959450B (zh) 2017-01-18

Family

ID=48469592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280057767.7A Active CN103959450B (zh) 2011-11-25 2012-10-29 半导体封装件及其制造方法

Country Status (2)

Country Link
CN (1) CN103959450B (zh)
WO (1) WO2013077144A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990298A (zh) * 2015-02-06 2016-10-05 展讯通信（上海）有限公司 一种芯片封装结构及其制备方法
RU2706749C2 (ru) * 2015-04-27 2019-11-20 ФОРД ГЛОУБАЛ ТЕКНОЛОДЖИЗ, ЭлЭлСи Устройство подсветки для транспортного средства
KR102019252B1 (ko) * 2016-09-15 2019-11-14 일룩스 아이엔씨. 광 관리 시스템을 구비하는 발광 디스플레이
JP6246879B1 (ja) 2016-09-20 2017-12-13 株式会社東芝 光半導体モジュール及びその製造方法
CN109343273A (zh) * 2018-11-23 2019-02-15 江苏新广联科技股份有限公司 一种大出光角Mini LED背光模组及其制作方法
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US20220209085A1 (en) * 2019-05-29 2022-06-30 Kyocera Corporation Light emitter mounting board and display device including light emitter mounting board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050911A (ja) * 2003-07-30 2005-02-24 Seiko Epson Corp 半導体装置
JP2005251910A (ja) * 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP5149483B2 (ja) * 2005-03-28 2013-02-20 パナソニック株式会社 発光素子装置とその製造方法
JP2010141293A (ja) * 2008-11-14 2010-06-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2013077144A1 (ja) 2013-05-30
CN103959450A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
CN103959450B (zh) 半导体封装件及其制造方法
US9385287B2 (en) Batwing LED with remote phosphor configuration
CN100364114C (zh) 光耦合器预装件、其形成方法以及光耦合器装置
CN101222010B (zh) 光电元件封装结构及其封装方法
CN105144416B (zh) 具有光电子器件的照明设备
US20090108282A1 (en) Chip-type led and method for manufacturing the same
CN101114689A (zh) 半导体发光器件及其制造方法
US20120091487A1 (en) Light emitting diode package and method for manufacturing the same
KR20140047123A (ko) 반도체 장치 및 그 제조 방법
CN103748700A (zh) 用于led封装的带有凹坑和通孔的基板
CN104737307A (zh) 用于制造多个光电子半导体构件的方法
CN101388426B (zh) 一种发光半导体晶片和发光半导体组件的制造方法
CN102194988A (zh) 发光器件
CN103066192B (zh) 半导体发光光源及制造该光源和半导体发光芯片的方法
CN109643743A (zh) 发光二极管封装
EP2228843A2 (en) Light emitting device package
WO2013145071A1 (ja) Ｌｅｄパッケージ及びその製造方法
CN102738351A (zh) 发光二极管封装结构及其制造方法
TWI478398B (zh) 發光二極體封裝結構及其螢光薄膜的製造方法
JP5905267B2 (ja) 発光素子パッケージ及びその製造方法
TWI455365B (zh) 發光二極體封裝結構的製造方法
JP2014003176A (ja) 半導体パッケージ及びその製造方法
CN201964172U (zh) 一种led封装结构
US11081630B2 (en) Light emitting device package with a coating layer
JP6037545B2 (ja) Ｌｅｄパッケージ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Aichi Japan vertical city

Patentee after: Fuji Corporation

Address before: Aichi Japan vertical city

Patentee before: Fuji Machinery Manufacturing Co., Ltd.

CP01 Change in the name or title of a patent holder