KR101752439B1 - 엘이디 패키지 - Google Patents

엘이디 패키지 Download PDF

Info

Publication number
KR101752439B1
KR101752439B1 KR1020110005979A KR20110005979A KR101752439B1 KR 101752439 B1 KR101752439 B1 KR 101752439B1 KR 1020110005979 A KR1020110005979 A KR 1020110005979A KR 20110005979 A KR20110005979 A KR 20110005979A KR 101752439 B1 KR101752439 B1 KR 101752439B1
Authority
KR
South Korea
Prior art keywords
substrate
led chip
mounting surface
layer
adhesive
Prior art date
Application number
KR1020110005979A
Other languages
English (en)
Other versions
KR20120084550A (ko
Inventor
김방현
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020110005979A priority Critical patent/KR101752439B1/ko
Publication of KR20120084550A publication Critical patent/KR20120084550A/ko
Application granted granted Critical
Publication of KR101752439B1 publication Critical patent/KR101752439B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

엘이디 패키지를 제공한다.
본 발명은 적어도 하나의 엘이디 칩 ; 상기 엘이디 칩이 접착제를 매개로 접착되어 실장되는 실장면을 구비하는 서브스트레이트를 포함하고, 상기 서브스트레이트는 상부면에 상기 엘이디 칩의 하부면적에 비하여 상대적으로 적은 면적을 갖는 실장면이 일정높이 돌출형성되도록 단차부를 구비한다.

Description

엘이디 패키지{LED Package}
본 발명은 엘이디 패키지에 관한 것으로, 더욱 상세히는 열저항을 최소화시키도록 서브스트레이트의 실장면에 최대한 밀착시켜 엘이디 칩을 실장하면서 엘이디 칩과 서브스트레이트 간의 접착력을 안정적으로 얻을 수 있는 엘이디 패키지에 관한 것이다.
일반적으로 엘이디(Light Emitting Diode; LED)는 GaAs, AlGaAs, GaN, InGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말한다.
이러한 엘이디의 소자특성을 결정하는 기준으로는 색(color), 휘도, 휘도 세기, 열적, 전기적 신뢰성 등이 있는데, 소자특성은 1차적으로는 엘이디 칩에 사용되고 있는 화합물 반도체 재료에 의해 결정되지만, 2차적인 요소로는 엘이디 칩을 실장하기 위한 패키지의 구조에 의해서도 큰 영향을 받는다.
한편, 엘이디 칩은 그 차체로는 반도체 완제품으로서의 역할을 할 수 없으며, 외부의 물리적, 화학적 충격에 의해 손상될 수 있기 때문에 엘이디 패키지 형태로 구현된다.
상기 엘이디 패키지는 엘이디 칩을 리드프레임(Lead-frame), 피씨비(PCB:Printed Circuit Board)와 같은 서브스트레이트(Substrate)에 접착제를 매개로 하여 실장한 다음, 실장된 엘이디 칩을 와이어(Wire)를 매개로 하여 서브스트레이트와 전기적으로 연결되도록 와이어본딩하고, 외부의 습기나 불순물로부터 보호할 수 있게 EMC(Epoxy Molding Compound)라는 수지로 밀봉 포장한다.
상기 엘이디 패키지에서 발광원인 엘이디 칩을 실장하는 여러 가지 방법 중 한가지는 평탄한 리드프레임 또는 피씨비의 실장면에 Ag와 같은 열전도성 금속을 포함하는 접착제를 도포한 다음, 이를 매개로 하여 서브스트레이트의 실장면에 접착하고, 도포된 접착제를 경화함으로서 엘이디 칩을 서브스트레이트에 실장하였다.
이에 따라, 상기 엘이디 칩의 발광시 발생하는 열은 접착제에 포함된 열전도성 금속에 의하여 서브스트레이트 측으로 전달할 수 있도록 열방열성을 높일 수 있는 것이다.
그러나, 엘이디 칩의 열방출 효율을 높이기 위해서 Ag와 같은 열전도성 금속의 함량을 높이는 경우, 열전도성이 향상되어 열방출효율은 우수해지지만 접착성분인 수지함량이 상대적으로 적어지면서 엘이디 칩과 서브스트레이트 간의 접착력이 감소되는 문제점이 있었다.
또한, 열전도도가 높아지더라도 엘이디 칩과 서브스트레이트 사이의 접착제에 의한 접착층의 두께가 두꺼워지면 두꺼워진 접착층에 기인하는 열저항이 상승되어 열방출효율을 저하시키는 요인으로 작용하기 때문에 접착층의 얇게 형성하면서 엘이디 칩을 서브스트레이트에 접착하여 실장하는 공정이 매우 중요하다.
그러나, 접착층에 기인하는 열저항을 낮추기 위해서 상기 엘이디 칩을 서브스트레이트의 실장면에 얇은 접착층을 매개로 실장하게 되면, 엘이디 칩과 서브스트레이트 간의 접착력이 약해지기 때문에 실장된 엘이디 칩이 분리이탈되는 공정불량을 유발하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 그 목적은 접착층에 기인하는 열저항을 최소화하도록 엘이디 칩을 서브스트레이트의 실장면에 최대한 밀착시킬 수 있고, 엘이디 칩의 접착불량이 발생하지 않도록 엘이디 칩과 서브스트레이트 간의 접착력을 안정적으로 유지할 수 있는 엘이디 패키지를 제공하고자 한다.
상기 목적을 달성하기 위한 구체적인 수단으로서 본 발명은,
적어도 하나의 엘이디 칩 ;
상기 엘이디 칩이 접착제를 매개로 접착되어 실장되는 실장면을 구비하는 서브스트레이트를 포함하고,
상기 서브스트레이트는 상부면에 상기 엘이디 칩의 하부면적에 비하여 상대적으로 작거나 같은 면적을 갖는 실장면이 일정높이 돌출형성되도록 단차부를 구비하는 엘이디 패키지를 제공한다.
또한, 본 발명은
적어도 하나의 엘이디 칩 ;
상기 엘이디 칩이 접착제를 매개로 접착되어 실장되는 실장면을 구비하는 서브스트레이트를 포함하고,
상기 서브스트레이트는 상부면에 상기 엘이디 칩의 하부면적에 비하여 상대적으로 작거나 같은 면적을 갖는 실장면이 일정높이 돌출형성되도록 구비되는 단차부를 상기 실장면의 외측테두리를 따라 연속적으로 또는 불연속적으로 일정깊이 함몰형성되는 요홈으로 구비하는 것을 특징으로 하는 엘이디 패키지를 제공한다.
상기 서브스트레이트는 상기 엘이디 칩이 실장되는 리드프레임으로 구비되는 것이 바람직하다.
상기 단차부는 바닥면이 상기 서브스트레이트의 외측테두리까지 연장되는 것이 바람직하다.
상기 서브스트레이트는 금속 또는 세라믹으로 이루어지는 기판층의 상부면에 절연층을 형성하고, 절연층상에 패턴회로를 형성하도록 동박층을 구비하는 인쇄회로기판으로 이루어지는 것이 바람직하다.
상기 실장면은 상기 절연층의 상부면에 패턴인쇄되는 동박층으로 구비되고, 상기 단차부는 상기 절연층을 외부노출시키도록 동박층이 제거된 노출영역으로 구비되는 것이 바람직하다.
상기 실장면은 외측에 상기 엘이디 칩과 일단이 와이어본딩된 금속와이어의 타단이 와이어본딩되는 연결패턴을 구비하는 것이 바람직하다.
상기 연결패턴은 상기 실장면의 외측테두리를 따라 연속되거나 비연속적으로 구비되는 것이 바람직하다.
본 발명에 의하면, 엘이디 칩이 실장되는 실장면의 외측테두리에 실장면의 높이를 상대적으로 높이도록 단차부를 함몰형성함으로써 엘이디 칩과 실장면사이에서 개재되는 접착제를 엘이디칩의 가압시 단차부측으로 자연스럽게 흘러 넘치게 하여 엘이디 칩의 외측테두리에서 접착층을 두껍게 형성함과 동시에 엘이디 칩과 실장면사이에서 접착층을 얇게 형성할 수 있기 때문에, 엘이디 칩의 외측테두리에 두껍게 형성되는 접착층에 의해서 엘이디 칩과 서브스트레이트간의 접합강도를 향상시켜 접착불량을 예방할 수 있고, 엘이디칩과 서브스트레이트에 최대한 얇게 형성되는 접착층에 의해서 열저항을 최소화하여 패키지의 방열특성을 향상시킬 수 있는 효과가 얻어진다.
도 1은 본 발명의 제 1 실시예에 따른 엘이디 패키지에 채용되는 서브스트레이트를 도시한 구성도이다.
도 2는 본 발명의 제 1 실시 예에 따른 엘이디 패키지를 도시한 종단면도이다.
도 3은 본 발명의 제 1 실시 예에 따른 엘이디 패키지를 도시한 평면도이다.
도 4는 본 발명의 제 2 실시예에 따른 엘이디 패키지에 채용되는 서브스트레이트를 도시한 구성도이다.
도 5는 본 발명의 제 2 실시 예에 따른 엘이디 패키지를 도시한 종단면도이다.
도 6은 본 발명의 제 2 실시 예에 따른 엘이디 패키지를 도시한 평면도이다.
도 7은 본 발명의 제 3 실시예에 따른 엘이디 패키지에 채용되는 서브스트레이트를 도시한 구성도이다.
도 8은 본 발명의 제 3 실시 예에 따른 엘이디 패키지를 도시한 종단면도이다.
도 9는 본 발명의 제 3 실시 예에 따른 엘이디 패키지를 도시한 평면도이다.
도 10은 본 발명의 실시 예에 따른 엘이디 패키지의 엘이디 칩을 서브스트레이트에 가압하여 실장하는 작업상태도이다.
이하, 본 발명을 바람직한 실시 예와 첨부한 도면을 참고로 하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되는 것은 아니다.
도 1은 본 발명의 제 1 실시예에 따른 엘이디 패키지에 채용되는 서브스트레이트를 도시한 구성도이고, 도 2는 본 발명의 제 1 실시 예에 따른 엘이디 패키지를 도시한 종단면도이며, 도 3은 본 발명의 제 1 실시 예에 따른 엘이디 패키지를 도시한 평면도이다.
먼저, 도 1 내지 도 3을 참조하여 본 발명의 제 1 실시예를 설명한다.
본 발명의 제1 실시 예에 따른 엘이디 패키지(100)는 도 1 내지 도 3에 도시한 바와 같이, 엘이디 칩(110), 서브스트레이트(120)를 포함한다.
상기 서브스트레이트(120)는 적어도 하나의 엘이디 칩(110)이 접착제(130)를 매개로 하여 실장되는바, 이러한 서브스트레이트(120)의 상부면에는 일정높이 돌출형성되는 실장면(125)을 구비하도록 단차부(126)를 형성한다.
상기 실장면(125)은 이에 실장하고자 하는 엘이디 칩(110)의 하부면의 면적에 비하여 상대적으로 작거나 같은 면적을 갖도록 형성된다.
상기 실장면(125)의 노출면은 상기 엘이디 칩(110)의 하부면의 형상과 대략 유사한 형상으로 구비되는 것이 바람직하다.
상기 단차부(126)는 상기 엘이디 칩(110)이 실장되는 실장면(125)을 단차부(126)의 바닥면보다 상대적으로 높게 일정높이 돌출형성하도록 상기 서브스트레이트(120)의 상부면에 일정깊이 함몰형성된다.
여기서, 상기 서브스트레이트(120)는 상기 엘이디 칩(110)이 실장되는 리드프레임(121)으로 구비될 수 있으며, 상기 리드프레임(121)에 실장되는 엘이디 칩(110)은 금속 와이어(140)를 매개로 하여 상기 리드프레임(121)에 인접하는 다른 리드프레임(122)과 전기적으로 연결되는바, 상기 엘이디 칩(110)의 상부면에 형성된 본딩패드(114)에 일단이 와이어본딩되는 금속 와이어(140)의 타단은 다른 리드프레임(122)에 와이어 본딩된다.
상기 단차부(126)의 바닥면은 상기 서브스트레이트(120)의 외측테두리까지 연장되는 것이 바람직하다.
이러한 단차부(126)는 상기 서브스트레이트의 전체두께에 대하여 영향을 주지 않는 범위에서 상기 실장면(125)을 제외하는 상부면 전체에 가압력을 가하는 스탬핑(stamping)공정에 의해서 형성되거나 상기 실장면(125)을 제외하는 상부면 전체를 건식에칭 또는 습식에칭하여 제거하는 에칭(etching)방법에 의해서 형성될 수 있다.
한편, 상기 실장면(125)에 일정량 접착제(130)를 도포하고, 그 상부면에 실장하고자 하는 엘이디 칩(110)을 올려 놓은 상태에서 도 10에 도시한 바와 같이, 엘이디 칩의 상부면에 하부단이 접하는 가압부재(150)에 의해서 직하부로 외력을 제공한 다음 접착제(130)를 경화시키면, 상기 엘이디 칩(110)과 실장면(125)사이에 개재되는 접착제(130)는 가압력에 의해서 외측으로 퍼지면서 접착층을 최대한 얇게 형성할 수 있기 때문에 상기 엘이디 칩(110)의 발광시 발생하는 열을 실장면을 통하여 서브스트레이트(120)로 전달하는 열전달과정에서 발생하는 열저항을 최소화할 수 있는 것이다.
또한, 상기 가압부재(150)에 의한 가압시 상기 실장면(125)의 외측테두리와 단차부(126)사이의 경계영역까지 흘러 넘치게 되는 접착제(130)는 엘이디 칩(110)의 측면과 더불어 상기 단차부(126)를 통해 외부노출되는 엘이디 칩(110)의 하부면 외측테두리와 접하여 접착력을 높이도록 두터운 접착층을 형성하기 때문에 상기 엘이디 칩(110)을 서브스트레이트에 접착고정하는 접합강도를 향상시켜 엘이디 칩의 분리이탈을 방지하고 할 수 있는 것이다.
여기서, 상기 가압부재(150)는 스프링부재(151)의 탄성력에 의해서 직하부로 외력을 전달하는 가압형태로 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 다른 가압형태로 구비될 수도 있으며, 상기 엘이디 칩(110)의 상부면과 접하는 가압부재(150)의 단부에는 가압시 엘이디 칩의 손상을 방지하도록 고무와 같은 완충부재를 구비하는 것이 바람직하다.
도 4는 본 발명의 제 2 실시예에 따른 엘이디 패키지에 채용되는 서브스트레이트를 도시한 구성도이고, 도 5는 본 발명의 제 2 실시 예에 따른 엘이디 패키지를 도시한 종단면도이며, 도 6은 본 발명의 제 2 실시 예에 따른 엘이디 패키지를 도시한 평면도이다.
본 발명의 제2 실시 예에 따른 엘이디 패키지(100a)는 도 4 내지 도 6에 도시한 바와 같이, 엘이디 칩(110)과 서브스트레이트(120)를 포함한다.
상기 서브스트레이트(120)는 제1실시 예에 마찬가지로 상부면에 일정높이 돌출형성되는 실장면(125)을 구비하도록 단차부(126a)를 형성한다.
상기 실장면(125)은 이에 실장하고자 하는 상기 엘이디 칩(110)의 하부면의 면적에 비하여 상대적으로 적은 면적을 갖도록 형성된다.
상기 단차부(126a)는 상기 엘이디 칩(110)이 실장되는 실장면(125)을 단차부(126a)의 바닥면보다 상대적으로 높게 일정높이 돌출형성하도록 상기 실장면(125)의 외측테두리를 따라 일정깊이 함몰형성되는 요홈으로 구비될 수 있다.
이러한 단차부(126a)는 상기 리드프레임(121)의 전체두께에 대하여 영향을 주지 않는 범위에서 상기 실장면(125)을 제외하는 상부면 일부에 가압력을 가하는 스탬핑(stamping)공정에 의해서 상기 실장면(125)의 외측테두리를 따라 연속되는 요홈형태로 형성되거나 상기 실장면(125)을 제외하는 상부면 일부를 건식에칭 또는 습식에칭하여 제거하는 에칭(etching)방법에 의해서 상기 실장면(125)의 외측테두리를 따라 연속되는 요홈형태로 형성될 수 있다.
한편, 상기 실장면(125)에 일정량 접착제(130)를 도포하고, 그 상부면에 실장하고자 하는 엘이디 칩(110)을 올려 놓은 상태에서 상기 엘이디 칩(110)의 상부면에 하부단이 접하는 가압부재(150)에 의해서 직하부로 외력을 제공한 다음 접착제(130)를 경화시키면, 상기와 마찬가지로 엘이디 칩(110)과 실장면(125)사이에서접착제(130)는 가압력에 의해서 외측으로 퍼지면서 열저항을 최소화할 수 있도록 접착층을 최대한 얇게 형성함과 동시에 상기 실장면(125)의 외측테두리와 요홈형태의 단차부(126a)사이의 경계영역까지 흘러 넘치게 되면서 엘이디 칩(110)의 측면과 더불어 상기 단차부(126a)를 통해 외부노출되는 엘이디 칩(110)의 하부면 외측테두리와 접하여 접착력을 높이도록 두터운 접착층을 형성시킬 수 있는 것이다.
도 7은 본 발명의 제 3 실시예에 따른 엘이디 패키지에 채용되는 서브스트레이트를 도시한 구성도이고, 도 8은 본 발명의 제 3 실시 예에 따른 엘이디 패키지를 도시한 종단면도이며, 도 9는 본 발명의 제 3 실시 예에 따른 엘이디 패키지를 도시한 평면도이다.
본 발명의 제3 실시 예에 따른 엘이디 패키지(100b)는 도 7 내지 도 9에 도시한 바와 같이, 엘이디 칩(110)과 서브스트레이트(120)를 포함한다.
상기 서브스트레이트(120a)는 적어도 하나의 엘이디 칩(110)이 접착제(130)를 매개로 실장되는 기판부재로 구비되고, 이러한 서브스트레이트(120)는 금속, 세라믹 또는 레진으로 이루어지는 기판층(120a)의 상부면에 일정두께의 절연층(123)을 형성하고, 상기 절연층(123)상에 패턴회로를 형성하도록 동박층을 구비한 금속기판, 세라믹기판 및 수지기판과 같은 인쇄회로기판으로 이루어질 수 있다.
상기 서브스트레이트(120)는 제1,2 실시 예에 마찬가지로 상부면에 일정높이 돌출형성되는 실장면(125b)을 구비하는바, 상기 실장면(125b)은 상기 절연층(123)의 상부면에 패턴인쇄되는 동박층으로 구비되고, 상기 단차부(126b)는 상기 절연층(123)을 외부노출시키도록 동박층이 제거된 노출영역으로 구비된다.
여기서, 상기 단차부(126b)는 상기 실장면(125b)의 외측테두리를 따라 연속되는 고리형으로 구비되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 기판층(120a)의 외측까지 연장될 수 있다.
또한, 상기 실장면(125b)의 외측에는 이에 실장되는 엘이디 칩과 금속와이어(140)를 매개로 하여 연결되도록 상기 절연층(123)에 패턴인쇄되는 동박층에 의해서 연결패턴(127b)을 구비하고, 상기 실장면(125b)에 실장되는 엘이디 칩(110)은 금속 와이어(140)를 매개로 하여 상기 실장면(125b)에 인접하는 연결패턴(127b)과 전기적으로 연결되는바, 상기 엘이디 칩(110)의 상부면에 형성된 본딩패드(114)에 일단이 와이어본딩되는 금속 와이어(140)의 타단은 연결패턴(127b)에 와이어 본딩된다.
상기 연결패턴(127b)은 상기 실장면(125b)과 절연층이 외부노출되는 단차부를 사이에 두고 이격되며, 이격된 연결패턴은 상기 실장면(125b)의 외측테두리를 따라 연속되는 것으로 도시하고 설명하였지만 이에 한정되는 것은 아니며 비연속적으로 구비될 수도 있다.
한편, 상기 실장면(125b)에 일정량 접착제(130)를 도포하고, 그 상부면에 실장하고자 하는 엘이디 칩(110)을 올려 놓은 상태에서 상기 엘이디 칩(110)의 상부면에 하부단이 접하는 가압부재(150)에 의해서 직하부로 외력을 제공한 다음 접착제(130)를 경화시키면, 상기와 마찬가지로 엘이디 칩(110)과 실장면(125b)사이에서 접착제(130)는 가압력에 의해서 외측으로 퍼지면서 열저항을 최소화할 수 있도록 접착층을 최대한 얇게 형성함과 동시에 상기 실장면(125b)의 외측테두리와 절연층(123)이 외부노출된 단차부(126b)사이의 경계영역까지 흘러 넘치게 되면서 엘이디 칩(110)의 측면과 더불어 상기 단차부(126b)를 통해 외부노출되는 엘이디 칩(110)의 하부면 외측테두리와 접하여 접착력을 높이도록 두터운 접착층을 형성시킬 수 있는 것이다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허 청구 범위에 속하는 것은 당연하다.
110 : 엘이디 칩 120 : 서브스트레이트
120a : 기판층 123 : 절연층
121,122 : 리드프레임 125,125b : 실장면
126,126a,126b : 단차부 127b : 연결패턴
130 : 접착제 150 : 가압부재

Claims (8)

  1. 적어도 하나의 엘이디 칩 ;
    상기 엘이디 칩이 접착제를 매개로 접착되어 실장되는 실장면을 구비하는 서브스트레이트를 포함하고,
    상기 서브스트레이트는 상부면에 상기 엘이디 칩의 하부면적에 비하여 상대적으로 작거나 같은 면적을 갖는 실장면이 일정높이 돌출형성되도록 단차부를 구비하되,
    상기 서브스트레이트는 기판층, 상기 기판층의 상부면에 형성된 절연층 및 상기 절연층 상에 패턴회로를 형성하는 동박층을 포함하며,
    상기 동박층은 상기 실장면을 포함하고,
    상기 단차부는 상기 절연층을 외부로 노출시키도록 상기 동박층이 제거된 노출 영역에 의해 형성된 엘이디 패키지.
  2. 적어도 하나의 엘이디 칩 ;
    상기 엘이디 칩이 접착제를 매개로 접착되어 실장되는 실장면을 구비하는 서브스트레이트를 포함하고,
    상기 서브스트레이트는 상부면에 상기 엘이디 칩의 하부면적에 비하여 상대적으로 작거나 같은 면적을 갖는 실장면이 일정높이 돌출형성되도록 구비되는 단차부를 상기 실장면의 외측테두리를 따라 연속적으로 또는 불연속적으로 일정깊이 함몰형성되는 요홈으로 구비하되,
    상기 서브스트레이트는 기판층, 상기 기판층의 상부면에 형성된 절연층 및 상기 절연층 상에 패턴회로를 형성하는 동박층을 포함하며,
    상기 동박층은 상기 실장면을 포함하고,
    상기 단차부는 상기 절연층을 외부로 노출시키도록 상기 동박층이 제거된 노출 영역에 의해 형성된 엘이디 패키지.
  3. 삭제
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 단차부는 바닥면이 상기 서브스트레이트의 외측테두리까지 연장되는 것을 특징으로 하는 엘이디 패키지.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 기판층은 금속, 세라믹, 레진 중 어느 하나로 이루어지는 엘이디 패키지.
  6. 삭제
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 실장면은 외측에 상기 엘이디 칩과 일단이 와이어본딩된 금속와이어의 타단이 와이어본딩되는 연결패턴을 구비하는 것을 특징으로 하는 엘이디 패키지.
  8. 제 7 항에 있어서,
    상기 연결패턴은 상기 실장면의 외측테두리를 따라 연속되거나 비연속적으로 구비되는 것을 특징으로 하는 엘이디 패키지.
KR1020110005979A 2011-01-20 2011-01-20 엘이디 패키지 KR101752439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110005979A KR101752439B1 (ko) 2011-01-20 2011-01-20 엘이디 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110005979A KR101752439B1 (ko) 2011-01-20 2011-01-20 엘이디 패키지

Publications (2)

Publication Number Publication Date
KR20120084550A KR20120084550A (ko) 2012-07-30
KR101752439B1 true KR101752439B1 (ko) 2017-07-04

Family

ID=46715445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110005979A KR101752439B1 (ko) 2011-01-20 2011-01-20 엘이디 패키지

Country Status (1)

Country Link
KR (1) KR101752439B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300110A (ja) * 2006-04-28 2007-11-15 Taida Electronic Ind Co Ltd 発光装置
JP2010245481A (ja) * 2009-04-10 2010-10-28 Sharp Corp 発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300110A (ja) * 2006-04-28 2007-11-15 Taida Electronic Ind Co Ltd 発光装置
JP2010245481A (ja) * 2009-04-10 2010-10-28 Sharp Corp 発光装置

Also Published As

Publication number Publication date
KR20120084550A (ko) 2012-07-30

Similar Documents

Publication Publication Date Title
KR101694657B1 (ko) 방열 구조를 갖는 반도체 패키지
EP2187459B1 (en) Light emitting device
JP5010693B2 (ja) Ｌｅｄパッケージ
KR101210090B1 (ko) 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
US20140120641A1 (en) Flip chip light emitting device package and manufacturing method thereof
US10667345B2 (en) Method for manufacturing light-emitting device packages, light-emitting device package strip, and light-emitting device package
EP2479810B1 (en) Light-emitting device package and method of manufacturing the same
KR101181112B1 (ko) 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈
JP2007207921A (ja) 表面実装型光半導体デバイスの製造方法
JP2013045888A (ja) 発光装置及びその製造方法
US10643940B2 (en) Electronic device with die being sunk in substrate
TWI469393B (zh) 發光二極體封裝結構及封裝方法
JP6029821B2 (ja) 発光素子パッケージ及びその製造方法
KR101198762B1 (ko) 발광 다이오드 패키지 및 그 제조방법
EP3491678B1 (en) Light emitting device package with reflective side coating
JP2006100759A (ja) 回路装置およびその製造方法
JP2010171217A (ja) 発光素子パッケージ、発光装置、および表示装置
US20130020607A1 (en) Led module and method for manufacturing the same
KR101752439B1 (ko) 엘이디 패키지
KR20080005851A (ko) 발광 장치
TWI425676B (zh) 半導體封裝結構
US20180033935A1 (en) Light emitting device package with reflective side coating
US10784423B2 (en) Light emitting device
JP2011171769A (ja) Ｌｅｄパッケージの包装材
JP5039242B2 (ja) Ｌｅｄパッケージ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant