WO2018056788A1 - 반도체 발광소자 및 이의 제조 방법 - Google Patents

반도체 발광소자 및 이의 제조 방법 Download PDF

Info

Publication number
WO2018056788A1
WO2018056788A1 PCT/KR2017/010623 KR2017010623W WO2018056788A1 WO 2018056788 A1 WO2018056788 A1 WO 2018056788A1 KR 2017010623 W KR2017010623 W KR 2017010623W WO 2018056788 A1 WO2018056788 A1 WO 2018056788A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
emitting device
mask
opening
Prior art date
Application number
PCT/KR2017/010623
Other languages
English (en)
French (fr)
Inventor
전수근
김경민
조영관
백승호
구슬애
정재근
한정우
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160123083A external-priority patent/KR101877743B1/ko
Priority claimed from KR1020160123078A external-priority patent/KR101835631B1/ko
Priority claimed from KR1020160148768A external-priority patent/KR101865786B1/ko
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Publication of WO2018056788A1 publication Critical patent/WO2018056788A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Definitions

  • the present disclosure generally relates to a semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a semiconductor light emitting device having a high luminous efficiency and a method of manufacturing the same.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device.
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • FIG. 1 is a view illustrating an example of a conventional semiconductor light emitting device chip, wherein the semiconductor light emitting device chip has a growth layer 100 (eg, a sapphire substrate) and a buffer layer 200 and a first conductivity on the growth substrate 100.
  • the first semiconductor layer 300 eg n-type GaN layer
  • the active layer 400 that generates light through recombination of electrons and holes (eg, INGaN / (In) GaN MQWs), a second conductivity different from the first conductivity
  • the second semiconductor layer 500 for example, a p-type GaN layer having a plurality of layers is sequentially deposited, and a transmissive conductive film 600 for current diffusion and an electrode 700 serving as a bonding pad are formed thereon.
  • An electrode 800 eg, a Cr / Ni / Au laminated metal pad
  • the buffer layer 200 may be omitted.
  • the semiconductor light emitting device chip of the same type as that of FIG. 1 is called a lateral chip.
  • the growth substrate 100 side is electrically connected to the outside becomes a mounting surface.
  • FIG. 2 is a view showing another example of the semiconductor light emitting device chip disclosed in US Patent No. 7,262,436.
  • the semiconductor light emitting device chip includes a growth substrate 100 and a growth substrate 100, and a first semiconductor having a first conductivity.
  • the layer 300, an active layer 400 that generates light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited thereon, and a growth substrate (
  • the first electrode layer 901, the second electrode layer 902, and the third electrode layer 903, which are formed of three layers for reflecting light toward the side 100, are formed and are exposed by etching.
  • the electrode 800 which functions as a bonding pad is formed on ().
  • the first electrode film 901 may be an Ag reflecting film
  • the second electrode film 902 may be a Ni diffusion barrier film
  • the third electrode film 903 may be an Au bonding layer.
  • a semiconductor light emitting device chip of the same type as that of FIG. 2 is particularly referred to as a flip chip.
  • the electrode 800 formed on the first semiconductor layer 300 is at a height lower than that of the electrode films 901, 902, and 903 formed on the second semiconductor layer 500. It can also be formed.
  • the height reference may be a height from the growth substrate 100.
  • FIG 3 is a view showing an example of a conventional semiconductor light emitting device.
  • the semiconductor light emitting device 100 includes a vertical semiconductor light emitting chip 150 in the lead frames 110 and 120, the mold 130, and the cavity 140, and the cavity 140. Is filled with the encapsulant 170 containing the wavelength converting member 160.
  • the lower surface of the vertical semiconductor light emitting device chip 150 is electrically connected directly to the lead frame 110, and the upper surface is electrically connected to the lead frame 120 by the wire 180.
  • a portion of the light emitted from the vertical semiconductor light emitting device chip 150 may excite the wavelength conversion material 160 to produce light of different colors, and two different lights may be mixed to form white light.
  • the semiconductor light emitting device chip 150 may generate blue light, and light generated by being excited by the wavelength converting material 160 may be yellow light, and blue light and yellow light may be mixed to produce white light.
  • 3 illustrates a semiconductor light emitting device using the vertical semiconductor light emitting device chip 150, but a semiconductor light emitting device having a shape similar to that of FIG. 3 may be manufactured using the semiconductor light emitting device chips illustrated in FIGS. 1 and 2. have.
  • a method of manufacturing a semiconductor light emitting device comprising: disposing a semiconductor light emitting device chip in a first opening of a first mask having a first opening;
  • a semiconductor light emitting device comprising: disposing a semiconductor light emitting device chip having a plurality of semiconductor layers for generating light by recombination of electrons and holes, and a semiconductor light emitting chip having electrodes electrically connected to the plurality of semiconductor layers; Forming an encapsulant in the first opening of the first mask on which the semiconductor light emitting device chip is disposed to cover the semiconductor light emitting device chip; Disposing a first opening of the first mask to correspond to a second opening of the second mask in which the second opening is formed; Transferring the semiconductor light emitting device chip covered with the encapsulant in the first opening of the first mask to the second opening of the second mask; And forming a reflective layer in the second opening of the second mask.
  • a method of manufacturing a semiconductor light emitting device comprising: disposing a semiconductor light emitting device chip in a first opening of a first mask in which a first opening is formed;
  • a semiconductor light emitting device comprising: disposing a semiconductor light emitting device chip having a plurality of semiconductor layers for generating light by recombination of electrons and holes, and a semiconductor light emitting device chip having an electrode electrically connected to the plurality of semiconductor layers; Inserting an encapsulant into a first opening of a first mask in which a semiconductor light emitting device chip is disposed; Separating the integrally formed semiconductor light emitting device chip and the encapsulant from the first mask and disposing the semiconductor light emitting device chip and the encapsulant in the second opening of the second mask having the second opening; And forming a reflective layer in the second opening of the second mask, wherein the width of the lower surface of the first opening is smaller than the width of the upper surface of the first opening.
  • a method of manufacturing a semiconductor light emitting device comprising: disposing a semiconductor light emitting device chip in each opening of a mask in which a plurality of openings are formed; Disposing a semiconductor light emitting device chip having an opening in the opening, the semiconductor light emitting device having a plurality of semiconductor layers for generating light by recombination of electrons and electrons; Inserting an encapsulant into an opening of a mask on which a semiconductor light emitting device chip is disposed; Separating the semiconductor light emitting device chip combined with the encapsulant from the mask and transferring the semiconductor light emitting chip to the fixed plate; Forming a reflective layer by applying a reflective material between the semiconductor light emitting device chips coupled with the encapsulant; And separating the semiconductor light emitting devices into individual semiconductor light emitting devices through a cutting process.
  • a semiconductor light emitting device comprising: a semiconductor light emitting device chip that generates light using a combination of electrons and holes; And an encapsulant containing a light conversion material for converting light generated in the semiconductor light emitting device chip into light having a different wavelength and covering the semiconductor light emitting device chip, wherein the encapsulating material includes a first encapsulating material containing the light converting material; A light-transmitting second encapsulation material which is located under the first encapsulation material and contains an additive material for preventing precipitation of the light conversion material contained in the first encapsulation material, and the first encapsulation material increases as the content of the additive material in the second encapsulation material increases.
  • the precipitation rate in which the light conversion material contained in the ash is precipitated into the second encapsulation material is decreased, and the second encapsulation material contains some light conversion material precipitated from the first encapsulation material among the light conversion materials contained in the first encapsulation material.
  • a semiconductor light emitting device is provided.
  • 1 is a view showing an example of a conventional semiconductor light emitting device chip (Lateral Chip),
  • FIG. 2 is a view showing another example of a flip chip of the semiconductor light emitting device chip disclosed in US Patent No. 7,262,436;
  • 3 is a view showing another example (Vertical Chip) of a conventional semiconductor light emitting device chip
  • FIG. 4 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 5 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 6 is a view for explaining an example of a semiconductor light emitting device chip according to the present disclosure.
  • FIG. 7 to 12 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 13 is a view for explaining another example of the method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 14 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 15 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • 16 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 17 to 24 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 25 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 26 is a view for explaining another example of the method of manufacturing the semiconductor light emitting device according to the present disclosure.
  • FIG. 27 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 29 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 30 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • 31 is a view for explaining another example of a semiconductor light emitting device according to the present disclosure.
  • 32 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • 33 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 34 to 39 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 4 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting element includes a semiconductor light emitting element chip 1, an encapsulant 2, and a reflective layer 3.
  • the semiconductor light emitting device chip 1 will be described as a flip chip having a flip chip having a structure different from that shown in FIG. 2.
  • the semiconductor light emitting device chip 1 is not limited to such a flip chip, and a lateral chip or a vertical chip is also applicable.
  • the semiconductor light emitting device chip 1 includes a growth substrate 10, a plurality of semiconductor layers 30, 40, and 50, a light reflection layer R, a first electrode 80, and a second electrode 70. .
  • sapphire, SiC, Si, GaN, or the like may be used as the growth substrate 10, and the growth substrate 10 may be finally removed.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a first conductivity.
  • the second semiconductor layer 50 having another second conductivity (for example, Mg-doped GaN) is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 to supply electrons.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 to supply holes.
  • a light reflection layer R is interposed between the second semiconductor layer 50 and the first and second electrodes 80 and 70, and the light reflection layer R is an insulating layer such as SiO 2. It may have a multilayer structure including a distributed bragg reflector (DBR) or an omni-directional reflector (ODR).
  • DBR distributed bragg reflector
  • ODR omni-directional reflector
  • a metal reflective film R is provided on the second semiconductor layer 50, a second electrode 70 is provided on the metal reflective film R, and the first semiconductor is exposed by mesa etching. It may be the first electrode 80 different from the layer 30.
  • a transparent conductive film (not shown) may be interposed between the second semiconductor layer 50 and the light reflection layer R.
  • the encapsulant 2 is formed to cover the semiconductor light emitting device chip 1.
  • the encapsulant 2 has a light transmitting property and may be made of one of an epoxy resin and a silicone resin. If necessary, a wavelength converting material may be included.
  • the wavelength converting material may be any type as long as it converts light generated from the active layer 40 of the semiconductor light emitting device chip 1 to light having a different wavelength (eg, pigment, dye, etc.). : YAG, (Sr, Ba, Ca) 2 SiO 4: Eu, etc.) is preferably used.
  • the wavelength conversion material may be determined according to the color of the light emitted from the semiconductor light emitting device, it is well known to those skilled in the art.
  • the first width w1 of the lower surface of the encapsulant 2 on which the semiconductor light emitting device chip 1 is disposed is smaller than the second width w2 of the upper surface on the opposite side. Accordingly, the outer surface of the encapsulant 2 has an inclined surface inclined from the upper surface to the lower surface.
  • the reflective layer 3 is positioned to surround the encapsulant 2.
  • the inner surface of the reflective layer 3 in contact with the side surface of the encapsulant 2 is formed as an inclined surface having the same inclination as that of the outer surface of the encapsulant 2.
  • the width w3 of the lower surface of the reflective layer 30 on the side where the semiconductor light emitting device chip 1 is disposed is larger than the width w4 of the upper surface on the opposite side.
  • the inclination of the reflective layer 3 can be adjusted according to the inclination of the encapsulant 2. As the inclination of the encapsulant 2 increases, the inclination of the reflective layer 3 also increases, and as the inclination of the encapsulant 2 decreases, the inclination of the reflective layer 3 may also decrease.
  • the reflective layer 3 may be formed of a metal having high reflection efficiency, such as aluminum (Al), silver (Ag), distributed Bragg reflector (DBR), or a highly reflective white reflector.
  • the reflective layer 3 may be formed of the same material as the encapsulant 2 and may include a phosphor.
  • the metal reflective layer 3 having high reflectance around the encapsulant 2 By forming the metal reflective layer 3 having high reflectance around the encapsulant 2, the light extraction efficiency of the semiconductor light emitting device can be improved.
  • the wavelength conversion material (not shown) contained in the encapsulant 2 is excited by light (for example, blue light) from the semiconductor light emitting device chip 1 to emit light whose wavelength is converted in all directions. Some of the light emitted from the wavelength converting material comes out of the encapsulant 2, and the other part of the light is reflected and absorbed in the reflective layer 3.
  • the lower surface 31 of the reflective layer 3 has a round shape elevated by surface tension.
  • FIG. 7 to 11 are diagrams for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a first mask 300 having at least one first opening 310 formed on the first base 210 is prepared.
  • a flip chip is suitable as the semiconductor light emitting device chip 1, but it does not exclude a lateral chip or a vertical chip.
  • the first base 210 may be a flexible film or tape, or a rigid metal plate or a nonmetal plate.
  • the film or tape is also not particularly limited and is preferably sticky or adhesive and has heat resistance.
  • heat resistant tape, blue tape, or the like may be used, and various colors or light reflectances may be selected.
  • the metal plate is not particularly limited, and for example, Al, Cu, Ag, Cu-Al alloys, Cu-Ag alloys, Cu-Au alloys, SUS (stainless steel), and the like may be used. Of course you can use it.
  • Plastics can be used as nonmetallic plates, and various colors and light reflectances can be selected.
  • the first base 210 on which the semiconductor light emitting device chip 1 is arranged may be a semiconductor substrate or another expensive substrate.
  • the first mask 300 serves as a guide of the semiconductor light emitting device chip 1 arrangement, an additional pattern forming process is not required on the first base 210.
  • the first mask 300 may be a plastic, metal, or plated member, and at least one first opening 310 is formed.
  • Examples of the material of the first mask 300 may be used as examples of the material of the first base 210. However, the material of the first mask 300 may be hard enough to maintain the shape of the first mask 300 and the first opening 310. It is preferable to select it as a material effective for preventing cracks and cracks.
  • the first base 210 and the first mask 300 may be pressed by external force to contact each other, or may be bonded to each other using an adhesive material.
  • the adhesive material may be variously selected from conductive pastes, insulating pastes, polymer adhesives, and the like, and is not particularly limited. In some temperature ranges, a material that loses adhesive force may be easily separated in the temperature range when the first base 210 and the first mask 300 are separated.
  • One or more first openings 310 formed in the first mask 300 are arranged in a plurality of rows and columns, for example. An upper surface of the first base 210 is exposed by the first opening 310. Of course, the number and arrangement of the first opening 310 can be appropriately changed as necessary.
  • the first width w1 of the lower surface of the first opening 310 is smaller than the second width w2 of the upper surface of the first opening 310. That is, the first opening 310 has a shape of an inclined surface inclined with respect to the first base 210 to be exposed.
  • the inclined surface may be formed flat, but is not limited thereto, and may be formed concave.
  • the first opening 310 may follow the shape of the semiconductor light emitting device chip 1.
  • the semiconductor light emitting device chip 1 is placed on the first base 210 exposed through each first opening 310.
  • the semiconductor light emitting device chip 1 may be formed on the first base by using the device transfer device 600, which will be described later, to correct the position and angle at which the device is placed by recognizing the shape, pattern, or boundary of the first mask 310. And may be positioned above 210.
  • the semiconductor light emitting device chip 1 is placed so that two electrodes 80 and 70 face the upper surface of the first base 210, and thus the two electrodes 80 and 70 are formed by the encapsulant 2 described later. It is exposed from the lower surface of the sealing material 2 without this covering.
  • the encapsulant 2 is formed and cured in each of the first openings 310 by using the first mask 300 as a dam, and then FIG. 8 (c).
  • the semiconductor light emitting device chip 1 and the encapsulant 2 that is, the semiconductor light emitting device chip 1 covered with the encapsulant 2 are integrally formed in the first opening 310 of the first mask 300. It is separated from the first base 210.
  • the first mask 300 may be recognized as a pattern for correcting the position or angle at which the device transfer device 600 will place the semiconductor light emitting device chip 1, and together with this, function as a dam of the encapsulant 2. do.
  • the inclination of the encapsulant 2 is formed equal to the inclination of the first opening 310.
  • the encapsulant 2 may be formed using dispensing, stencils, screen printing, spin coating, or the like. Spray coating is preferred from the viewpoint of uniformity of thickness, internal density of phosphors, and the like.
  • the encapsulant 2 may be one of an epoxy resin and a silicone resin generally used in the semiconductor light emitting device field.
  • a second mask 400 having at least one second opening 410 is prepared on the second base 220.
  • the second base 220 may be formed of the same material as the first base 210. However, the present invention is not limited thereto and may be formed of a material different from that of the first base 210.
  • the second base 220 may be a flexible film or tape, or may be a rigid metal plate or a nonmetal plate.
  • the film or tape is also not particularly limited and is preferably sticky or adhesive and has heat resistance.
  • heat resistant tape, blue tape, or the like may be used, and various colors or light reflectances may be selected.
  • the metal plate is not particularly limited, and for example, Al, Cu, Ag, Cu-Al alloys, Cu-Ag alloys, Cu-Au alloys, SUS (stainless steel), and the like may be used. Of course you can use it.
  • Plastics can be used as nonmetallic plates, and various colors and light reflectances can be selected.
  • the second base 220 on which the semiconductor light emitting device chip 1 is arranged may be a semiconductor substrate or another expensive substrate.
  • the second mask 400 serves as a guide of the semiconductor light emitting device chip 1 arrangement, an additional pattern forming process is not required on the second base 220.
  • the second mask 400 may be a plastic, metal, or plated member, and at least one second opening 410 is formed.
  • Examples of the material of the second mask 400 may be used as examples of the material of the second base 220. However, the material of the second mask 400 may be hard enough to maintain the shape of the second mask 400 and the second opening 410. It is preferable to select it as a material effective for preventing cracks and cracks.
  • the second base 220 and the second mask 400 may be pressed by external force to contact each other, or may be bonded to each other using an adhesive material.
  • the adhesive material may be variously selected from conductive pastes, insulating pastes, polymer adhesives, and the like, and is not particularly limited. In some temperature ranges, a material that loses adhesive force may be easily separated in the temperature range when the second base 220 and the second mask 400 are separated.
  • One or more second openings 410 formed in the second mask 400 are arranged in a plurality of rows and columns, for example.
  • the upper surface of the second base 220 is exposed by the second opening 410.
  • the number and arrangement of the second openings 410 can be appropriately changed as necessary.
  • the second openings 410 have the same width as the upper and lower surfaces.
  • the second opening 410 may follow the shape of the semiconductor light emitting device chip 1, but may have a shape different from that of the semiconductor light emitting device chip 1.
  • the first opening 310 of the first mask 300 and the second opening 410 of the second mask 400 correspond to each other. That is, the first opening 310 of the first mask 300 and the second opening 410 of the second mask 400 are aligned with each other.
  • the first mask 300 may be disposed so that the semiconductor light emitting device chip 1 disposed in the first opening 310 of the first mask 300 does not contact the second opening 410 of the second mask 400. Place it upside down. Since the shape of the first opening 310 of the first mask 300 has an inclined surface inclined toward the semiconductor light emitting device chip 1, the first separation of the first mask 300 is performed by the device isolation apparatus 500 described later. It can be easily separated from the opening 310.
  • the first height t1 of the first mask 300 is formed to be the same as the second height t2 of the second mask 400. In contrast, the first height t1 of the first mask 300 may be formed differently from the second height t2 of the second mask 400.
  • the lower surface 31 of the reflective layer 3 is illustrated in FIG. 5. It has a round shape.
  • the pattern of the first mask 300 may be recognized and the first opening 310 of the first mask 300 may be formed using the device isolation device 500 capable of position and angle correction.
  • the semiconductor light emitting device chip 1 and the encapsulant 2 formed integrally are disposed on the second base 220 exposed by the second opening 410 of the second mask 400.
  • first opening 310 of the first mask 300 a wide portion of the first mask 300 is positioned to face the second opening 410 of the second mask 400, whereby the semiconductor light emitting device chip 1 that is integrally formed is formed. And the encapsulant 2 is disposed on the exposed second base 220.
  • the width of the second opening 410 of the second mask 400 is wider than the width of the first opening 310 of the first mask 300 so that the semiconductor light emitting device chip 1 and the encapsulant are integrally formed. (2) may be easily positioned on the exposed second base 220.
  • the reflective layer 3 is formed to surround the encapsulant 2 in the second opening 410 of the second mask 400.
  • a material for forming the reflective layer 3 is supplied to the second opening 410 by a dispenser (not shown) and cured to form the reflective layer 3 surrounding the periphery of the encapsulant 2.
  • the dispenser may control the speed, amount, etc. of supplying the material forming the reflective layer 3.
  • the reflective layer 3 is formed of a material that reflects light.
  • it is formed of a white material having high reflectance, that is, white silicon.
  • the inner surface of the reflective layer 3 in contact with the side surface of the encapsulant 2 is formed as an inclined surface having the same inclination as the inclination of the encapsulant 2.
  • the semiconductor light emitting device which is integrally formed in the second opening 410 of the second mask 400, is picked up by using the device transfer device 600. 220 and the second mask 400.
  • the semiconductor light emitting device chip 1 When the semiconductor light emitting device chip 1, the encapsulant 2, and the reflective layer 3 are integrally formed under the second base 220, the semiconductor light emitting device chip 1 may be integrally formed from the second base 220. 1), the encapsulant 2 and the reflective layer 3 fall off, and at that moment, the semiconductor light emitting device chip 1, the encapsulant 2 and the reflective layer 3, in which the element transfer device 600 is integrally formed, are electrically adsorbed or It can be adsorbed in vacuum.
  • the inclined surface of the reflective layer 3 is formed using the first mask 300 having a predetermined inclination, a separate cutting process is unnecessary, and thus the semiconductor light emitting device is not physically affected.
  • FIG. 13 is a diagram for describing another example of a process of placing the semiconductor light emitting device chip 1 and the encapsulant 2 integrally formed on the second base 220 exposed through the second opening 410.
  • the device transfer device 600 may pick-up each of the semiconductor light emitting device chip 1 and the encapsulant 2 integrally formed on the first base 210 and may include a second mask ( Over the second base 220 exposed by the second opening 410 of 400.
  • a process of providing an integrally formed semiconductor light emitting device chip 1 and an encapsulant 2 on the first base 210 by using an element array device may be preceded. have.
  • an element array device eg, a sorter
  • FIG. 13A when the semiconductor light emitting device chip 1 and the encapsulant 2 are integrally formed under the first base 210, a pin or a rod is integrally formed from the first base 210.
  • the semiconductor light emitting device chip 1 and the encapsulation material 2 fall off, and at this moment, the semiconductor light emitting device chip 1 and the encapsulation material 2, in which the element transfer device 600 is integrally formed, may be electrically adsorbed or vacuum adsorbed. .
  • the device transfer device 600 moves over the second base 220 to store the semiconductor light emitting device chip 1 and the encapsulant 2 integrally formed in the second opening 410. Release.
  • the semiconductor light emitting device chip 101 is placed so that two electrodes 80 and 70 face the upper surface of the second base 220, so that the two electrodes 80 and 70 are covered by the encapsulant 2. Rather, it is exposed from the lower surface of the sealing material 2.
  • any device capable of recognizing a pattern or a shape and correcting a position to be transferred or an angle of an object may be used regardless of its name.
  • FIG. 14 is a view showing another example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a lens 700 formed on the encapsulant 2.
  • the lens 700 may be formed using a light transmitting resin.
  • 15 is a view for explaining an example of the semiconductor light emitting device 100 according to the present disclosure.
  • the semiconductor light emitting device 100 includes a semiconductor light emitting device chip 1, an encapsulant 2, and a reflective layer 3.
  • the semiconductor light emitting device chip 1 will be described as a flip chip having a flip chip having a structure different from that shown in FIG. 2.
  • the semiconductor light emitting device chip 1 is not limited to such a flip chip, and a lateral chip or a vertical chip is also applicable.
  • the semiconductor light emitting device chip 1 includes a growth substrate 10, a plurality of semiconductor layers 30, 40, and 50, a light reflection layer R, a first electrode 80, and a second electrode 70. .
  • sapphire, SiC, Si, GaN, or the like may be used as the growth substrate 10, and the growth substrate 10 may be finally removed.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a first conductivity.
  • the second semiconductor layer 50 having another second conductivity (for example, Mg-doped GaN) is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 to supply electrons.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 to supply holes.
  • a light reflection layer R is interposed between the second semiconductor layer 50 and the first and second electrodes 80 and 70, and the light reflection layer R is an insulating layer such as SiO 2. It may have a multilayer structure including a distributed bragg reflector (DBR) or an omni-directional reflector (ODR).
  • DBR distributed bragg reflector
  • ODR omni-directional reflector
  • a metal reflective film R is provided on the second semiconductor layer 50, a second electrode 70 is provided on the metal reflective film R, and the first semiconductor is exposed by mesa etching. It may be the first electrode 80 different from the layer 30.
  • a transparent conductive film (not shown) may be interposed between the second semiconductor layer 50 and the light reflection layer R.
  • the encapsulant 2 is formed to cover the semiconductor light emitting device chip 1 with reference to FIG. 15.
  • the encapsulant 2 has a light transmitting property and may be made of one of an epoxy resin and a silicone resin. If necessary, a wavelength converting material may be included.
  • the wavelength converting material may be any type as long as it converts light generated from the active layer 40 of the semiconductor light emitting device chip 1 to light having a different wavelength (eg, pigment, dye, etc.). : YAG, (Sr, Ba, Ca) 2 SiO 4: Eu, etc.) is preferably used.
  • the wavelength conversion material may be determined according to the color of light emitted from the semiconductor light emitting device 100, and is well known to those skilled in the art.
  • the width W1 of the lower surface of the encapsulant 2 on which the semiconductor light emitting device chip 1 is disposed is smaller than the width W2 of the upper surface on the opposite side. Accordingly, the outer surface of the encapsulant 2 has an inclined surface inclined from the upper surface to the lower surface.
  • the reflective layer 3 is positioned to surround the encapsulant 2.
  • the inner surface of the reflective layer 3 in contact with the side surface of the sealing material 2 is inclined in the lower surface direction of the sealing material 2.
  • the width W3 of the lower surface of the reflective layer 30 is larger than the width W4 of the upper surface on the opposite side. Since the reflective layer 3 is formed to be inclined toward the lower surface of the encapsulant 2, the light extraction efficiency can be further improved.
  • the reflective layer 3 may be formed of a metal having high reflection efficiency, such as aluminum (Al), silver (Ag), distributed Bragg reflector (DBR), or a highly reflective white reflector.
  • the reflective layer 3 may be formed of the same material as the encapsulant 2 and may include a phosphor.
  • the light extraction efficiency of the semiconductor light emitting device 100 can be improved by forming the metal reflective layer 3 having a high reflectance around the encapsulant 2.
  • the light emitted from the side surface of the semiconductor light emitting device chip 1 is partially absorbed by the reflective layer 3 and partly reflected to extract light onto the upper surface of the semiconductor light emitting device 100. 100 can be obtained.
  • the lower surface 31 of the reflective layer 3 has a round shape elevated by surface tension.
  • 17 to 24 are diagrams for describing an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a mask 1100 having at least one opening 1200 formed on the first base 1000 is prepared as shown in FIG. 17.
  • (A) is a top view
  • (b) is sectional drawing along AA '.
  • the first base 1000 may be a flexible film or tape, or may be a rigid metal plate or a nonmetal plate.
  • the film or tape is also not particularly limited and is preferably sticky or adhesive and has heat resistance.
  • heat resistant tape, blue tape, or the like may be used, and various colors or light reflectances may be selected.
  • the metal plate is not particularly limited, and for example, Al, Cu, Ag, Cu-Al alloys, Cu-Ag alloys, Cu-Au alloys, SUS (stainless steel), and the like may be used. Of course you can use it.
  • Plastics can be used as nonmetallic plates, and various colors and light reflectances can be selected.
  • the first base 1000 on which the semiconductor light emitting device chips 1 are arranged may not be a semiconductor substrate or another expensive substrate.
  • the mask 1100 serves as a guide of the semiconductor light emitting device chip 1 arrangement, an additional pattern forming process is not required on the first base 1000.
  • the mask 1100 is shown in a 5 * 5 arrangement, but is not limited thereto.
  • the mask 1100 may be a plastic, metal, or plated member, and at least one opening 1200 may be formed.
  • Examples of the material of the mask 1100 may be used as examples of the material of the first base 1000, but a material hard to some extent is preferable to maintain the shape of the mask 1100 and the opening 1200. It is desirable to select a material effective for preventing cracking.
  • the first base 1000 and the mask 1100 may be pressed by external force to contact each other or may be bonded to each other using an adhesive material.
  • the adhesive material may be variously selected from conductive pastes, insulating pastes, polymer adhesives, and the like, and is not particularly limited. In some temperature ranges, a material that loses adhesive force may be easily separated in the temperature range when the first base 1000 and the mask 1100 are separated.
  • the one or more openings 1200 formed in the mask 1100 are, for example, arranged in a plurality of rows and columns.
  • the upper surface of the base 1100 is exposed by the opening 1200.
  • the number and arrangement of the openings 1200 may be appropriately changed as necessary.
  • the width W1 of the lower surface of the opening 1200 is preferably smaller than the width W2 of the upper surface of the opening 1200.
  • the opening 1200 has a shape of an inclined surface inclined from an upper surface to a lower surface.
  • the inclined surface may be formed flat, but is not limited thereto, and may be formed concave.
  • the opening 1200 may follow the shape of the semiconductor light emitting device chip 1.
  • one semiconductor light emitting device chip 1 is disposed on the first base 1000 exposed through each opening 1200.
  • the semiconductor light emitting device chip 1 may be formed by using the device transfer device A2, which will be described later, to correct the position and angle at which the device is placed by recognizing the shape, pattern, or boundary of the mask 1100. Can be placed on the
  • the two electrodes 80 and 70 are exposed to the lower surface of the first base 1000, and thus the two electrodes 80 and 70 are formed by the encapsulant 2 described later. ) Is not covered and is exposed in the lower surface direction of the encapsulant 2.
  • the encapsulant 2 is formed by administering and curing an epoxy resin or a silicone resin in each opening 1200 using the mask 1100 as a dam.
  • the mask 1100 may be recognized as a pattern for correcting a position or an angle at which the device transfer device A2 will place the semiconductor light emitting device chip 1, and together with this, function as a dam of the encapsulant 2.
  • the encapsulant 2 may be formed using dispensing, stencils, screen printing, spin coating, or the like, and may be one of epoxy resins and silicone resins generally used in the semiconductor light emitting device field. Spray coating is preferred from the viewpoint of uniformity of thickness, internal density of phosphors, and the like.
  • the semiconductor light emitting device chip 1 coupled with the encapsulant 2 having the inclined surface in the opening 1200 of the mask 1100 is separated from the mask 1100 to form a second base ( 2000).
  • the second base 2000 may be a temporary fixing plate.
  • the second base 2000 may be formed of the same material as the first base 1000. However, the present invention is not limited thereto and may be formed of a material different from that of the first base 1000.
  • the top surface of the encapsulant 2 is disposed to correspond to the second base 2000.
  • the semiconductor light emitting device chip 1 coupled to the encapsulant 2 having the inclined surface is transferred from the mask 1100 to the second base 2000 by using the device isolation device A1.
  • the semiconductor light emitting device chip 1 combined with the encapsulant 2 having the inclined surface is disposed upside down to be smoothly transferred from the mask 1100 to the second base 2000. That is, the inclined surface inclined from the upper surface of the encapsulant 2 to the lower surface may be inverted to be smoothly transferred from the mask 1100 to the second base 2000.
  • the second base 2000 includes a separate wall 2100, and a semiconductor light emitting device chip 1 coupled to the encapsulant 2 having an inclined surface by maintaining a predetermined distance from the mask 1100 by the wall 2100. ) May be smoothly transferred from the mask 1100 to the second base 2000.
  • the wall 2100 of the second base 2000 may be omitted.
  • the height of the wall 2100 of the second base 2000 may be the same as the height of the mask 1100. However, in contrast, the height of the wall 2100 of the second base 2000 may be different from that of the mask 1100. For example, when the height of the wall 2100 of the second base 2000 is smaller than the height of the mask 1100, the lower surface 31 of the reflective layer 3 may have a round shape as illustrated in FIG. 16.
  • the semiconductor light emitting device chip 1 coupled with the encapsulant 2 having the inclined surface without the first base 1000 removed is picked up using the element transfer device A2. up) to separate from the first base 1000 and disposed between the walls 2100 of the second base 2000.
  • the semiconductor light emitting device chip 1 coupled with the encapsulant 2 having the inclined surface is disposed between the walls 2100 of the second base 2000 at predetermined intervals.
  • (A) is sectional drawing
  • FIG. 21 (b) is a top view.
  • FIG. 22 a reflective material is applied between the semiconductor light emitting device chip 1 coupled with the encapsulant 2 having the inclined surface to form the reflective layer 3.
  • the wall 2100 of the second base 2000 functions as a dam.
  • (A) is sectional drawing
  • FIG. 22 (b) is a top view.
  • the reflective material 3 is supplied into the wall 2100 of the second base 2000 with a dispenser and cured to form a reflective layer 3 surrounding the periphery of the encapsulant 2.
  • the dispenser may control the speed, amount, etc. of supplying the material forming the reflective layer 3.
  • the reflective layer 3 is formed of a reflective material that reflects light, and is formed of, for example, a white material having a high reflectance, that is, white silicon.
  • the inner surface of the reflective layer 3 in contact with the side surface of the encapsulant 2 is formed as an inclined surface by the inclined surface of the encapsulant 2.
  • FIG. 23 is sectional drawing, and FIG. 23 (b) is a top view.
  • the cutting grooves 220 are formed in one direction between the reflective layers 3 positioned between the semiconductor light emitting device chips 1.
  • the cutting groove 220 is formed in a straight direction, but is not limited thereto.
  • the cutting groove 2200 may be formed by a separate cutting process, that is, sawing or scribing.
  • the cutting groove 2200 is preferably formed to be formed as a separate semiconductor light emitting device, but is not limited thereto and may be cut to include two or more semiconductor light emitting devices.
  • FIG. 24 (a) is a view for explaining an example of a method of manufacturing a one-side light emitting semiconductor light emitting device according to the present disclosure
  • Figure 24 (b) is a perspective view of a one-side light emitting semiconductor light emitting device according to the present disclosure
  • 24 (c) is a plan view of the one-side light emitting semiconductor light emitting device according to the present disclosure
  • FIG. 24 (d) is a sectional view of the one-side light emitting semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device 100 in which pins or rods are integrally formed under the second base 2000 is hit, the semiconductor light emitting device 100 is cut from the second base 2000.
  • the element transfer device A1 may electrically adsorb or vacuum adsorb the semiconductor light emitting element 100 at that moment.
  • a single-side light emitting semiconductor light emitting device 100 through which light is extracted to an upper surface of the semiconductor light emitting device 100 may be obtained.
  • FIG. 25 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 25A is a plan view illustrating another example of a method of manufacturing a one-side light emitting semiconductor light emitting device according to the present disclosure
  • FIG. 25B is a view of the one-side light emitting semiconductor light emitting device shown in FIG. 25A.
  • 25 (c) is a plan view for explaining another example of the one-side light emitting semiconductor light emitting device shown in FIG. 25 (a)
  • the semiconductor light emitting devices 200a, 200b, and 200c have one surface including two or more semiconductor light emitting devices from which light is extracted to the top surface of the semiconductor light emitting devices 200a, 200b, and 200c.
  • Light emitting semiconductor light emitting elements 200a, 200b, and 200c are included.
  • the semiconductor light emitting device 100 has the same characteristics as those of the semiconductor light emitting device 100 of FIGS. 15, 17, and 24.
  • the semiconductor light emitting device having a 2 * 2, 2 * 1 or 1 * 2 array by the cutting grooves 2300 as shown in FIG. 25 (a). (200a, 200b, 200c).
  • Such semiconductor light emitting devices 200a, 200b, and 200c are formed by arranging one semiconductor light emitting device chip 1 in one opening 1200 of the mask 1100 shown in FIG.
  • the semiconductor light emitting device is cut into 1 * 2, 2 * 1 or 2 * 2 arrays has been described, but is not limited thereto.
  • FIG. 26 is a view for explaining another example of the method of manufacturing the semiconductor light emitting device according to the present disclosure.
  • (A) is a top view
  • FIG. 26 (b) is sectional drawing along BB '.
  • FIG. 27 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 27A is a plan view illustrating another example of a method of manufacturing a one-side light emitting semiconductor light emitting device according to the present disclosure
  • FIG. 27B is a one-side light emitting semiconductor light emitting device shown in FIG. 27A.
  • FIG. 27 (c) is a plan view for explaining another example of a method of manufacturing a single-side light emitting semiconductor light emitting device according to the present disclosure
  • two semiconductor light emitting device chips 11 are disposed in one opening 3200.
  • the mask 3100 formed on the first base 3000 preferably includes an opening 3200 formed in a 2 * 5 array, but is not limited thereto.
  • two semiconductor light emitting device chips 11 are disposed on the first base 3000 exposed through each opening 3200, but the present invention is not limited thereto.
  • One or two or more semiconductor light emitting devices are not limited thereto. Chips may be placed.
  • the semiconductor light emitting devices 300a and 300b include one-side light emitting semiconductor light emitting devices 300a and 300b including two semiconductor light emitting devices from which light is extracted to the upper surfaces of the semiconductor light emitting devices 300a and 300b. ). Except for the semiconductor light emitting devices 300a and 300b including the plurality of semiconductor light emitting devices, the semiconductor light emitting device 100 has the same characteristics as those of the semiconductor light emitting device 100 of FIGS. 15 and 17 to 24.
  • cutting grooves 4300 are formed between the semiconductor light emitting devices 300a to be separated into individual semiconductor light emitting devices 300a.
  • the second base 4000 is not cut.
  • the second base 4000 may include a wall 4100 functioning as a dam, and the wall 4100 may be omitted.
  • the semiconductor light emitting devices 300a when the semiconductor light emitting devices 300a are cut in a 1 * 2 array by the cutting grooves 4300, the top surfaces of two semiconductor light emitting devices 300a formed in a 1 * 2 array. Thus, the single-side semiconductor light emitting device 300a from which light is extracted can be obtained.
  • the semiconductor light emitting device 300a By disposing two semiconductor light emitting device chips 11 in each opening 3200, the semiconductor light emitting device 300a includes two semiconductor light emitting device chips 11.
  • the cutting grooves 4400 are formed between the semiconductor light emitting devices 300b to be separated into individual semiconductor light emitting devices 300b. .
  • the second base 4000 is not cut.
  • the second base 4000 may include a wall 4100 functioning as a dam, and the wall 4100 may be omitted.
  • the semiconductor light emitting devices 300b when the semiconductor light emitting devices 300b are cut in the 2 * 1 array by the cutting grooves 4400, the top surfaces of the two semiconductor light emitting devices 300b formed in the 2 * 1 array. Thus, one-side semiconductor light emitting device 300b from which light is extracted can be obtained.
  • the semiconductor light emitting device 300b By disposing two semiconductor light emitting device chips 11 in each opening 3200, the semiconductor light emitting device 300b includes two semiconductor light emitting device chips 11.
  • Such semiconductor light emitting devices 300a and 300b are formed by arranging two semiconductor light emitting device chips 11 in one opening 3200 of the mask 3100 illustrated in FIG. 16, respectively. Regardless of the cutting grooves 4300 and 4400 cut into one array, the light emitting diodes include one-side light emitting semiconductor light emitting devices 300a and 300b from which light is extracted to the upper surfaces of the semiconductor light emitting devices 300a and 300b. In the present example, the case where the semiconductor light emitting device is cut in a 1 * 2 or 1 * 2 array has been described, but is not limited thereto.
  • FIG. 28 is a view for explaining another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • (A) is a top view, and (b) is sectional drawing along BB '.
  • FIG. 29 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 29A is a plan view illustrating another example of a method of manufacturing a three-side light emitting semiconductor light emitting device according to the present disclosure
  • FIG. 29B is a three-side light emitting semiconductor light emitting device shown in FIG. 29A.
  • 29 is a perspective view for explaining an example of FIG. 29C is a plan view for explaining an example of the three-side light emitting semiconductor light emitting device shown in FIG. 29A.
  • the mask 5100 formed on the first base 5000 preferably includes an opening 5200 formed in a 1 * 5 array, but is not limited thereto.
  • five semiconductor light emitting device chips 111 are disposed in the horizontal direction on the first base 5000 exposed through each opening 5200, but the present invention is not limited thereto.
  • the semiconductor light emitting device chip may be disposed.
  • each of the semiconductor light emitting devices 400a includes a three-sided light emitting semiconductor light emitting device including one semiconductor light emitting device from which light is extracted from both the upper surface and the horizontal side of the semiconductor light emitting device 400a ( 400a). Except for the three-side semiconductor light emitting device 400a which emits light on both sides of the upper surface and the horizontal direction, it has the same characteristics as the semiconductor light emitting device 100 shown in FIGS. 15, 17, and 24.
  • cutting grooves 6300 are formed between the semiconductor light emitting devices 400a to be separated into individual semiconductor light emitting devices 400a, as shown in FIG. .
  • the second base 6000 is not cut.
  • the second base 6000 may include a wall 6100 that functions as a dam, and the wall 6100 may be omitted.
  • FIG. 30 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 30A is a view for explaining an example of a method of manufacturing a three-side light emitting semiconductor light emitting device according to the present disclosure
  • FIG. 30B is a view of the three-side light emitting semiconductor light emitting device shown in FIG. 30A is a perspective view illustrating an example
  • FIG. 30C is a plan view illustrating an example of the three-side light emitting semiconductor light emitting device illustrated in FIG. 30A.
  • the mask 5100 formed on the first base 5000 preferably includes an opening 5200 formed in a 5 * 1 array, but is not limited thereto.
  • five semiconductor light emitting device chips 111 are disposed in the vertical direction on the first base 5000 exposed through each opening 5200, but the present invention is not limited thereto.
  • the semiconductor light emitting device chip may be disposed.
  • each of the semiconductor light emitting devices 400b includes a three-sided light emitting semiconductor light emitting device including one semiconductor light emitting device from which light is extracted to both top and vertical sides of the semiconductor light emitting device 400b ( 400b). Except for the three-sided semiconductor light emitting device 400b which emits light at both the upper surface and the vertical side, the semiconductor light emitting device 100 has the same characteristics as the semiconductor light emitting device 100 described with reference to FIGS. 15 and 17 to 24.
  • cutting grooves 6400 are formed between the semiconductor light emitting devices 400b to be separated into individual semiconductor light emitting devices 400b.
  • the second base 6000 is not cut.
  • the second base 6000 may include a wall 6100 that functions as a dam, and the wall 6100 may be omitted.
  • FIG. 31 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 31A illustrates an example of a method of manufacturing a three-side light emitting semiconductor light emitting device according to the present disclosure
  • FIG. 31B illustrates a three-side light emitting semiconductor light emitting device shown in FIG. 31A. It is a top view for demonstrating an example.
  • the semiconductor light emitting device 500 includes a three-side light emitting semiconductor light emitting device 500 including two semiconductor light emitting devices from which light is extracted from both top and vertical sides thereof. Except for the three-side semiconductor light emitting device 500 that emits light at both the upper surface and the vertical side, the semiconductor light emitting device 100 has the same characteristics as the semiconductor light emitting device 100 of FIGS. 15 and 17 to 24.
  • cutting grooves 6500 are formed between the semiconductor light emitting devices 500 to be separated into individual semiconductor light emitting devices 500.
  • the second base 6000 is not cut.
  • the second base 6000 may include a wall 6100 that functions as a dam, and the wall 6100 may be omitted.
  • the semiconductor light emitting device 500 formed in the 5 * 1 array that is, the vertical direction is cut into the 2 * 1 array by the cutting groove 6500
  • the 2 * 1 array is used.
  • a three-sided semiconductor light emitting device 500 in which light is extracted from both the upper surfaces of the two semiconductor light emitting devices 500 and the vertical side surfaces thereof may be obtained.
  • the order of the manufacturing method of the semiconductor light emitting device according to the present disclosure may be included in the scope of the present disclosure in a range that can be easily changed by those skilled in the art.
  • FIG. 32 is a view illustrating an example of a semiconductor light emitting device according to the present disclosure
  • FIG. 33 is a view illustrating another example of a semiconductor light emitting device according to the present disclosure
  • FIG. 6 is a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a semiconductor light emitting device chip 1 and an encapsulant 2.
  • the semiconductor light emitting device chip 1 will be described as a flip chip having a flip chip having a structure different from that shown in FIG. 2.
  • the semiconductor light emitting device chip 1 is not limited to such a flip chip, and a lateral chip or a vertical chip is also applicable.
  • the semiconductor light emitting device chip 1 includes a growth substrate 10, a plurality of semiconductor layers 30, 40, and 50, a light reflection layer R, a first electrode 80, and a second electrode 70. .
  • sapphire, SiC, Si, GaN, or the like may be used as the growth substrate 10, and the growth substrate 10 may be finally removed.
  • the plurality of semiconductor layers 30, 40, and 50 may include a buffer layer (not shown) formed on the growth substrate 10, a first semiconductor layer 30 having a first conductivity (eg, Si-doped GaN), and a first conductivity.
  • the second semiconductor layer 50 having another second conductivity (for example, Mg-doped GaN) is interposed between the first semiconductor layer 30 and the second semiconductor layer 50 and generates light through recombination of electrons and holes.
  • An active layer 40 eg, an InGaN / (In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer may be omitted.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the first electrode 80 is in electrical communication with the first semiconductor layer 30 to supply electrons.
  • the second electrode 70 is in electrical communication with the second semiconductor layer 50 to supply holes.
  • a light reflection layer R is interposed between the second semiconductor layer 50 and the first and second electrodes 80 and 70, and the light reflection layer R is an insulating layer such as SiO 2. It may have a multilayer structure including a distributed bragg reflector (DBR) or an omni-directional reflector (ODR).
  • DBR distributed bragg reflector
  • ODR omni-directional reflector
  • a metal reflective film R is provided on the second semiconductor layer 50, a second electrode 70 is provided on the metal reflective film R, and the first semiconductor is exposed by mesa etching. It may be the first electrode 80 different from the layer 30.
  • a transparent conductive film (not shown) may be interposed between the second semiconductor layer 50 and the light reflection layer R.
  • the encapsulant 2 is positioned below the first encapsulant 20 containing the light converting material A, and the first encapsulating material 20 to prevent precipitation of the light converting material A.
  • the 2nd sealing material 22 containing the additive F to be adjusted is included.
  • the first encapsulant 20 contains the light conversion material A and has an upper surface and a side surface facing the surface on which the first electrode 70 and the second electrode 80 of the semiconductor light emitting device chip 1 are exposed. It is formed to wrap.
  • the light conversion material A of the first encapsulation material 20 is excited by light (for example, blue light) from the semiconductor light emitting device chip 1 and emits light whose wavelength is converted in all directions. Some of the light emitted from the light converting material A comes out of the first encapsulation paper 20, and the other part of the light is reflected and absorbed by the semiconductor light emitting device chip 1.
  • the light converting material (A) may be any type as long as it converts the light generated from the active layer of the semiconductor light emitting device chip into light of a different wavelength (e.g., pigments, dyes, etc.).
  • YAG, (Sr, Ba, Ca) 2 SiO 4: Eu, etc. is preferably used.
  • the second encapsulation material 22 contains an additive F and is positioned below the first encapsulation material 20, and is formed to surround a portion of the side surface of the semiconductor light emitting device chip 1.
  • the additive F of the second encapsulation material 22 controls the precipitation of the light conversion material A contained in the first encapsulation material 20 into the second encapsulation material 22.
  • content of the additive F in the second encapsulation material 22 increases, precipitation of the light conversion material A contained in the first encapsulation material 20 into the second encapsulation material 22 decreases.
  • content of the additive F of the 2nd sealing material 22 is about 0.1% or more and 10% or less.
  • the settling speed of the conversion material A progresses rapidly from the first encapsulation material 20 to the second encapsulation material 22, so that scattering of light increases and thus
  • the settling speed of the conversion material A progresses slowly from the first encapsulation material 20 to the second encapsulation material 22, thereby converting the conversion material ( A) may be located only on the upper side of the second encapsulant 22.
  • the second encapsulant 22 contains a smaller amount of light converting material A than the first encapsulant 20, light scattered from the second encapsulant 22 in all directions is reduced to scatter the light. Internal reflections can be reduced. That is, reflection and absorption in the semiconductor light emitting device chip 1 may be reduced and may be better emitted out of the second encapsulant 20.
  • the density of the light conversion material A located in the first encapsulation material 20 is higher than the density of the light conversion material A located in the second encapsulation material 22.
  • the density of the light conversion material A in the region where the semiconductor light emitting device chip 1 is located is higher than the density of the light conversion material in the region where the semiconductor light emitting device chip 1 is not located.
  • the 2nd sealing material 22 contains the light conversion material A precipitated from the 1st sealing material 20, and does not contain another light conversion material.
  • the second encapsulation material 22 contains some of the light conversion material A precipitated from the first encapsulation material 20 among the light conversion materials A contained in the first encapsulation material 20.
  • the amount of the light conversion material A precipitated from the first encapsulation material 20 to the second encapsulation material 22 by the additive F of the second encapsulation material 22 is the first encapsulation material 20. It is possible to improve the uniformity of the amount of light emitted from the semiconductor light emitting device to the outside by reducing the amount of light conversion material (A) remaining in the). That is, the extraction efficiency can be improved by making the amount of light emitted to the upper surface of the semiconductor light emitting device chip 1 and the amount of light emitted to the side uniform.
  • the additive (F) reduces the amount of the light conversion material (A) precipitated from the first encapsulant 20, and uses silicon oxide (sio2), titanium dioxide (tio2) and the like.
  • the first encapsulant 20 is formed to a first thickness t1
  • the second encapsulant 22 is formed to a second thickness t2.
  • the first thickness t1 of the first encapsulation material 20 is preferably formed thicker than the second thickness t2 of the second encapsulation material 22.
  • the first thickness t1 may be 200 ⁇ m
  • the second thickness t2 may be 150 ⁇ m.
  • the present invention is not limited thereto, and the first encapsulation material 20 and the second encapsulation material 22 may have the same thickness, or the first encapsulation material 20 may be formed thinner than the thickness of the second encapsulation material 22. May be
  • the first encapsulation material 20 and the second encapsulation material 22 may be formed of an epoxy resin, a silicone resin, or the like generally used in the semiconductor light emitting device field.
  • the refractive index of the first encapsulant 20 may be different from the refractive index of the second encapsulant 22.
  • the refractive index of the first encapsulant 20 may be 1.4 and the refractive index of the second encapsulant 22 may be 1.5.
  • the first encapsulation material 20 and the second encapsulation material 22 may be formed of the same material or may have the same refractive index.
  • the first encapsulation material 20 and the second encapsulation material 22 may be made of a material such as transparent silicon.
  • the first encapsulating material 20 and the second encapsulating material 22 may be made of a material having a different viscosity and / or curing rate, as necessary.
  • the first encapsulation material 20 is positioned on the top surface of the second encapsulation material 22 and the semiconductor light emitting device chip 1, and the second encapsulation material 22 is It may be formed to surround the entire side of the semiconductor light emitting device chip (1).
  • FIG. 34 to 38 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the method of manufacturing a semiconductor light emitting device first, referring to FIG. 34, at least one opening on a base 201 is illustrated.
  • a mask 300 having the 301 formed thereon is provided.
  • a flip chip is suitable as the semiconductor light emitting device chip 1, but it does not exclude a lateral chip or a vertical chip.
  • Base 201 may be a flexible film or tape, or a rigid metal plate or a nonmetal plate.
  • the film or tape is also not particularly limited and is preferably sticky or adhesive and has heat resistance.
  • heat resistant tape, blue tape, or the like may be used, and various colors or light reflectances may be selected.
  • the metal plate is not particularly limited, and for example, Al, Cu, Ag, Cu-Al alloys, Cu-Ag alloys, Cu-Au alloys, SUS (stainless steel), and the like may be used. Of course you can use it.
  • Plastics may be used as the nonmetallic plate, and various colors or light reflectances may be selected.
  • the base 201 on which the semiconductor light emitting device chips 1 are arranged is not a semiconductor substrate or another expensive substrate.
  • the mask 300 serves as a guide of the semiconductor light emitting device chip 1 arrangement, an additional pattern forming process is not required for the base 201.
  • the mask 300 may be a plastic, metal, or plated member, and one or more openings 301 are formed.
  • Examples of the material of the mask 300 may be used as examples of the material of the base 201, but a material hard to some extent is preferable to maintain the shape of the mask 300 and the opening 301, and prevents cracking or cracking. It is preferable to select an effective material for the. In particular, as will be described later, at least one of a material, a color, and a light reflectance of the mask 300 and the base 201 may be differently selected from a side of the device transfer device (not shown) recognizing the pattern of the mask 300. desirable.
  • the base 201 and the mask 300 may be pressed by external force to contact each other or may be bonded to each other using an adhesive material.
  • the adhesive material may be variously selected from conductive pastes, insulating pastes, polymer adhesives, and the like, and is not particularly limited. In some temperature ranges, a material that loses adhesive force may be easily separated in the temperature range when the base 201 and the mask 300 are separated.
  • One or more openings 301 formed in the mask 300 are arranged in a plurality of rows and columns, for example.
  • the upper surface of the base 201 is exposed through the opening 301.
  • the number and arrangement of the openings 301 can be appropriately changed as necessary.
  • the opening 301 may follow the shape of the semiconductor light emitting device chip 1, but may have a shape different from that of the semiconductor light emitting device chip 1.
  • the semiconductor light emitting device chip 1 is placed on the base 201 exposed through each opening 301.
  • the semiconductor light emitting device chip 1 is mounted on the base 201 using a separate device transfer device (not shown) that recognizes the shape, pattern, or boundary of the mask 300 and corrects the position and angle at which the device is placed. Can be positioned above.
  • the semiconductor light emitting device chip 1 is placed so that two electrodes 80 and 70 face the upper surface of the base 201, and thus the two electrodes 80 and 70 are covered by the encapsulant 2 described later. Rather, it is exposed from the lower surface of the sealing material 2.
  • the second encapsulant 22 containing the additive F is formed in each opening 301 using the mask 300 as a dam.
  • the mask 300 may be recognized as a pattern for correcting a position or an angle at which the element transfer device is to place the semiconductor light emitting device chip 1, and functions as a dam of the encapsulant 2.
  • the second encapsulant 22 may be formed using dispensing, stencils, screen printing, spin coating, or the like. Spray coating is preferred from the viewpoint of uniformity of thickness, internal density of phosphors, and the like.
  • the second encapsulant 22 may be one of an epoxy resin and a silicone resin generally used in the semiconductor light emitting device field.
  • the first encapsulant 20 containing the light conversion material A is formed on the second encapsulant 22 using the mask 300 as a dam.
  • the first encapsulant 20 and the second encapsulant 22 may be made of a material having a different viscosity and / or curing rate, as necessary.
  • the first sealing material 20 is formed before the second sealing material 22 is cured or while the second sealing material 22 is not cured. .
  • the first encapsulation material 20 and the second encapsulation material 22 are formed, the first encapsulation material 20 and the second encapsulation material 22 are simultaneously cured under the same curing conditions.
  • the light conversion material (A) contained in the first encapsulation material 20 is reduced in precipitation by the additive material (F) contained in the second encapsulation material 22, so that the light conversion material is located in the first encapsulation material 20. It is preferable that the density of (A) is higher than the density of the light conversion material A which precipitated and contained in the 2nd sealing material 22 from the 1st sealing material 20. FIG. That is, the density of the light conversion material A in the region where the semiconductor light emitting device chip 1 is located is higher than the density of the light conversion material A in the region where the semiconductor light emitting device chip 1 is not located.
  • the curing temperature is 40 ⁇ 90 °C
  • the viscosity becomes weaker than the room temperature
  • the liquefaction is made
  • the hardness is strengthened again after passing the interval
  • the degree of precipitation is controlled by adjusting the temperature and time of the liquefaction If the silicon does not contain a binder, the settling speed may be faster.
  • a precipitation process may be performed at the temperature of 50-80 degreeC for 10-60 minutes.
  • the first encapsulant 20 may be formed using dispensing, a stencil, screen printing, or spin coating. Spray coating is preferred from the viewpoint of uniformity of thickness, internal density of phosphors, and the like.
  • the first encapsulant 20 is made higher than the mask 300 by controlling the speed and amount of supplying the material for forming the first encapsulant 20. Or lower.
  • the upper surface of the 1st sealing material 20 can be formed so that it may have semi-spherical shape. If the first encapsulation material 20 is formed in such a shape, it may be helpful to make the distribution of light from the semiconductor light emitting device chip 1 into a desired shape.
  • the semiconductor light emitting device chip 1 on which the first encapsulation material 20 and the second encapsulation material 22 are formed is separated from the mask 300 and the base 201.
  • the second encapsulant 22 and the semiconductor light emitting device chip exposing the semiconductor light emitting device chip 1, the first electrode 80, and the second electrode 70 and surrounding the semiconductor light emitting device chip 1.
  • a combination having 1) and the first encapsulant 20 formed on the second encapsulant 22 is formed.
  • the mask 300, the encapsulant 2, the semiconductor light emitting device chip 1, and the base 201 are integrally used as the semiconductor light emitting element, or the mask 300, the encapsulant 2, and the semiconductor light emitting device are integrated. It is of course also possible to use the combination of the element chips 1 as it is as an element.
  • a method of manufacturing a semiconductor light emitting device comprising: disposing a semiconductor light emitting device chip in a first opening of a first mask in which a first opening is formed; a plurality of semiconductors generating light by recombination of electrons and holes Disposing a semiconductor light emitting device chip having a layer and an electrode electrically connected to the plurality of semiconductor layers in a first opening; Inserting an encapsulant into a first opening of a first mask in which a semiconductor light emitting device chip is disposed; Disposing a first opening of the first mask to correspond to a second opening of the second mask in which the second opening is formed; Transferring the semiconductor light emitting device chip covered with the encapsulant in the first opening of the first mask to the second opening of the second mask; And forming a reflective layer in the second opening of the second mask.
  • the reflective layer may be formed to surround the encapsulation material, may be formed of the same material as the encapsulation material, and may include a phosphor.
  • a method for manufacturing a semiconductor light emitting element wherein the inner side of the reflective layer in contact with the side of the encapsulant is formed with an inclined surface having the same inclination as the inclination of the side of the encapsulant.
  • a method of manufacturing a semiconductor light emitting element wherein the height of the first mask is higher than that of the second mask.
  • a method of manufacturing a semiconductor light emitting device comprising: disposing a semiconductor light emitting device chip in a first opening of a first mask having a first opening, the plurality of semiconductors generating light by recombination of electrons and holes; Disposing a semiconductor light emitting device chip having a layer and an electrode electrically connected to the plurality of semiconductor layers in a first opening; Inserting an encapsulant into a first opening of a first mask in which a semiconductor light emitting device chip is disposed; Separating the integrally formed semiconductor light emitting device chip and the encapsulant from the first mask and disposing the semiconductor light emitting device chip and the encapsulant in the second opening of the second mask having the second opening; And forming a reflective layer in the second opening of the second mask, wherein the width of the lower surface of the first opening is smaller than the width of the upper surface of the first opening.
  • a method of manufacturing a semiconductor light emitting device wherein the first opening of the first mask and the second opening of the second mask are positioned so as to correspond to each other to separate the semiconductor light emitting device chip and the encapsulant formed integrally from the first mask.
  • a method of manufacturing a semiconductor light emitting device comprising: disposing a semiconductor light emitting device chip in each opening of a mask in which a plurality of openings are formed; a plurality of semiconductor layers generating light by recombination of electrons and holes; Disposing a semiconductor light emitting device chip having an electrode electrically connected to the plurality of semiconductor layers in the opening; Inserting an encapsulant into an opening of a mask on which a semiconductor light emitting device chip is disposed; Separating the semiconductor light emitting device chip combined with the encapsulant from the mask and transferring the semiconductor light emitting chip to the fixed plate; Forming a reflective layer by applying a reflective material between the semiconductor light emitting device chips coupled with the encapsulant; And separating the semiconductor light emitting devices into individual semiconductor light emitting devices through a cutting process.
  • (22) A method of manufacturing a semiconductor light emitting element in which the inner side surface of the reflective layer is inclined toward the lower surface of the encapsulant.
  • a method of manufacturing a semiconductor light emitting device wherein the semiconductor light emitting device is cut to include one or more semiconductor light emitting devices, from which light is extracted to an upper surface of the semiconductor light emitting device during the cutting process.
  • (26) A method of manufacturing a semiconductor light emitting device, wherein the semiconductor light emitting device is cut such that one or more semiconductor light emitting devices, from which light is extracted to an upper surface and at least two side surfaces thereof, are cut during the cutting process.
  • a method of manufacturing a semiconductor light emitting device in which a reflective layer is formed by applying a reflective material to the entire surface of a fixed plate except for a semiconductor light emitting device chip combined with an encapsulant.
  • a semiconductor light emitting device comprising: a semiconductor light emitting device chip for generating light using a combination of electrons and holes; And an encapsulant containing a light conversion material for converting light generated in the semiconductor light emitting device chip into light having a different wavelength and covering the semiconductor light emitting device chip, wherein the encapsulating material includes a first encapsulating material containing the light converting material; A light-transmitting second encapsulation material which is located under the first encapsulation material and contains an additive material for preventing precipitation of the light conversion material contained in the first encapsulation material, and the first encapsulation material increases as the content of the additive material in the second encapsulation material increases.
  • the precipitation rate in which the light conversion material contained in the ash is precipitated into the second encapsulation material is decreased, and the second encapsulation material contains some light conversion material precipitated from the first encapsulation material among the light conversion materials contained in the first encapsulation material.
  • Semiconductor light emitting device Semiconductor light emitting device.
  • a content of the additive material is 0.1% or more and 10% or less.
  • a semiconductor light emitting device chip is a semiconductor light emitting device which is a flip chip.
  • a semiconductor light emitting element in which the density of the light conversion material contained in the first encapsulation material is higher than the density of the light conversion material contained in the second encapsulation material.
  • the second encapsulation material includes a semiconductor light emitting element containing the light conversion material precipitated from the first encapsulation material.
  • the second encapsulation material is a semiconductor light emitting element that does not contain a separate light conversion material.
  • a semiconductor light emitting device in which the first encapsulation material and the second encapsulation material are made of the same material.
  • the light extraction efficiency of the semiconductor light emitting device may be improved by forming a reflective layer including a white reflective material resistant to high temperature to have an inclined surface.
  • one semiconductor light emitting device According to one semiconductor light emitting device according to the present disclosure, it is possible to obtain a semiconductor light emitting device of one surface light emission or three surface light emission.
  • the light extraction efficiency of the semiconductor light emitting device may be improved by forming the reflective layer including the white reflective material resistant to high temperature to have an inclined surface.
  • the reflective layer including the inclined surface having a constant inclination is formed using a mask without a separate cutting process, thereby not physically affecting the semiconductor light emitting device.
  • an encapsulant including an additive material capable of adjusting the density of the light conversion material, the amount of light emitted to the upper surface and the amount of light emitted to the side of the semiconductor light emitting device chip By uniformizing the light extraction efficiency can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는 반도체 발광소자의 제조 방법에 있어서, 제1 개구가 형성된 제1 마스크의 제1 개구 내에 반도체 발광소자 칩을 배치하는 단계;로서, 전자와 전공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩을 제1 개구 내에 배치하는 단계; 반도체 발광소자 칩이 배치된 제1 마스크의 제1 개구 내에 봉지재를 형성하여 반도체 발광소자 칩을 덮는(cover) 단계; 제1 마스크의 제1 개구를 제2 개구가 형성된 제2 마스크의 제2 개구와 대응되도록 배치하는 단계; 제1 마스크의 제1 개구 내에 봉지재가 덮인 반도체 발광소자 칩을 제2 마스크의 제2 개구로 이송시키는 단계; 그리고 제2 마스크의 제2 개구 내에 반사층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조 방법에 관한 것이다.

Description

반도체 발광소자 및 이의 제조 방법
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이의 제조 방법에 관한 것으로, 특히 발광효율을 높인 반도체 발광소자 및 이의 제조 방법에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 성장 기판(100; 예: 사파이어 기판), 성장 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 도전막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 버퍼층(200)은 생략될 수 있다.
도 1과 같은 형태의 반도체 발광소자 칩을 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장 기판(100) 측이 외부와 전기적으로 연결될 때 장착면이 된다.
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 보여주는 도면으로서, 반도체 발광소자 칩은 성장 기판(100), 성장 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 성장 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 제1 전극막(901), 제2 전극막(902) 및 제3 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
제1 전극막(901)은 Ag 반사막, 제2 전극막(902)은 Ni 확산 방지막, 제3 전극막(903)은 Au 본딩층일 수 있다. 여기서, 제3 전극막(903) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립 칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(300) 위에 형성된 전극(800)이 제2 반도체층(500) 위에 형성된 전극막(901, 902, 903)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수 도 있다. 여기서 높이의 기준은 성장 기판(100)으로부터의 높이일 수 있다.
도 3은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.
반도체 발광소자(100)는 리드 프레임(110, 120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자 칩(150; Vertical Type Light Emitting Chip)이 구비되어 있고, 캐비티(140)는 파장 변환재(160)를 함유하는 봉지재(170)로 채워져 있다. 수직형 반도체 발광소자 칩(150)의 하면이 리드 프레임(110)에 전기적으로 직접 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다. 수직형 반도체 발광소자 칩(150)에서 나온 광의 일부가 파장 변환재(160)를 여기 시켜 다른 색의 광을 만들어 두 개의 서로 다른 광이 혼합되어 백색광을 만들 수 있다. 예를 들어 반도체 발광소자 칩(150)은 청색광을 만들고 파장 변환재(160)에 여기 되어 만들어진 광은 황색광이며, 청색광과 황색광이 혼합되어 백색광을 만들 수 있다. 도 3은 수직형 반도체 발광소자 칩(150)을 사용한 반도체 발광소자를 보여주고 있지만, 도 1 및 도 2에 도시된 반도체 발광소자 칩을 사용하여 도 3과 같은 형태의 반도체 발광소자를 제조할 수도 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니 된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 제1 개구가 형성된 제1 마스크의 제1 개구 내에 반도체 발광소자 칩을 배치하는 단계;로서, 전자와 전공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩을 제1 개구 내에 배치하는 단계; 반도체 발광소자 칩이 배치된 제1 마스크의 제1 개구 내에 봉지재를 형성하여 반도체 발광소자 칩을 덮는(cover) 단계; 제1 마스크의 제1 개구를 제2 개구가 형성된 제2 마스크의 제2 개구와 대응되도록 배치하는 단계; 제1 마스크의 제1 개구 내에 봉지재가 덮인 반도체 발광소자 칩을 제2 마스크의 제2 개구로 이송시키는 단계; 그리고 제2 마스크의 제2 개구 내에 반사층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조 방법이 제공된다.
본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 제1 개구가 형성된 제1 마스크의 제1 개구 내에 반도체 발광소자 칩을 배치하는 단계;로서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩을 제1 개구 내에 배치하는 단계; 반도체 발광소자 칩이 배치된 제1 마스크의 제1 개구 내에 봉지재를 투입하는 단계; 일체로 형성된 반도체 발광소자 칩과 봉지재를 제1 마스크로부터 분리하여 제2 개구가 형성된 제2 마스크의 제2 개구 내에 배치시키는 단계; 그리고 제2 마스크의 제2 개구 내에 반사층을 형성하는 단계;를 포함하고, 제1 개구의 하부면의 폭은 제1 개구의 상부면의 폭보다 작게 형성되는 반도체 발광소자의 제조방법이 제공된다.
본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자의 제조 방법에 있어서, 복수의 개구가 형성된 마스크의 각각의 개구 내에 반도체 발광소자 칩을 배치하는 단계;로서, 전자와 전공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩을 개구 내에 배치하는 단계; 반도체 발광소자 칩이 배치된 마스크의 개구 내에 봉지재를 투입하는 단계; 마스크로부터 봉지재와 결합된 반도체 발광소자 칩을 분리하여 고정판으로 이송하는 단계; 봉지재와 결합된 반도체 발광소자 칩 사이에 반사물질을 도포하여 반사층을 형성하는 단계; 그리고 절단 공정을 통해 개별적인 반도체 발광소자로 분리하는 단계;를 포함하는 반도체 발광소자의 제조방법이 제공된다.
본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 전자와 정공의 결합을 이용해 빛을 생성하는 반도체 발광소자 칩; 그리고 반도체 발광소자 칩에서 생성된 빛을 다른 파장의 빛으로 변환하는 광 변환재를 함유하며 반도체 발광소자 칩을 덮고 있는 봉지재;를 포함하고, 봉지재는 광 변환재를 함유하는 제1 봉지재와 제1 봉지재 아래에 위치하며 제1 봉지재에 함유된 광 변환재의 침전을 방지하는 첨가재를 함유하는 투광성의 제2 봉지재를 구비하며, 제2 봉지재 내의 첨가재의 함유량이 증가할수록 제1 봉지재 내에 함유된 광 변환재가 제2 봉지재로 침전되는 침전 속도가 감소하고, 제2 봉지재는 제1 봉지재에 함유된 광 변환재 중 제1 봉지재로부터 침전된 일부의 광 변환재를 함유하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자 칩의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 종래의 반도체 발광소자 칩의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 6은 본 개시에 따른 반도체 발광소자 칩의 일 예를 설명하기 위한 도면,
도 7 내지 도 12는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 16는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 17 내지 도 24는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면,
도 25는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 26은 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면,
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 28은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면,
도 29는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 32는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 33은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 34 내지 도 39는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면이다.
반도체 발광소자는 반도체 발광소자 칩(1), 봉지재(2), 및 반사층(3)을 포함한다.
반도체 발광소자 칩(1)은 도 6을 참조하면, 플립 칩으로서 도 2에 도시된 것과 다른 구조의 플립 칩을 설명하고 있다. 본 개시에서 반도체 발광소자 칩(1)은 이러한 플립 칩에 한정되지 않으며, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)도 적용 가능하다.
반도체 발광소자 칩(1)은 성장 기판(10), 복수의 반도체층(30, 40, 50), 광반사층(R), 및 제1 전극(80), 및 제2 전극(70)을 포함한다.
성장 기판(10)은 3족 질화물 반도체 발광소자를 예로 들면, 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다.
복수의 반도체층(30, 40, 50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예:InGaN/(In)GaN 다중양자우물구조)을 포함한다.
복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다.
제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다.
도 6(a)를 참조하면, 제2 반도체층(50)과 제1 및 제2 전극(80, 70) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다.
도 6(b)를 참조하면, 제2 반도체층(50) 위에 금속 반사막(R)이 구비되고, 제2 전극(70)이 금속 반사막(R) 위에 구비되며, 메사식각으로 노출된 제1 반도체층(30)과 다른 제1 전극(80)이 될 수 있다.
제2 반도체층(50)과 광반사층(R) 사이에는 투광성 도전막(미도시)이 개재될 수 있다.
봉지재(2)는 도 4를 참조하면, 반도체 발광소자 칩(1)을 덮도록(cover) 형성된다. 봉지재(2)는 투광성을 갖고 있으며, 에폭시 수지 및 실리콘 수지 중 하나로 이루어질 수 있다. 필요한 경우 파장 변환재를 포함할 수 있다. 파장 변환재는 반도체 발광소자 칩(1)의 활성층(40)으로부터 생성되는 빛을 다른 파장의 빛으로 변환하는 것이라면 어떠한 것이라도 좋지만(예: 안료, 염료 등), 광 변환 효율을 고려할 때 형광체(예: YAG, (Sr,Ba,Ca)2SiO4:Eu 등)를 사용하는 것이 바람직하다. 또한 파장 변환재는 반도체 발광소자에서 나오는 빛의 색에 따라 정해질 수 있으며, 당업자에게 잘 알려져 있다.
반도체 발광소자 칩(1)이 배치된 봉지재(2)의 하부면의 제1 폭(w1)은 반대측의 상부면의 제2 폭(w2)보다 작게 형성된다. 이에 따라, 봉지재(2)의 외측면은 상부면에서 하부면으로 기울어진 경사면을 갖는다.
반사층(3)은 봉지재(2)의 주변을 감싸도록(surround) 위치한다.
봉지재(2)의 측면과 접촉하는 반사층(3)의 내측면은 봉지재(2)의 외측면의 기울기와 동일한 기울기를 갖는 경사면으로 형성된다. 구체적으로, 반도체 발광소자 칩(1)이 배치된 측면의 반사층(30)의 하부면의 폭(w3)은 반대측의 상부면의 폭(w4)보다 크게 형성된다.
반사층(3)의 기울기는 봉지재(2)의 기울기에 따라 조절 가능하다. 봉지재(2)의 기울기가 증가할수록 반사층(3)의 기울기 역시 증가하고, 봉지재(2)의 기울기가 감소할수록 반사층(3)의 기울기 역시 감소할 수 있다.
반사층(3)은 알루미늄(Al), 은(Ag), 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector), 고반사 백색 반사물질 등의 반사효율이 높은 금속으로 형성 될 수 있다. 이와 달리, 반사층(3)은 봉지재(2)와 동일한 물질로 형성될 수 있고, 형광체를 포함할 수도 있다.
반사율이 높은 금속의 반사층(3)을 봉지재(2)의 주변에 형성시킴으로써, 반도체 발광소자의 광 추출 효율(extraction efficiency)을 향상시킬 수 있다.
반도체 발광소자 칩(1)의 측면으로부터 나온 빛은 반사층(3)에 의해 일부가 흡수되고 일부가 반사된다. 반사된 빛은 다시 반도체 발광소자 칩(1) 내에서 진행하면 소멸되거나 봉지재(2) 측으로 나온다. 또한, 봉지재(2)에 함유된 파장 변환재(미도시)는 반도체 발광소자 칩(1)으로부터의 빛(예: 청색광)에 의해 여기 되어 전 방향으로 파장이 변환된 빛을 방사한다. 파장 변환재로부터 방사된 빛의 일부는 봉지재(2) 밖으로 나오며, 빛의 다른 일부는 반사층(3)에서 반사 및 흡수된다.
한편, 도 5를 참조하면, 반사층(3)의 하부면(31)은 표면 장력에 의해 상승된(elevated) 라운드 형상을 가진다.
도 7 내지 도 11은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면이다.
반도체 발광소자의 제조 방법에 있어서, 먼저, 도 7을 참조하면 제1 베이스(210) 위에 적어도 하나의 제1 개구(310)가 형성된 제1 마스크(300)를 준비한다. 본 예에서, 반도체 발광소자 칩(1)으로는 플립 칩(flip chip)이 적합하지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다.
제1 베이스(210)는 플렉시블한 필름 또는 테이프이거나, 리지드(rigid)한 금속 판 또는 비금속 판일 수 있다.
필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다.
비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
이와 같이, 본 예에 의하면, 반도체 발광소자 칩(1)이 배열되는 제1 베이스(210)가 반도체 기판이나 다른 고가의 기판이 아니라도 무방한 장점이 있다.
또한, 제1 마스크(300)가 반도체 발광소자 칩(1) 배열의 가이드가 되므로 제1 베이스(210)에 추가적인 패턴 형성 공정이 필요 없다.
제1 마스크(300)는 플라스틱, 금속, 또는, 표면이 도금된 부재일 수 있으며, 적어도 하나의 제1 개구(310)가 형성되어 있다. 제1 마스크(300)의 재질은 상기 제1 베이스(210)의 재질로 예시된 예들이 사용될 수 있지만, 제1 마스크(300) 및 제1 개구(310)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다.
본 예에서, 제1 베이스(210)와 제1 마스크(300)는 외력에 의해 가압되어 서로 접하거나, 접착물질을 이용하여 서로 접착할 수 있다. 예를 들어, 접착 물질은 도전성 페이스트, 절연성 페이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면, 제1 베이스(210)와 제1 마스크(300)의 분리 시에 상기 온도 범위에서 분리가 쉽게 될 수 있다.
제1 마스크(300)에 형성된 하나 이상의 제1 개구(310)는 일 예로, 복수의 행과 열로 배열되어 있다. 제1 개구(310)에 의해 제1 베이스(210)의 상면이 노출된다. 제1 개구(310)의 개수 및 배열 방식은 필요에 따라 적절하게 변경할 수 있음은 물론이다.
제1 개구(310)의 하부면의 제1 폭(w1)은 제1 개구(310)의 상부면의 제2 폭(w2)에 비해 작게 형성된다. 즉, 제1 개구(310)는 노출될 제1 베이스(210)에 대해 기울어진 경사면의 형상을 갖는다. 경사면은 평탄하게 형성될 수 있지만, 이에 한정하지 않고 오목하게 형성될 수도 있다.
이와 달리, 제1 개구(310)는 반도체 발광소자 칩(1)의 형상을 따를 수도 있다.
다음으로, 도 8(a)를 참조하면 각각의 제1 개구(310)로 노출된 제1 베이스(210) 위에 반도체 발광소자 칩(1)을 놓는다. 이때, 제1 마스크(310)의 형상, 패턴, 또는 경계 등을 인식하여 소자가 놓일 위치 및 각도를 보정하는 후술되는 소자 이송 장치(600)를 사용하여 반도체 발광소자 칩(1)을 제1 베이스(210) 위에 위치시킬 수 있다.
반도체 발광소자 칩(1)은 2개의 전극(80, 70)이 제1 베이스(210)의 상면과 마주하도록 놓이며, 이에 따라 후술되는 봉지재(2)에 의해 2개의 전극(80, 70)이 덮이지 않고 봉지재(2)의 하면으로부터 노출된다.
다음으로, 도 8(b)를 참조하면 제1 마스크(300)를 댐(dam)으로 하여 각각의 제1 개구(310)에 봉지재(2)를 형성하고 경화한 후, 도 8(c)를 참조하면 제1 마스크(300)의 제1 개구(310) 내에 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2) 즉, 봉지재(2)가 덮인 반도체 발광소자 칩(1)을 제1 베이스(210)로부터 분리한다. 여기서, 제1 마스크(300)는 소자 이송 장치(600)가 반도체 발광소자 칩(1)을 놓을 위치나 각도를 보정하기 위한 패턴으로 인식될 수 있으며, 이와 함께 봉지재(2)의 댐으로 기능한다.
봉지재(2)의 기울기는 제1 개구(310)의 기울기와 동일하게 형성된다.
봉지재(2)는 디스펜싱, 스텐실, 스크린 프린팅, 스핀 코팅 등을 이용하여 형성할 수 있다. 두께의 균일도나 형광체의 내부 밀도 등의 관점에서 스프레이 코팅이 바람직하다.
봉지재(2)는 반도체 발광소자 분야에서 일반적으로 사용되는 에폭시 수지, 실리콘 수지 중 하나 일 수 있다.
다음으로, 도 9를 참조하면, 제2 베이스(220) 위에 적어도 하나의 제2 개구(410)를 갖는 제2 마스크(400)를 준비한다.
제2 베이스(220)는 제1 베이스(210)이 동일한 물질로 형성될 수 있다. 하지만, 이에 한정하지 않고 제1 베이스(210)와 서로 다른 물질로 형성될 수 있다.
제2 베이스(220)는 플렉시블한 필름 또는 테이프이거나, 리지드(rigid)한 금속 판 또는 비금속 판일 수 있다.
필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다.
비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
이와 같이, 본 예에 의하면, 반도체 발광소자 칩(1)이 배열되는 제2 베이스(220)가 반도체 기판이나 다른 고가의 기판이 아니라도 무방한 장점이 있다.
또한, 제2 마스크(400)가 반도체 발광소자 칩(1) 배열의 가이드가 되므로 제2 베이스(220)에 추가적인 패턴 형성 공정이 필요 없다.
제2 마스크(400)는 플라스틱, 금속, 또는, 표면이 도금된 부재일 수 있으며, 적어도 하나의 제2 개구(410)가 형성되어 있다. 제2 마스크(400)의 재질은 상기 제2 베이스(220)의 재질로 예시된 예들이 사용될 수 있지만, 제2 마스크(400) 및 제2 개구(410)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다.
본 예에서, 제2 베이스(220)와 제2 마스크(400)는 외력에 의해 가압되어 서로 접하거나, 접착물질을 이용하여 서로 접착할 수 있다. 예를 들어, 접착 물질은 도전성 페이스트, 절연성 페이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면, 제2 베이스(220)와 제2 마스크(400)의 분리 시에 상기 온도 범위에서 분리가 쉽게 될 수 있다.
제2 마스크(400)에 형성된 하나 이상의 제2 개구(410)는 일 예로, 복수의 행과 열로 배열되어 있다. 제2 개구(410)에 의해 제2 베이스(220)의 상면이 노출된다. 제2 개구(410)의 개수 및 배열 방식은 필요에 따라 적절하게 변경할 수 있음은 물론이다.
제2 개구(410)는 상부면 및 하부면의 폭이 서로 동일하게 형성된다. 제2 개구(410)는 반도체 발광소자 칩(1)의 형상을 따를 수도 있지만, 반도체 발광소자 칩(1)과 다른 형상을 가질 수도 있다.
다음으로, 도 10을 참조하면 제1 마스크(300)의 제1 개구(310)와 제2 마스크(400)의 제2 개구(410)가 서로 대응하도록 배치한다. 즉, 제1 마스크(300)의 제1 개구(310)와 제2 마스크(400)의 제2 개구(410)는 서로 정렬되어 위치한다.
여기서, 제1 마스크(300)의 제1 개구(310)에 배치된 반도체 발광소자 칩(1)이 제2 마스크(400)의 제2 개구(410)와 접촉하지 않도록 제1 마스크(300)를 뒤집어서 배치한다. 제1 마스크(300)의 제1 개구(310)의 형상이 반도체 발광소자 칩(1) 측으로 기울어진 경사면을 가지므로, 후술되는 소자 분리 장치(500)에 의해 제1 마스크(300)의 제1 개구(310)에서 용이하게 분리될 수 있다.
제1 마스크(300)의 제1 높이(t1)는 제2 마스크(400)의 제2 높이(t2)와 동일하게 형성된다. 이와 달리, 제1 마스크(300)의 제1 높이(t1)는 제2 마스크(400)의 제2 높이(t2)와 서로 다르게 형성될 수 있다.
예를 들어, 제2 마스크(400)의 높이(t2)가 제1 마스크(300)의 높이(t1) 보다 작게 형성되는 경우, 도 5에 도시된 바와 같이 반사층(3)의 하부면(31)이 라운드 형상을 갖는다.
다음으로, 도 11을 참조하면, 제1 마스크(300)의 패턴을 인식하고, 위치 및 각도 보정이 가능한 소자 분리 장치(500)를 이용하여 제1 마스크(300)의 제1 개구(310)에 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)를 제2 마스크(400)의 제2 개구(410)에 의해 노출된 제2 베이스(220) 위에 배치한다.
제1 마스크(300)의 제1 개구(310)에 있어서, 폭이 넓은 부분이 제2 마스크(400)의 제2 개구(410)에 마주하여 위치함으로써, 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)가 노출된 제2 베이스(220) 위에 위치한다.
더욱이, 제2 마스크(400)의 제2 개구(410)의 폭이 제1 마스크(300)의 제1 개구(310)의 폭보다 넓게 형성되어 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)가 노출된 제2 베이스(220) 위에 용이하게 위치할 수 있다.
다음으로, 도 12(a)를 참조하면, 제2 마스크(400)의 제2 개구(410) 내에 봉지재(2)의 주변을 감싸도록 반사층(3)을 형성한다.
제2 개구(410) 내에 디스펜서(미도시)로 반사층(3)을 형성하는 물질을 공급하고 경화하여 봉지재(2)의 주변을 감싸는 반사층(3)을 형성한다. 이때, 디스펜서로 반사층(3)을 형성하는 물질을 공급하는 속도, 양 등을 제어할 수 있다.
반사층(3)은 빛을 반사하는 물질로 형성된다. 예를 들어 반사율이 높은 백색 물질 즉, 백색 실리콘으로 형성된다.
여기서, 봉지재(2)의 측면과 접촉하는 반사층(3)의 내측면은 봉지재(2)의 기울기와 동일한 기울기를 갖는 경사면으로 형성된다.
도 12(b)를 참조하면, 소자 이송 장치(600)를 이용하여 제2 마스크(400)의 제2 개구(410) 내에 일체로 형성된 반도체 발광소자를 픽업(pick-up)하여 제2 베이스(220) 및 제2 마스크(400)로부터 분리한다.
제2 베이스(220)의 아래에서 핀 또는 봉이 일체로 형성된 반도체 발광소자 칩(1), 봉지재(2) 및 반사층(3)을 치면 제2 베이스(220)로부터 일체로 형성된 반도체 발광소자 칩(1), 봉지재(2) 및 반사층(3)이 떨어지며, 그 순간 소자 이송 장치(600)가 일체로 형성된 반도체 발광소자 칩(1), 봉지재(2) 및 반사층(3)를 전기적 흡착 또는 진공 흡착할 수 있다.
종래에는 경사면을 갖는 반사층을 형성하기 위해 별도의 절단 공정을 이용하였다. 절단 공정 시 가해지는 열 및 압력 등에 의해 반도체 발광 소자에 물리적인 영향이 전달되는 문제점이 있었다.
하지만, 일정 기울기를 갖는 제1 마스크(300)를 이용하여 반사층(3)의 경사면을 형성함으로써, 별도의 절단 공정이 불필요하므로 반도체 발광소자가 물리적인 영향을 받지 않는다.
한편, 도 13은 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)를 제2 개구(410)로 노출된 제2 베이스(220)에 놓는 과정의 다른 예를 설명하기 위한 도면이다.
또 13을 참조하면, 소자 이송 장치(600)는 제1 베이스(210) 위에 각각의 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)를 픽업(pick-up)하여 제2 마스크(400)의 제2 개구(410)로 노출된 제2 베이스(220) 위에 놓는다.
이 과정보다 먼저, 소자 배열 장치(예: 쏘터; sorter)를 사용하여, 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)를 제1 베이스(210) 위에 제공하는 과정이 선행될 수 있다. 도 13(a)에 제시된 바와 같이, 제1 베이스(210)의 아래에서 핀 또는 봉이 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)을 치면 제1 베이스(210)로부터 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)가 떨어지며, 그 순간 소자 이송 장치(600)가 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)를 전기적 흡착 또는 진공 흡착할 수 있다.
도 13(b)에 제시된 바와 같이, 소자 이송 장치(600)는 제2 베이스(220) 위로 이동하여 제2 개구(410)에 일체로 형성된 반도체 발광소자 칩(1) 및 봉지재(2)를 놓는다. 반도체 발광소자 칩(101)은 2개의 전극(80,70)이 제2 베이스(220)의 상면과 마주하도록 놓이며, 이에 따라 봉지재(2)에 의해 2개의 전극(80,70)이 덮이지 않고 봉지재(2)의 하면으로부터 노출된다. 소자 이송 장치(600)의 일 예로, 다이본더와 유사하게, 패턴 또는 형상을 인식하며, 이송할 위치나 대상물의 각도를 보정할 수 있는 장치라면 그 명칭에 무관하게 사용 가능할 것이다.
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 보여주는 도면이다.
도 14를 참조하면, 반도체 발광소자는 봉지재(2) 위에 형성된 렌즈(700)를 포함한다. 렌즈(700)는 투광성 수지를 이용하여 형성될 수 있다.
도 15는 본 개시에 따른 반도체 발광소자(100)의 일 예를 설명하기 위한 도면이다.
반도체 발광소자(100)는 반도체 발광소자 칩(1), 봉지재(2), 및 반사층(3)을 포함한다.
반도체 발광소자 칩(1)은 도 6을 참조하면, 플립 칩으로서 도 2에 도시된 것과 다른 구조의 플립 칩을 설명하고 있다. 본 개시에서 반도체 발광소자 칩(1)은 이러한 플립 칩에 한정되지 않으며, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)도 적용 가능하다.
반도체 발광소자 칩(1)은 성장 기판(10), 복수의 반도체층(30, 40, 50), 광반사층(R), 및 제1 전극(80), 및 제2 전극(70)을 포함한다.
성장 기판(10)은 3족 질화물 반도체 발광소자를 예로 들면, 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다.
복수의 반도체층(30, 40, 50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예:InGaN/(In)GaN 다중양자우물구조)을 포함한다.
복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통되어 전자를 공급한다.
제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통되어 정공을 공급한다.
도 6(a)를 참조하면, 제2 반도체층(50)과 제1 및 제2 전극(80, 70) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다.
도 6(b)를 참조하면, 제2 반도체층(50) 위에 금속 반사막(R)이 구비되고, 제2 전극(70)이 금속 반사막(R) 위에 구비되며, 메사식각으로 노출된 제1 반도체층(30)과 다른 제1 전극(80)이 될 수 있다.
제2 반도체층(50)과 광반사층(R) 사이에는 투광성 도전막(미도시)이 개재될 수 있다.
봉지재(2)는 도 15를 참조하면, 반도체 발광소자 칩(1)을 덮도록(cover) 형성된다. 봉지재(2)는 투광성을 갖고 있으며, 에폭시 수지 및 실리콘 수지 중 하나로 이루어질 수 있다. 필요한 경우 파장 변환재를 포함할 수 있다. 파장 변환재는 반도체 발광소자 칩(1)의 활성층(40)으로부터 생성되는 빛을 다른 파장의 빛으로 변환하는 것이라면 어떠한 것이라도 좋지만(예: 안료, 염료 등), 광 변환 효율을 고려할 때 형광체(예: YAG, (Sr,Ba,Ca)2SiO4:Eu 등)를 사용하는 것이 바람직하다. 또한 파장 변환재는 반도체 발광소자(100)에서 나오는 빛의 색에 따라 정해질 수 있으며, 당업자에게 잘 알려져 있다.
반도체 발광소자 칩(1)이 배치된 봉지재(2)의 하면의 폭(W1)은 반대측의 상면의 폭(W2)보다 작게 형성된다. 이에 따라, 봉지재(2)의 외측면은 상부면에서 하부면으로 기울어진 경사면을 갖는다.
반사층(3)은 봉지재(2)의 주변을 감싸도록(surround) 위치한다.
봉지재(2)의 측면과 접촉하는 반사층(3)의 내측면은 봉지재(2)의 하면 방향으로 경사진 것이 바람직하다. 반사층(30)의 하면의 폭(W3)은 반대측의 상면의 폭(W4)보다 크게 형성된다. 반사층(3)이 봉지재(2)의 하면 방향으로 경사지게 형성됨으로써, 광 추출 효율(extraction efficiency)이 더욱 향상될 수 있다.
반사층(3)은 알루미늄(Al), 은(Ag), 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector), 고반사 백색 반사물질 등의 반사효율이 높은 금속으로 형성 될 수 있다. 이와 달리, 반사층(3)은 봉지재(2)와 동일한 물질로 형성될 수 있고, 형광체를 포함할 수도 있다.
반사율이 높은 금속의 반사층(3)을 봉지재(2)의 주변에 형성시킴으로써, 반도체 발광소자(100)의 광 추출 효율을 향상시킬 수 있다.
본 예에서, 반도체 발광소자 칩(1)의 측면으로부터 나온 빛이 반사층(3)에 의해 일부가 흡수되고 일부가 반사되어 반도체 발광소자(100)의 상면으로 빛이 추출되는 1면 발광 반도체 발광소자(100)를 얻을 수 있다.
또한 도 5를 참조하면, 반사층(3)의 하부면(31)은 표면 장력에 의해 상승된(elevated) 라운드 형상을 가진다.
도 17 내지 도 24는 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면이다.
반도체 발광소자(100)의 제조 방법에 있어서, 먼저 도 17에 도시된 바와 같이 제1 베이스(1000) 위에 적어도 하나의 개구(1200)가 형성된 마스크(1100)를 준비한다. 도 17(a)는 평면도이며, 도 17(b)는 AA'에 따른 단면도이다.
제1 베이스(1000)는 플렉시블한 필름 또는 테이프이거나, 리지드(rigid)한 금속 판 또는 비금속 판일 수 있다.
필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다.
비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광반사율을 선택할 수 있다.
이와 같이, 본 예에 의하면, 반도체 발광소자 칩(1)이 배열되는 제1 베이스(1000)가 반도체 기판이나 다른 고가의 기판이 아니라도 무방한 장점이 있다.
또한, 마스크(1100)가 반도체 발광소자 칩(1) 배열의 가이드가 되므로 제1 베이스(1000)에 추가적인 패턴 형성 공정이 필요 없다. 본예에서, 마스크(1100)는 5*5 배열로 도시되었지만, 이에 한정하지 않는다.
마스크(1100)는 플라스틱, 금속, 또는, 표면이 도금된 부재일 수 있으며, 적어도 하나의 개구(1200)가 형성되어 있다. 마스크(1100)의 재질은 상기 제1 베이스(1000)의 재질로 예시된 예들이 사용될 수 있지만, 마스크(1100) 및 개구(1200)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다.
본 예에서, 제1 베이스(1000)와 마스크(1100)는 외력에 의해 가압되어 서로 접하거나, 접착물질을 이용하여 서로 접착할 수 있다. 예를 들어, 접착 물질은 도전성 페이스트, 절연성 페이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면, 제1 베이스(1000)와 마스크(1100)의 분리 시에 상기 온도 범위에서 분리가 쉽게 될 수 있다.
마스크(1100)에 형성된 하나 이상의 개구(1200)는 일 예로, 복수의 행과 열로 배열되어 있다. 개구(1200)에 의해 베이스(1100)의 상면이 노출된다. 개구(1200)의 개수 및 배열 방식은 필요에 따라 적절하게 변경할 수 있음은 물론이다.
도 17(b)에 도시된 바와 같이, 개구(1200)의 하면의 폭(W1)은 개구(1200)의 상면의 폭(W2)에 비해 작게 형성되는 것이 바람직하다. 개구(1200)는 상면에서 하면으로 기울어진 경사면의 형상을 갖는다. 경사면은 평탄하게 형성될 수 있지만, 이에 한정하지 않고 오목하게 형성될 수도 있다.
이와 달리, 개구(1200)는 반도체 발광소자 칩(1)의 형상을 따를 수도 있다.
다음으로, 도 18에 도시된 바와 같이 각각의 개구(1200)로 노출된 제1 베이스(1000)위에 하나의 반도체 발광소자 칩(1)을 각각 배치한다. 이때, 마스크(1100)의 형상, 패턴, 또는 경계 등을 인식하여 소자가 놓일 위치 및 각도를 보정하는 후술되는 소자 이송 장치(A2)를 사용하여 반도체 발광소자 칩(1)을 제1 베이스(1000)위에 위치시킬 수 있다.
반도체 발광소자 칩(1)은 2개의 전극(80, 70)은 제1 베이스(1000)의 하면 방향으로 노출되어 위치하며, 이에 따라 후술되는 봉지재(2)에 의해 2개의 전극(80, 70)이 덮이지 않고 봉지재(2)의 하면 방향으로 노출된다.
다음으로, 도 19에 도시된 바와 같이 마스크(1100)를 댐(dam)으로 하여 각각의 개구(1200)에 에폭시 수지 또는 실리콘 수지를 투여 및 경화하여 봉지재(2)를 형성한다. 여기서, 마스크(1100)는 소자 이송 장치(A2)가 반도체 발광소자 칩(1)을 놓을 위치나 각도를 보정하기 위한 패턴으로 인식될 수 있으며, 이와 함께 봉지재(2)의 댐으로 기능한다. 봉지재(2)는 디스펜싱, 스텐실, 스크린 프린팅, 스핀 코팅 등을 이용하여 형성할 수 있으며, 반도체 발광소자 분야에서 일반적으로 사용되는 에폭시 수지, 실리콘 수지 중 하나 일 수 있다. 두께의 균일도나 형광체의 내부 밀도 등의 관점에서 스프레이 코팅이 바람직하다.
다음으로, 도 20에 도시된 바와 같이 마스크(1100)의 개구(1200) 내에 경사면을 갖는 봉지재(2)와 결합된 반도체 발광소자 칩(1)을 마스크(1100)로부터 분리하여 제2 베이스(2000)로 이송한다. 여기서, 제2 베이스(2000)는 임시 고정판일 수 있다.
제2 베이스(2000)는 제1 베이스(1000)이 동일한 물질로 형성될 수 있다. 하지만, 이에 한정하지 않고 제1 베이스(1000)와 서로 다른 물질로 형성될 수 있다.
구체적으로, 도 20(a)를 참조하면 제1 베이스(1000)를 분리한 후, 도 20(b)를 참조하면 봉지재(2)의 상면이 제2 베이스(2000)와 대응하도록 배치한 후, 소자 분리 장치(A1)를 이용하여 마스크(1100)에서 제2 베이스(2000)로 경사면을 갖는 봉지재(2)와 결합된 반도체 발광소자 칩(1)을 이송시킨다.
여기서, 경사면을 갖는 봉지재(2)와 결합된 반도체 발광소자 칩(1)이 마스크(1100)에서 제2 베이스(2000)로 원활히 이송되기 위해 뒤집어서 배치된다. 즉, 봉지재(2)의 상면에서 하면으로 기울어진 경사면이 뒤집어서 배치되어 마스크(1100)에서 제2 베이스(2000)로 원활히 이송될 수 있다.
제2 베이스(2000)는 별도의 벽(2100)을 포함하며, 벽(2100)에 의해 마스크(1100)와의 일정 간격이 유지되어 경사면을 갖는 봉지재(2)와 결합된 반도체 발광소자 칩(1)이 마스크(1100)에서 제2 베이스(2000)로 더욱 원활하게 이송될 수 있다. 여기서, 제2 베이스(2000)의 벽(2100)은 생략될 수 있다.
제2 베이스(2000) 벽(2100)의 높이는 마스크(1100)의 높이와 동일하게 형성될 수 있다. 하지만, 이와 달리 제2 베이스(2000) 벽(2100)의 높이는 마스크(1100)의 높이는 서로 다르게 형성될 수 있다. 예를 들어, 제2 베이스(2000) 벽(2100)의 높이가 마스크(1100)의 높이 보다 작게 형성되는 경우, 도 16에 도시된 바와 같이 반사층(3)의 하부면(31)이 라운드 형상을 갖는다.
또한, 도시하지 않았지만, 제1 베이스(1000)를 분리하지 않은 상태에서 경사면을 갖는 봉지재(2)와 결합된 반도체 발광소자 칩(1)을 소자 이송 장치(A2)를 이용하여 픽업(pick-up)하여 제1 베이스(1000)로부터 분리하여 제2 베이스(2000)의 벽(2100) 사이에 배치할 수 있다.
다음으로, 도 21에 도시한 바와 같이 제2 베이스(2000)의 벽(2100) 사이에 경사면을 갖는 봉지재(2)와 결합된 반도체 발광소자 칩(1)을 소정간격으로 이격시켜 배치한다. 도 21(a)는 단면도이며, 도 21(b)는 평면도이다.
다음으로, 도 22에 도시한 바와 같이 경사면을 갖는 봉지재(2)와 결합된 반도체 발광소자 칩(1) 사이에 반사물질을 도포하여 반사층(3)을 형성한다. 제2 베이스(2000)의 벽(2100)은 댐으로 기능한다. 도 22(a)는 단면도이며, 도 22(b)는 평면도이다.
제2 베이스(2000)의 벽(2100) 내에 디스펜서로 반사물질을 공급하고 경화하여 봉지재(2)의 주변을 감싸는 반사층(3)을 형성한다. 이때, 디스펜서로 반사층(3)을 형성하는 물질을 공급하는 속도, 양 등을 제어할 수 있다.
반사층(3)은 빛을 반사하는 반사물질로 형성되고, 예를 들어 반사율이 높은 백색 물질 즉, 백색 실리콘으로 형성된다.
여기서, 봉지재(2)의 측면과 접촉하는 반사층(3)의 내측면은 봉지재(2)의 경사면에 의해 경사면으로 형성된다.
다음으로, 도 23에 도시된 바와 같이 개별 반도체 발광소자(100)로 분리하기 위해 각각의 반도체 발광소자(100) 사이에 절단홈(2200)을 형성한다. 이때, 제2 베이스(2000)는 절단되지 않는 것이 바람직하다. 도 23(a)는 단면도이며, 도 23(b)는 평면도이다.
절단홈(220)은 각각의 반도체 발광소자 칩(1) 사이에 위치하는 반사층(3) 사이에 일방향으로 형성된다. 본 예에서 절단홈(220)은 직선 방향으로 형성되지만 이에 한정되지 않는다.
절단홈(2200)은 별도의 절단(Cutting) 공정 즉, 쏘잉(sawing) 또는 스크라이빙(scribing)에 의해 형성될 수 있다. 본 예에서, 절단홈(2200)은 개별의 반도체 발광소자로 형성될 수 있도록 형성되는 것이 바람직하지만, 이에 한정되지 않고, 두 개 혹은 그 이상의 반도체 발광소자를 포함하도록 절단될 수도 있다.
도 24를 참조하면, 절단홈(2200)에 의해 이격된 개별 반도체 발광소자(100)를 소자 이송 장치(A2)를 이용하여 픽업(pick-up)하여 제2 베이스(2000)로부터 분리한다. 도 24(a)는 본 개시에 따른 1면 발광 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면이고, 도 24(b)는 본 개시에 따른 1면 발광 반도체 발광소자의 사시도이고, 도 24(c)는 본 개시에 따른 1면 발광 반도체 발광소자의 평면도이고 도 24(d)는 본 개시에 따른 1면 발광 반도체 발광소자의 단면도이다.
구체적으로, 도 24(a)를 참조하면, 제2 베이스(2000)의 아래에서 핀 또는 봉이 일체로 형성된 반도체 발광소자(100)를 치면 제2 베이스(2000)로부터 반도체 발광소자(100)가 절단홈(2200)에 의해 개별로 떨어지면, 그 순간 소자 이송 장치(A1)가 반도체 발광소자(100)를 전기적 흡착 또는 진공 흡착할 수 있다.
이에 따라, 도 24(b) 내지 도 24(d)를 참조하면 반도체 발광소자(100)의 상면으로 빛이 추출되는 1면 발광 반도체 발광소자(100)를 얻을 수 있다.
도 25는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면이다. 도 25(a)는 본 개시에 따른 1면 발광 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 평면도이고, 도 25(b)는 도 25(a)에 도시된 1면 발광 반도체 발광소자의 일 예를 설명하기 위한 평면도이고, 도 25(c)는 도 25(a)에 도시된 1면 발광 반도체 발광소자의 다른 예를 설명하기 위한 평면도이고, 도 25(d)는 도 25(a)에 도시된 1면 발광 반도체 발광소자의 또 다른 예를 설명하기 위한 평면도이다.
도 25에 도시한 바와 같이, 반도체 발광소자(200a, 200b, 200c)는 반도체 발광소자(200a, 200b, 200c)의 상면으로 빛이 추출되는 반도체 발광소자가 2개 혹은 그 이상이 포함되는 1면 발광 반도체 발광소자(200a, 200b, 200c)를 포함한다. 복수개의 반도체 발광소자를 포함하는 반도체 발광소자(200a, 200b, 200c)를 제외하고는 도 15, 도 17 내지 도 24에 기재된 반도체 발광소자(100)와 동일한 특성을 갖는다.
반도체 발광소자(200a, 200b, 200c)의 제조 방법에 있어서, 도 25(a)에 도시된 바와 같이 절단홈(2300)에 의해 2*2, 2*1 또는 1*2 배열을 갖는 반도체 발광소자(200a, 200b, 200c)를 포함할 수 있다.
구체적으로, 도 25(b)를 참조하면 반도체 발광소자(200a)가 절단홈(2300)에 의해 2*2 배열로 절단되는 경우, 2*2 배열로 형성된 4개의 반도체 발광소자(200a)의 상면으로 빛이 추출되는 1면 반도체 발광소자(200a)를 얻을 수 있다.
또한 도 25(c)를 참조하면 반도체 발광소자(200b)가 절단홈(2300)에 의해 2*1 배열로 절단되는 경우, 2*1 배열로 형성된 2개의 반도체 발광소자(200b)의 상면으로 빛이 추출되는 1면 반도체 발광소자(200b)를 얻을 수 있다.
그리고 도 25(d)를 참조하면 반도체 발광소자(200c)가 절단홈(2300)에 의해 1*2 배열로 절단되는 경우, 1*2 배열로 형성된 2개의 반도체 발광소자(200c)의 상면으로 빛이 추출되는 1면 반도체 발광소자(200c)를 얻을 수 있다.
이와 같은 반도체 발광소자(200a, 200b, 200c)는 도 17에 도시된 마스크(1100)의 1개의 개구(1200)내에 1개의 반도체 발광소자 칩(1)이 각각 배치되어 형성됨으로써, 1*2, 2*1 또는 2*2 배열로 절단하는 절단홈(2300)에 관계없이 반도체 발광소자(200a, 200b, 200c)의 상면으로 빛이 추출되는 1면 발광 반도체 발광소자(200a, 200b, 200c)를 포함한다. 본 예에서는 반도체 발광소자가 1*2, 2*1 또는 2*2 배열로 절단되는 경우에 대하여 설명하였지만, 이에 한정하지 않는다.
도 26은 본 개시에 따른 반도체 발광소자의 제조 방법의 다른 예를 설명하기 위한 도면이다. 도 26(a)는 평면도이며, 도 26(b)는 BB'에 따른 단면도이다.
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이다. 도 27(a)는 본 개시에 따른 1면 발광 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 평면도이고, 도 27(b)는 도 27(a)에 도시된 1면 발광 반도체 발광소자의 일 예를 설명하기 위한 평면도이고, 도 27(c)는 본 개시에 따른 1면 발광 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 평면도이고, 도 27(d)는 도 27(c)에 도시된 1면 발광 반도체 발광소자의 또 다른 예를 설명하기 위한 평면도이다.
반도체 발광소자(300a, 300b)의 제조 방법에 있어서, 도 26에 도시된 바와 같이, 1개의 개구(3200) 내에 2개의 반도체 발광소자 칩(11)을 배치한다. 제1 베이스(3000)위에 형성된 마스크(3100)는 2*5 배열로 형성된 개구(3200)를 포함하는 것이 바람직하지만, 이에 한정되지 않는다.
본 예에서, 각각의 개구(3200)로 노출된 제1 베이스(3000) 위에 2개의 반도체 발광소자 칩(11)이 배치되는 것으로 한정하였지만, 이에 한정하지 않고, 1개 또는 2개 이상의 반도체 발광소자 칩이 배치될 수 있다.
도 27에 도시한 바와 같이, 반도체 발광소자(300a, 300b)는 반도체 발광소자(300a, 300b)의 상면으로 빛이 추출되는 반도체 발광소자가 2개 포함되는 1면 발광 반도체 발광소자(300a, 300b)를 포함한다. 복수개의 반도체 발광소자를 포함하는 반도체 발광소자(300a, 300b)를 제외하고는 도 15, 도 17 내지 도 24에 기재된 반도체 발광소자(100)와 동일한 특성을 갖는다.
반도체 발광소자(300a)의 제조 방법에 있어서, 도 27(a)에 도시된 바와 같이 각각의 반도체 발광소자(300a) 사이에 절단홈(4300)을 형성하여 개별 반도체 발광소자(300a)로 분리한다. 이때, 제2 베이스(4000)는 절단되지 않는 것이 바람직하다. 제2 베이스(4000)는 댐으로 기능하는 벽(4100)을 포함할 수 있으며, 벽(4100)은 생략될 수 있다.
구체적으로, 도 27(b)를 참조하면 반도체 발광소자(300a)가 절단홈(4300)에 의해 1*2 배열로 절단되는 경우, 1*2 배열로 형성된 2개의 반도체 발광소자(300a)의 상면으로 빛이 추출되는 1면 반도체 발광소자(300a)를 얻을 수 있다. 각각의 개구(3200) 내에 2개의 반도체 발광소자 칩(11)이 배치됨으로써, 반도체 발광소자(300a)는 2개의 반도체 발광소자 칩(11)을 포함한다.
반도체 발광소자(300b)의 제조 방법에 있어서, 도 27(c)에 도시된 바와 같이 각각의 반도체 발광소자(300b) 사이에 절단홈(4400)을 형성하여 개별 반도체 발광소자(300b)로 분리한다. 이때, 제2 베이스(4000)는 절단되지 않는 것이 바람직하다. 제2 베이스(4000)는 댐으로 기능하는 벽(4100)을 포함할 수 있으며, 벽(4100)은 생략될 수 있다.
구체적으로, 도 27(d)를 참조하면 반도체 발광소자(300b)가 절단홈(4400)에 의해 2*1 배열로 절단되는 경우, 2*1 배열로 형성된 2개의 반도체 발광소자(300b)의 상면으로 빛이 추출되는 1면 반도체 발광소자(300b)를 얻을 수 있다. 각각의 개구(3200) 내에 2개의 반도체 발광소자 칩(11)이 배치됨으로써, 반도체 발광소자(300b)는 2개의 반도체 발광소자 칩(11)을 포함한다.
이와 같은 반도체 발광소자(300a, 300b)는 도 16에 도시된 마스크(3100)의 1개의 개구(3200) 내에 2개의 반도체 발광소자 칩(11)이 각각 배치되어 형성됨으로써, 1*2 또는 2*1 배열로 절단되는 절단홈(4300, 4400)에 관계없이 반도체 발광소자(300a, 300b)의 상면으로 빛이 추출되는 1면 발광 반도체 발광소자(300a, 300b)를 포함한다. 본 예에서는 반도체 발광소자가 1*2 또는 1*2 배열로 절단되는 경우에 대하여 설명하였지만, 이에 한정하지 않는다.
도 28은 본 개시에 따른 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 도면이다. 도 28(a)는 평면도이며, 도 28(b)는 BB'에 따른 단면도이다.
도 29는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이다. 도 29(a)는 본 개시에 따른 3면 발광 반도체 발광소자의 제조 방법의 또 다른 예를 설명하기 위한 평면도이고, 도 29(b)는 도 29(a)에 도시된 3면 발광 반도체 발광소자의 일 예를 설명하기 위한 사시도이고, 도 29(c)는 도 29(a)에 도시된 3면 발광 반도체 발광소자의 일 예를 설명하기 위한 평면도이다.
반도체 발광소자(400a)의 제조 방법에 있어서, 도 28에 도시된 바와 같이, 1개의 개구(5200) 내에 5개의 반도체 발광소자 칩(111)을 가로 방향으로 배치한다. 제1 베이스(5000)위에 형성된 마스크(5100)는 1*5 배열로 형성된 개구(5200)를 포함하는 것이 바람직하지만, 이에 한정되지 않는다.
본 예에서, 각각의 개구(5200)로 노출된 제1 베이스(5000) 위에 5개의 반도체 발광소자 칩(111)이 가로 방향으로 배치되는 것으로 한정하였지만, 이에 한정하지 않고, 5개 이상 또는 이하의 반도체 발광소자 칩이 배치될 수 있다.
도 29에 도시된 바와 같이 각각의 반도체 발광소자(400a)는 반도체 발광소자(400a)의 상면 및 가로 방향의 양쪽 측면으로 빛이 추출되는 반도체 발광소자가 1개 포함되는 3면 발광 반도체 발광소자(400a)를 포함한다. 상면 및 가로 방향의 양쪽 측면으로 발광하는 3면 반도체 발광소자(400a)를 제외하고는 도 15, 도 17 내지 도 24에 기재된 반도체 발광소자(100)와 동일한 특성을 갖는다.
반도체 발광소자(400a)의 제조 방법에 있어서, 도 29(a)에 도시된 바와 같이 각각의 반도체 발광소자(400a) 사이에 절단홈(6300)을 형성하여 개별 반도체 발광소자(400a)로 분리한다. 이때, 제2 베이스(6000)는 절단되지 않는 것이 바람직하다. 제2 베이스(6000)는 댐으로 기능하는 벽(6100)을 포함할 수 있으며, 벽(6100)은 생략될 수 있다.
구체적으로, 도 29(b) 및 도 29(c)를 참조하면 1*5 배열로, 즉 가로 방향으로 형성된 반도체 발광소자(400a)가 절단홈(6300)에 의해 1*1 배열로 절단되는 경우, 1*1 배열로 형성된 1개의 반도체 발광소자(400a)의 상면 및 가로 방향의 양쪽 측면으로 빛이 추출되는 3면 반도체 발광소자(400a)를 얻을 수 있다.
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이다. 도 30(a)는 본 개시에 따른 3면 발광 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면이고, 도 30(b)는 도 30(a)에 도시된 3면 발광 반도체 발광소자의 일 예를 설명하기 위한 사시도이고, 도 30(c)는 도 30(a)에 도시된 3면 발광 반도체 발광소자의 일 예를 설명하기 위한 평면도이다.
반도체 발광소자(400b)의 제조 방법에 있어서, 도 28에 도시된 바와 같이, 1개의 개구(5200) 내에 5개의 반도체 발광소자 칩(111)을 세로 방향으로 배치한다. 제1 베이스(5000)위에 형성된 마스크(5100)는 5*1 배열로 형성된 개구(5200)를 포함하는 것이 바람직하지만, 이에 한정되지 않는다.
본 예에서, 각각의 개구(5200)로 노출된 제1 베이스(5000) 위에 5개의 반도체 발광소자 칩(111)이 세로 방향으로 배치되는 것으로 한정하였지만, 이에 한정하지 않고, 5개 이상 또는 이하의 반도체 발광소자 칩이 배치될 수 있다.
도 30에 도시된 바와 같이 각각의 반도체 발광소자(400b)는 반도체 발광소자(400b)의 상면 및 세로 방향의 양쪽 측면으로 빛이 추출되는 반도체 발광소자가 1개 포함되는 3면 발광 반도체 발광소자(400b)를 포함한다. 상면 및 세로 방향의 양쪽 측면으로 발광하는 3면 반도체 발광소자(400b)를 제외하고는 도 15, 도 17 내지 도 24에 기재된 반도체 발광소자(100)와 동일한 특성을 갖는다.
반도체 발광소자(400b)의 제조 방법에 있어서, 도 30(a)에 도시된 바와 같이 각각의 반도체 발광소자(400b) 사이에 절단홈(6400)을 형성하여 개별 반도체 발광소자(400b)로 분리한다. 이때, 제2 베이스(6000)는 절단되지 않는 것이 바람직하다. 제2 베이스(6000)는 댐으로 기능하는 벽(6100)을 포함할 수 있으며, 벽(6100)은 생략될 수 있다.
구체적으로, 도 30(b) 및 도 30(c)를 참조하면 5*1 배열로, 즉 세로 방향으로 형성된 반도체 발광소자(400b)가 절단홈(6400)에 의해 1*1 배열로 절단되는 경우, 1*1 배열로 형성된 1개의 반도체 발광소자(400b)의 상면 및 세로 방향의 양쪽 측면으로 빛이 추출되는 3면 반도체 발광소자(400b)를 얻을 수 있다.
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이다. 도 31(a)는 본 개시에 따른 3면 발광 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면이고, 도 31(b)는 도 31(a)에 도시된 3면 발광 반도체 발광소자의 일 예를 설명하기 위한 평면도이다.
도 31에 도시된 바와 같이, 반도체 발광소자(500)는 상면 및 세로 방향의 양쪽 측면으로 빛이 추출되는 반도체 발광소자가 2개 포함되는 3면 발광 반도체 발광소자(500)를 포함한다. 상면 및 세로 방향의 양쪽 측면으로 발광하는 3면 반도체 발광소자(500)를 제외하고는 도 15, 도 17 내지 도 24에 기재된 반도체 발광소자(100)와 동일한 특성을 갖는다.
반도체 발광소자(500)의 제조 방법에 있어서, 도 31(a)에 도시된 바와 같이 각각의 반도체 발광소자(500) 사이에 절단홈(6500)을 형성하여 개별 반도체 발광소자(500)로 분리한다. 이때, 제2 베이스(6000)는 절단되지 않는 것이 바람직하다. 제2 베이스(6000)는 댐으로 기능하는 벽(6100)을 포함할 수 있으며, 벽(6100)은 생략될 수 있다.
구체적으로, 도 31(b)를 참조하면 5*1 배열로, 즉 세로 방향으로 형성된 반도체 발광소자(500)가 절단홈(6500)에 의해 2*1 배열로 절단되는 경우, 2*1 배열로 형성된 2개의 반도체 발광소자(500)의 상면 및 세로 방향의 양쪽 측면으로 빛이 추출되는 3면 반도체 발광소자(500)를 얻을 수 있다.
본 개시에 따른 반도체 발광소자의 제조방법의 순서는 당업자가 용이하게 변경할 수 있는 범위에서는 본 개시의 범위에 포함될 수 있다.
도 32는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면이고, 도 33은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면이며, 도 6은 본 개시에 따른 반도체 발광소자 칩의 일 예를 설명하기 위한 도면이다.
반도체 발광소자는 반도체 발광소자 칩(1), 및 봉지재(2)를 포함한다.
반도체 발광소자 칩(1)은 도 6을 참조하면, 플립 칩으로서 도 2에 도시된 것과 다른 구조의 플립 칩을 설명하고 있다. 본 개시에서 반도체 발광소자 칩(1)은 이러한 플립 칩에 한정되지 않으며, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)도 적용 가능하다.
반도체 발광소자 칩(1)은 성장 기판(10), 복수의 반도체층(30, 40, 50), 광반사층(R), 및 제1 전극(80), 및 제2 전극(70)을 포함한다.
성장 기판(10)은 3족 질화물 반도체 발광소자를 예로 들면, 사파이어, SiC, Si, GaN 등이 이용되며, 성장 기판(10)은 최종적으로 제거될 수도 있다.
복수의 반도체층(30, 40, 50)은 성장 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예:InGaN/(In)GaN 다중양자우물구조)을 포함한다.
복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통 되어 전자를 공급한다.
제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통 되어 정공을 공급한다.
도 6(a)를 참조하면, 제2 반도체층(50)과 제1 및 제2 전극(80, 70) 사이에는 광반사층(R)이 개재되며, 광반사층(R)은 SiO2와 같은 절연층, DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조를 가질 수 있다.
도 6(b)를 참조하면, 제2 반도체층(50) 위에 금속 반사막(R)이 구비되고, 제2 전극(70)이 금속 반사막(R) 위에 구비되며, 메사식각으로 노출된 제1 반도체층(30)과 다른 제1 전극(80)이 될 수 있다.
제2 반도체층(50)과 광반사층(R) 사이에는 투광성 도전막(미도시)이 개재될 수 있다.
봉지재(2)는 도 32를 참조하면, 광 변환재(A)를 함유하는 제1 봉지재(20), 및 제1 봉지재(20) 아래에 위치하며 광 변환재(A)의 침전을 조절하는 첨가재(F)를 함유하는 제2 봉지재(22)를 포함한다.
제1 봉지재(20)는 광 변환재(A)를 함유하며 반도체 발광소자 칩(1)의 제1 전극(70) 및 제2 전극(80)이 노출된 면에 대향하는 상부면 및 측면을 감싸도록 형성된다.
제1 봉지재(20)의 광 변환재(A)는 반도체 발광소자 칩(1)으로부터의 빛(예: 청색광)에 의해 여기되어 전방향으로 파장이 변환된 빛을 방사한다. 광 변환재(A)로부터 방사된 빛의 일부는 제1 봉재지(20) 밖으로 나오며, 빛의 다른 일부는 반도체 발광소자 칩(1)에서 반사 및 흡수된다.
여기서, 광 변환재(A)는 반도체 발광소자 칩의 활성층으로부터 생성되는 빛을 다른 파장의 빛으로 변환하는 것이라면 어떠한 것이라도 좋지만(예: 안료, 염료 등), 광 변환 효율을 고려할 때 형광체(예: YAG, (Sr, Ba, Ca)2SiO4:Eu 등)를 사용하는 것이 바람직하다.
제2 봉지재(22)는 첨가재(F)를 함유하고 제1 봉지재(20) 아래에 위치하며, 반도체 발광소자 칩(1)의 측면의 일부분을 감싸도록 형성된다.
제2 봉지재(22)의 첨가재(F)는 제1 봉지재(20)에 함유된 광 변환재(A)가 제2 봉지재(22)로 침전되는 것을 조절한다.
제2 봉지재(22) 내의 첨가재(F)의 함유량이 증가할수록 제1 봉지재(20)에 함유된 광 변환재(A)가 제2 봉지재(22)로 침전되는 것이 감소한다. 예를 들어, 제2 봉지재(22)의 첨가재(F)의 함유량은 약 0.1% 이상, 10% 이하인 것이 바람직하다.
구체적으로, 첨가재(F)의 함유량 0.1% 이하인 경우에는 제1 봉지재(20)에서 제2 봉지재(22)로 변환재(A)의 침전 속도가 빠르게 진행되어 빛의 산란이 증가하여 빛에 의한 내부 반사가 증가하고, 첨가재(F)의 함유량이 10% 이상인 경우에는 제1 봉지재(20)에서 제2 봉지재(22)로 변환재(A)의 침전 속도가 느리게 진행되어 변환재(A)가 제2 봉지재(22)의 상부 측면에만 위치할 수 있다.
제2 봉지재(22)가 제1 봉지재(20) 보다 적은 양의 광 변환재(A)를 함유함으로써, 제2 봉지재(22)에서 전방향으로 산란되는 빛이 감소하여 산란되는 빛에 의한 내부 반사가 감소될 수 있다. 즉, 반도체 발광소자 칩(1)에서 반사 및 흡수가 감소하고 제2 봉지재(20) 밖으로 더 잘 방출될 수 있다.
다시 말하면, 제1 봉지재(20) 내에 위치하는 광 변환재(A)의 밀도는 제2 봉지재(22) 내에 위치하는 광 변환재(A)의 밀도보다 높다. 즉, 반도체 발광소자 칩(1)이 위치하는 영역의 광 변환재(A)의 밀도는 반도체 발광소자 칩(1)이 위치하지 않는 영역의 광 변환재의 밀도보다 높다.
여기서, 제2 봉지재(22)는 제1 봉지재(20)로부터 침전된 광 변환재(A)를 함유하고, 별도의 광 변환재를 함유하지 않는 것이 바람직하다.
다시 말하면, 제2 봉지재(22)는 제1 봉지재(20)에 함유된 광 변환재(A) 중 제1 봉지재(20)로부터 침전된 일부의 광 변환재(A)를 함유한다.
종래에는 반도체 발광소자 칩의 상부면에 위치하는 광 변환재의 양이 발광소자 칩의 측면에 위치하는 광 변환재의 양과 달라 외부로 방출되는 빛이 불균일하여 광 추출 효율이 감소하는 문제점이 있었다.
이에 따라, 제2 봉지재(22)의 첨가재(F)에 의해 제1 봉지재(20)로부터 제2 봉지재(22)로 침전되는 광 변환재(A)의 양이 제1 봉지재(20)에 잔류하는 광 변환재(A)의 양보다 감소하여 반도체 발광소자로부터 외부로 방출되는 빛의 양에 대한 균일성을 향상시킬 수 있다. 즉, 반도체 발광소자 칩(1)의 상부면으로 방출되는 빛의 양과 측면으로 방출되는 빛의 양을 균일하게 하여 광 추출 효율(extraction efficiency)을 개선할 수 있다.
여기서, 첨가재(F)는 제1 봉지재(20)로부터 침전되는 광 변환재(A)의 양을 감소시키며, 실리콘 옥사이드(sio2) 및 이산화티타늄(tio2) 등을 사용한다.
제1 봉지재(20)는 제1 두께(t1)로 형성되고, 제2 봉지재(22)는 제2 두께(t2)로 형성된다.
제1 봉지재(20)의 제1 두께(t1)는 제2 봉지재(22)의 제2 두께(t2) 보다 두껍게 형성되는 것이 바람직하다. 예를 들어, 제1 두께(t1)는 200um이고, 제2 두께(t2)는 150um로 형성될 수 있다. 하지만, 이에 한정하지 않고, 제1 봉지재(20)와 제2 봉지재(22)의 두께가 동일하게 형성되거나, 제1 봉지재(20)가 제2 봉지재(22)의 두께보다 얇게 형성될 수도 있다.
제1 봉지재(20) 및 제2 봉지재(22)는 반도체 발광소자 분야에서 일반적으로 사용되는 에폭시 수지, 실리콘 수지 등으로 형성될 수 있다.
제1 봉지재(20)의 굴절률은 제2 봉지재(22)의 굴절률과 다를 수 있다. 예를 들어, 제1 봉지재(20)의 굴절률은 1.4이고, 제2 봉지재(22)의 굴절률은 1.5일 수 있다. 이와 다르게, 제1 봉지재(20) 및 제2 봉지재(22)는 동일 재질로 형성되거나, 또는 동일한 굴절률을 가질 수 있다. 제1 봉지재(20) 및 제2 봉지재(22)는 투명한 실리콘과 같은 물질로 이루어질 수도 있다.
그리고, 제1 봉지재(20) 및 제2 봉지재(22)는 필요에 따라 점도 및/또는 경화 속도가 다른 물질을 사용하는 것도 가능하다.
도 33를 참조하면 도 32에 도시한 바와 다르게, 제1 봉지재(20)는 제2 봉지재(22) 및 반도체 발광소자 칩(1)의 상부면에 위치하고, 제2 봉지재(22)는 반도체 발광소자 칩(1)의 측면 전체를 감싸도록 형성될 수 있다.
도 34 내지 도 38은 본 개시에 따른 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자의 제조 방법에 있어서, 먼저, 도 34를 참조하면 베이스(201) 위에 하나 이상의 개구(301)가 형성된 마스크(300)를 구비한다. 본 예에서, 반도체 발광소자 칩(1)으로는 플립 칩(flip chip)이 적합하지만, 레터럴 칩(lateral chip)이나 수직형 칩(vertical chip)을 배제하는 것은 아니다.
베이스(201)는 플렉시블한 필름 또는 테이프이거나, 리지드(rigid)한 금속 판 또는 비금속 판일 수 있다.
필름 또는 테이프도 특별한 제한은 없으며, 점착성 또는 접착성을 가지며 내열성을 가지는 것이 바람직하다. 예를 들어, 내열성 테이프, 블루테이프 등이 사용될 수 있으며, 다양한 색상이나 광 반사율을 선택할 수 있다.
금속 판으로는 특별한 한정이 있는 것은 아니며, 예를 들어, Al, Cu, Ag, Cu-Al 합금, Cu-Ag 합금, Cu-Au 합금, SUS(스테인리스스틸) 등이 사용될 수 있으며, 도금된 판도 물론 사용 가능하다.
비금속 판으로는 플라스틱이 사용될 수 있으며, 다양한 색상이나 광 반사율을 선택할 수 있다.
이와 같이, 본 예에 의하면, 반도체 발광소자 칩(1)이 배열되는 베이스(201)가 반도체 기판이나 다른 고가의 기판이 아니라도 무방한 장점이 있다.
또한, 마스크(300)가 반도체 발광소자 칩(1) 배열의 가이드가 되므로 베이스(201)에 추가적인 패턴 형성 공정이 필요 없다.
마스크(300)는 플라스틱, 금속, 또는, 표면이 도금된 부재일 수 있으며, 하나 이상의 개구(301)가 형성되어 있다. 마스크(300)의 재질은 상기 베이스(201)의 재질로 예시된 예들이 사용될 수 있지만, 마스크(300) 및 개구(301)의 형태 유지에 좋도록 어느 정도 딱딱한 재질이 바람직하고, 크랙이나 갈라짐 방지에 효과적인 재질로 선택하는 것이 바람직하다. 특히, 후술되는 바와 같이, 소자 이송 장치(미도시)가 마스크(300)의 패턴을 인식하는 측면에서는 마스크(300)와 베이스(201)는 재질, 색상 및 광 반사율 중 적어도 하나가 다르게 선택되는 것이 바람직하다.
본 예에서, 베이스(201)와 마스크(300)는 외력에 의해 가압되어 서로 접하거나, 접착물질을 이용하여 서로 접착할 수 있다. 예를 들어, 접착 물질은 도전성 페이스트, 절연성 페이스트, 폴리머 접착제 등 다양하게 선택 가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면, 베이스(201)와 마스크(300)의 분리 시에 상기 온도 범위에서 분리가 쉽게 될 수 있다.
마스크(300)에 형성된 하나 이상의 개구(301)는 일 예로, 복수의 행과 열로 배열되어 있다. 개구(301)로 베이스(201)의 상면이 노출된다. 개구(301)의 개수 및 배열 방식은 필요에 따라 적절하게 변경할 수 있음은 물론이다. 개구(301)는 반도체 발광소자 칩(1)의 형상을 따를 수도 있지만, 반도체 발광소자 칩(1)과 다른 형상을 가질 수도 있다.
다음으로, 도 35를 참조하면 각각의 개구(301)로 노출된 베이스(201) 위에 반도체 발광소자 칩(1)을 놓는다. 이때, 마스크(300)의 형상, 패턴, 또는 경계 등을 인식하여 소자가 놓일 위치 및 각도를 보정하는 별도의 소자 이송 장치(미도시)를 사용하여 반도체 발광소자 칩(1)을 베이스(201) 위에 위치시킬 수 있다.
반도체 발광소자 칩(1)은 2개의 전극(80,70)이 베이스(201)의 상면과 마주하도록 놓이며, 이에 따라 후술되는 봉지재(2)에 의해 2개의 전극(80,70)이 덮이지 않고 봉지재(2)의 하면으로부터 노출된다.
다음으로, 도 36을 참조하면 마스크(300)를 댐(dam)으로 하여 각각의 개구(301)에 첨가재(F)를 함유하는 제2 봉지재(22)를 형성한다. 여기서, 마스크(300)는 소자 이송 장치가 반도체 발광소자 칩(1)을 놓을 위치나 각도를 보정하기 위한 패턴으로 인식될 수 있으며, 이와 함께 봉지재(2)의 댐으로 기능한다.
제2 봉지재(22)는 디스펜싱, 스텐실, 스크린 프린팅, 스핀 코팅 등을 이용하여 형성할 수 있다. 두께의 균일도나 형광체의 내부 밀도 등의 관점에서 스프레이 코팅이 바람직하다.
제2 봉지재(22)는 반도체 발광소자 분야에서 일반적으로 사용되는 에폭시 수지, 실리콘 수지 중 하나 일 수 있다.
다음으로, 도 37을 참조하면 마스크(300)를 댐(dam)으로 하여 제2 봉지재(22) 위에 광 변환재(A)를 함유하는 제1 봉지재(20)를 형성한다. 이와 다르게, 제1 봉지재(20) 및 제2 봉지재(22)는 필요에 따라 점도 및/또는 경화 속도가 다른 물질을 사용하는 것도 가능하다.
제2 봉지재(22)를 형성한 후, 제2 봉지재(22)가 경화되기 전에 또는 제2 봉지재(22)이 경화되지 않는 상태를 유지하면서, 제1 봉지재(20)를 형성한다.
제1 봉지재(20) 및 제2 봉지재(22)를 형성 한 후, 제1 봉지재(20) 및 제2 봉지재(22)를 동시에 동일한 경화 조건에서 경화한다.
제1 봉지재(20)에 함유된 광 변환재(A)가 제2 봉지재(22)에 함유된 첨가재(F)에 의해 침전이 감소하여 제1 봉지재(20) 내에 위치하는 광 변환재(A)의 밀도가 제2 봉지재(22) 내에 제1 봉지재(20)로부터 침전되어 함유된 광 변환재(A) 의 밀도보다 높은 것이 바람직하다. 즉, 반도체 발광소자 칩(1)이 위치하는 영역의 광 변환재(A)의 밀도는 반도체 발광소자 칩(1)이 위치하지 않는 영역의 광 변환재(A)의 밀도보다 높다.
일반적으로 실리콘의 경우에는 경화 온도가 40~90℃에서는 상온보다 그 점도가 약해져서 액상화가 이루어지고, 그 구간을 지나고 나면 경도가 다시 강화되는데, 액상화가 이루어지는 온도와 시간을 조절함으로써 침전되는 정도를 조절할 수 있으며, 실리콘에 바인더를 포함하지 않는 경우에는 그 침전 속도가 더 빨라질 수 있다. 예를 들어, 50~80℃의 온도에서 10~60분의 시간 동안 침전 공정을 행할 수 있다.
제1 봉지재(20)는 디스펜싱, 스텐실, 스크린 프린팅, 스핀 코팅 등을 이용하여 형성할 수 있다. 두께의 균일도나 형광체의 내부 밀도 등의 관점에서 스프레이 코팅이 바람직하다.
이와 달리, 제1 봉지재(20)를 형성하기 위한 물질을 공급하는 속도, 양 등을 제어하여 도 38(a)에 도시한 바와 같이, 마스크(300)보다 제1 봉지재(20)를 높게 또는 낮게 형성할 수 있다. 그리고, 도 38(b)에 도시한 바와 같이, 제1 봉지재(20)의 상면이 반원구 형상을 가지도록 형성할 수 있다. 이와 같은 형태로 제1 봉지재(20)가 형성되면, 반도체 발광소자 칩(1)으로부터 나온 빛의 분포를 원하는 형태로 하는 데에 도움이 될 수 있다.
다음으로, 도 39를 참조하면 제1 봉지재(20) 및 제2 봉지재(22)가 형성된 반도체 발광소자 칩(1)을 마스크(300) 및 베이스(201)로부터 분리한다.
그 결과 반도체 발광소자 칩(1)과, 제1 전극(80) 및 제2 전극(70)을 노출하며 반도체 발광소자 칩(1)을 둘러싸는 제2 봉지재(22) 및 반도체 발광소자 칩(1)과 제2 봉지재(22) 위에 형성되는 제1 봉지재(20)를 갖는 결합체가 형성된다.
여기서, 마스크(300), 봉지재(2), 반도체 발광소자 칩(1), 및 베이스(201)가 일체로서 반도체 발광소자로 사용되거나, 마스크(300), 봉지재(2), 및 반도체 발광소자 칩(1)의 결합체를 그대로 소자로 사용하는 것도 물론 고려할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자의 제조 방법에 있어서, 제1 개구가 형성된 제1 마스크의 제1 개구 내에 반도체 발광소자 칩을 배치하는 단계;로서, 전자와 전공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩을 제1 개구 내에 배치하는 단계; 반도체 발광소자 칩이 배치된 제1 마스크의 제1 개구 내에 봉지재를 투입하는 단계; 제1 마스크의 제1 개구를 제2 개구가 형성된 제2 마스크의 제2 개구와 대응되도록 배치하는 단계; 제1 마스크의 제1 개구 내에 봉지재가 덮인 반도체 발광소자 칩을 제2 마스크의 제2 개구로 이송시키는 단계; 그리고 제2 마스크의 제2 개구 내에 반사층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조 방법.
여기서, 반사층은 봉지재의 주변을 감싸도록(surround) 형성되고, 봉지재와 동일한 물질로 형성될 수 있고, 형광체를 포함할 수 있다.
(2) 제2 마스크의 제2 개구의 폭은 제1 마스크의 제1 개구의 폭보다 넓게 형성되는 반도체 발광소자의 제조 방법.
(3) 제2 마스크의 제2 개구와 마주보는 제1 마스크의 제1 개구의 제1 면의 폭은 반대측의 제2 면의 폭보다 크게 형성되는 반도체 발광소자의 제조 방법.
(4) 봉지재의 측면은 제1 개구의 제1 면에서 제1 개구의 제2 면 방향으로 기울어진 경사면을 갖는 반도체 발광소자의 제조 방법.
(5) 봉지재의 측면과 접촉하는 반사층의 내측면은 봉지재의 측면의 기울기와 동일한 기울기를 갖는 경사면으로 형성되는 반도체 발광소자의 제조 방법.
(6) 봉지재의 높이는 반사층의 높이와 동일하게 형성되는 반도체 발광소자의 제조 방법.
(7) 제1 개구의 제1 면과 접촉하는 반사층의 일 측면은 표면 장력에 의해 라운드 형상을 갖는 반도체 발광소자의 제조 방법.
(8) 제1 마스크의 높이는 제2 마스크의 높이보다 높게 형성되는 반도체 발광소자의 제조 방법.
(9) 반사층은 백색 반사 물질을 포함하는 반도체 발광소자의 제조 방법.
(10) 봉지재 위에 형성된 렌즈;를 포함하는 반도체 발광소자의 제조 방법.
(11) 반도체 발광소자의 제조 방법에 있어서, 제1 개구가 형성된 제1 마스크의 제1 개구 내에 반도체 발광소자 칩을 배치하는 단계;로서, 전자와 정공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩을 제1 개구 내에 배치하는 단계; 반도체 발광소자 칩이 배치된 제1 마스크의 제1 개구 내에 봉지재를 투입하는 단계; 일체로 형성된 반도체 발광소자 칩과 봉지재를 제1 마스크로부터 분리하여 제2 개구가 형성된 제2 마스크의 제2 개구 내에 배치시키는 단계; 그리고 제2 마스크의 제2 개구 내에 반사층을 형성하는 단계;를 포함하고, 제1 개구의 하부면의 폭은 제1 개구의 상부면의 폭보다 작게 형성되는 반도체 발광소자의 제조방법.
(12) 봉지재의 측면은 제1 개구의 상부면에서 제1 개구의 하부면 방향으로 기울어진 경사면을 갖는 반도체 발광소자의 제조 방법.
(13) 봉지재의 측면과 접촉하는 반사층의 내측면은 봉지재의 측면의 기울기와 동일한 기울기를 갖는 경사면으로 형성되는 반도체 발광소자의 제조 방법.
(14) 제2 마스크의 제2 개구에 형성된 반사층의 상부면의 폭은 반사층의 하부면의 폭보다 크게 형성되는 반도체 발광소자의 제조방법.
(15) 봉지재의 높이는 반사층의 높이와 동일하게 형성되는 반도체 발광소자의 제조 방법.
(16) 제1 마스크로부터 일체로 형성된 반도체 발광소자 칩 및 봉지재를 분리하기 위해 제1 마스크의 제1 개구와 제2 마스크의 제2 개구가 서로 대응되도록 위치시키는 반도체 발광소자의 제조 방법.
(17) 제2 마스크의 제2 개구의 폭은 제1 마스크의 제1 개구의 폭보다 크게 형성되는 반도체 발광소자의 제조 방법.
(18) 반사층의 상부면은 표면 장력에 의해 라운드 형상을 갖는 반도체 발광소자의 제조 방법.
(19) 제1 마스크의 높이는 제2 마스크의 높이보다 높게 형성되는 반도체 발광소자의 제조 방법.
(20) 반사층은 백색 반사 물질을 포함하는 반도체 발광소자의 제조 방법.
(21) 반도체 발광소자의 제조 방법에 있어서, 복수의 개구가 형성된 마스크의 각각의 개구 내에 반도체 발광소자 칩을 배치하는 단계;로서, 전자와 전공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩을 개구 내에 배치하는 단계; 반도체 발광소자 칩이 배치된 마스크의 개구 내에 봉지재를 투입하는 단계; 마스크로부터 봉지재와 결합된 반도체 발광소자 칩을 분리하여 고정판으로 이송하는 단계; 봉지재와 결합된 반도체 발광소자 칩 사이에 반사물질을 도포하여 반사층을 형성하는 단계; 그리고 절단 공정을 통해 개별적인 반도체 발광소자로 분리하는 단계;를 포함하는 반도체 발광소자의 제조방법.
(22) 반사층의 내측면은 봉지재의 하면 방향으로 경사진 반도체 발광소자의 제조방법.
(23) 봉지재의 높이는 반사층의 높이와 동일하게 형성되는 반도체 발광소자의 제조 방법.
(24) 마스크의 각각의 개구 내에 복수의 반도체 발광소자 칩을 배치하는 반도체 발광소자의 제조방법.
(25) 절단 공정시 반도체 발광소자의 상면으로 빛이 추출되는 반도체 발광소자가 한 개 또는 그 이상이 포함되도록 절단되는 반도체 발광소자의 제조방법.
(26) 절단 공정시 반도체 발광소자의 상면 및 적어도 2개의 측면으로 빛이 추출되는 반도체 발광소자가 한 개 또는 그 이상이 포함되도록 절단되는 반도체 발광소자의 제조방법.
(27) 봉지재와 결합된 반도체 발광소자 칩을 제외한 고정판의 전체면에 반사물질을 도포하여 반사층을 형성하는 반도체 발광소자의 제조방법.
(28) 고정판 위에 별도의 댐을 더 포함하는 반도체 발광소자의 제조방법.
(29) 반도체 발광소자 칩의 전극은 반사층의 하면 방향으로 노출되는 반도체 발광소자의 제조방법.
(30) 반사층의 하면은 표면 장력에 의해 라운드 형상을 갖는 반도체 발광소자의 제조 방법.
(31) 반도체 발광소자에 있어서, 전자와 정공의 결합을 이용해 빛을 생성하는 반도체 발광소자 칩; 그리고 반도체 발광소자 칩에서 생성된 빛을 다른 파장의 빛으로 변환하는 광 변환재를 함유하며 반도체 발광소자 칩을 덮고 있는 봉지재;를 포함하고, 봉지재는 광 변환재를 함유하는 제1 봉지재와 제1 봉지재 아래에 위치하며 제1 봉지재에 함유된 광 변환재의 침전을 방지하는 첨가재를 함유하는 투광성의 제2 봉지재를 구비하며, 제2 봉지재 내의 첨가재의 함유량이 증가할수록 제1 봉지재 내에 함유된 광 변환재가 제2 봉지재로 침전되는 침전 속도가 감소하고, 제2 봉지재는 제1 봉지재에 함유된 광 변환재 중 제1 봉지재로부터 침전된 일부의 광 변환재를 함유하는 반도체 발광소자.
(32) 첨가재의 함유량은 0.1% 이상 10% 이하인 반도체 발광소자.
(33) 반도체 발광소자 칩은 플립 칩인 반도체 발광소자.
(34) 제1 봉지재 내에 함유된 광 변환재의 밀도는 제2 봉지재 내에 함유된 광 변환재의 밀도보다 높은 반도체 발광소자.
(35) 제2 봉지재는 제1 봉지재로부터 침전된 광 변환재를 함유하는 반도체 발광 소자.
(36) 제2 봉지재는 별도의 광 변환재를 함유하지 않는 반도체 발광소자.
(37) 제1 봉지재와 제2 봉지재는 동일한 물질로 이루어지는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 고온에 강한 백색 반사 물질을 포함하는 반사층이 경사면을 갖도록 형성함으로써, 반도체 발광소자의 광 추출 효율(extraction efficiency)을 향상시킬 수 있다.
또한, 일정한 기울기를 갖는 경사면을 포함하는 반사층을 별도의 절단 공정없이 마스크를 이용하여 형성함으로써, 반도체 발광소자에 물리적인 영향을 주지 않는다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 1면 발광 또는 3면 발광의 반도체 발광소자를 얻을 수 있다.
또한, 고온에 강한 백색 반사 물질을 포함하는 반사층이 경사면을 갖도록 형성함으로써, 반도체 발광소자의 광 추출 효율(extraction efficiency)을 향상시킬 수 있다.
그리고, 일정한 기울기를 갖는 경사면을 포함하는 반사층을 별도의 절단 공정없이 마스크를 이용하여 형성함으로써, 반도체 발광소자에 물리적인 영향을 주지 않는다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 광 변환재의 밀도를 조절할 수 있는 첨가재를 포함하는 봉지재를 구비함으로써, 반도체 발광소자 칩의 상부면으로 방출되는 빛의 양과 측면으로 방출되는 빛의 양을 균일하게 하여 광 추출 효율(extraction efficiency)을 개선할 수 있다.

Claims (10)

  1. 반도체 발광소자의 제조 방법에 있어서,
    제1 개구가 형성된 제1 마스크의 제1 개구 내에 반도체 발광소자 칩을 배치하는 단계;로서, 전자와 전공의 재결합에 의해 빛을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩을 제1 개구 내에 배치하는 단계;
    반도체 발광소자 칩이 배치된 제1 마스크의 제1 개구 내에 봉지재를 투입하는 단계;
    제1 마스크의 제1 개구를 제2 개구가 형성된 제2 마스크의 제2 개구와 대응되도록 배치하는 단계;
    제1 마스크의 제1 개구 내에 봉지재가 덮인 반도체 발광소자 칩을 제2 마스크의 제2 개구로 이송시키는 단계; 그리고
    제2 마스크의 제2 개구 내에 반사층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조 방법.
  2. 제1항에 있어서,
    제2 마스크의 제2 개구의 폭은 제1 마스크의 제1 개구의 폭보다 넓게 형성되는 반도체 발광소자의 제조 방법.
  3. 제2항에 있어서,
    제2 마스크의 제2 개구와 마주보는 제1 마스크의 제1 개구의 제1 면의 폭은 반대측의 제2 면의 폭보다 크게 형성되는 반도체 발광소자의 제조 방법.
  4. 제3항에 있어서,
    봉지재의 측면은 제1 개구의 제1 면에서 제1 개구의 제2 면 방향으로 기울어진 경사면을 갖는 반도체 발광소자의 제조 방법.
  5. 제4항에 있어서,
    봉지재의 측면과 접촉하는 반사층의 내측면은 봉지재의 측면의 기울기와 동일한 기울기를 갖는 경사면으로 형성되는 반도체 발광소자의 제조 방법.
  6. 제1항에 있어서,
    봉지재의 높이는 반사층의 높이와 동일하게 형성되는 반도체 발광소자의 제조 방법.
  7. 제1항에 있어서,
    제1 개구의 제1 면과 접촉하는 반사층의 일 측면은 표면 장력에 의해 라운드 형상을 갖는 반도체 발광소자의 제조 방법.
  8. 제7항에 있어서,
    제1 마스크의 높이는 제2 마스크의 높이보다 높게 형성되는 반도체 발광소자의 제조 방법.
  9. 제1항에 있어서,
    반사층은 백색 반사 물질을 포함하는 반도체 발광소자의 제조 방법.
  10. 제1항에 있어서,
    봉지재 위에 형성된 렌즈;를 포함하는 반도체 발광소자의 제조 방법.
PCT/KR2017/010623 2016-09-26 2017-09-26 반도체 발광소자 및 이의 제조 방법 WO2018056788A1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR10-2016-0123083 2016-09-26
KR1020160123083A KR101877743B1 (ko) 2016-09-26 2016-09-26 반도체 발광소자 및 이의 제조 방법
KR1020160123078A KR101835631B1 (ko) 2016-09-26 2016-09-26 반도체 발광소자 및 이의 제조 방법
KR10-2016-0123078 2016-09-26
KR10-2016-0126686 2016-09-30
KR20160126686 2016-09-30
KR10-2016-0148768 2016-11-09
KR1020160148768A KR101865786B1 (ko) 2016-11-09 2016-11-09 반도체 발광소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
WO2018056788A1 true WO2018056788A1 (ko) 2018-03-29

Family

ID=61690936

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/010623 WO2018056788A1 (ko) 2016-09-26 2017-09-26 반도체 발광소자 및 이의 제조 방법

Country Status (1)

Country Link
WO (1) WO2018056788A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100080423A (ko) * 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
KR20110084294A (ko) * 2008-11-05 2011-07-21 필립스 루미리즈 라이팅 캄파니 엘엘씨 Ｌｅｄ를 위한 오버몰딩된 인광체 렌즈
JP2012256769A (ja) * 2011-06-10 2012-12-27 Fuji Mach Mfg Co Ltd 半導体装置及びその製造方法
KR20160039599A (ko) * 2016-03-28 2016-04-11 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
KR20160048258A (ko) * 2014-10-23 2016-05-04 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110084294A (ko) * 2008-11-05 2011-07-21 필립스 루미리즈 라이팅 캄파니 엘엘씨 Ｌｅｄ를 위한 오버몰딩된 인광체 렌즈
KR20100080423A (ko) * 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
JP2012256769A (ja) * 2011-06-10 2012-12-27 Fuji Mach Mfg Co Ltd 半導体装置及びその製造方法
KR20160048258A (ko) * 2014-10-23 2016-05-04 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조 방법
KR20160039599A (ko) * 2016-03-28 2016-04-11 주식회사 세미콘라이트 반도체 발광소자의 제조 방법

Similar Documents

Publication Publication Date Title
WO2017191923A1 (ko) 발광 다이오드
WO2016076637A1 (en) Light emitting device
WO2016039593A1 (ko) 반도체 발광소자의 제조 방법
WO2019117656A1 (en) Light emitting stacked structure and display device having the same
WO2013133594A1 (en) Light-emitting device and method of manufacturing the same
WO2018117382A1 (ko) 고 신뢰성 발광 다이오드
WO2017222279A1 (ko) 반도체 소자
WO2016047950A1 (en) Light emitting device and method of fabricating the same
WO2019054547A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2015190817A1 (ko) 반도체 발광소자
WO2016129873A2 (ko) 발광소자 및 발광 다이오드
WO2017183944A1 (ko) 발광소자 및 이를 포함하는 표시장치
WO2020159068A1 (ko) 발광 다이오드
WO2019045167A1 (ko) 발광소자 패키지 및 이를 구비한 광원 장치
WO2019004518A1 (ko) 발광소자 패키지 및 광원 장치
WO2017155282A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2021112648A1 (ko) 반도체 발광소자를 제조하는 방법
WO2019132490A1 (ko) 반도체소자
WO2019059703A2 (ko) 발광소자 패키지 및 조명 모듈
WO2019045277A1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
WO2016126066A1 (ko) 발광 모듈 및 이를 구비한 조명 장치
WO2018217006A2 (ko) 반도체 발광소자 및 이의 제조 방법
WO2019054548A1 (ko) 발광소자 패키지
WO2019147063A1 (ko) 반도체 발광소자 및 이의 제조방법
WO2019190026A1 (ko) 퀀텀닷 플레이트 조립체와 이를 포함하는 발광소자 패키지 및 led 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17853502

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17853502

Country of ref document: EP

Kind code of ref document: A1