CN103168355B - 大容量模块的外围电路用的电路基板及包含使用该电路基板的外围电路的大容量模块 - Google Patents

大容量模块的外围电路用的电路基板及包含使用该电路基板的外围电路的大容量模块 Download PDF

Info

Publication number
CN103168355B
CN103168355B CN201180016931.5A CN201180016931A CN103168355B CN 103168355 B CN103168355 B CN 103168355B CN 201180016931 A CN201180016931 A CN 201180016931A CN 103168355 B CN103168355 B CN 103168355B
Authority
CN
China
Prior art keywords
power semiconductor
electronic circuit
substrate
circuit
capacity module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180016931.5A
Other languages
English (en)
Other versions
CN103168355A (zh
Inventor
矢野信介
平井隆己
七泷努
山口浩文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN103168355A publication Critical patent/CN103168355A/zh
Application granted granted Critical
Publication of CN103168355B publication Critical patent/CN103168355B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在通过向功率电路上层叠驱动电路等外围电路而要实现小型轻量化、低电涌化及低损失化的大容量模块中，减少如下问题：因配设在功率电路上的功率半导体元件的端子与外围电路的电极的对位不充分而引起的功率半导体元件的端子与外围电路的电极的接合部中的电阻增大或在相邻的接合部之间的绝缘耐压降低等问题。在外围电路基板的表面设置台阶，通过该台阶与功率半导体元件的侧面接触，在功率电路与外围电路层叠时更准确地进行外围电路基板的电极与功率半导体元件的端子的对位，由此减少上述问题。

Description

大容量模块的外围电路用的电路基板及包含使用该电路基板 的外围电路的大容量模块
技术领域
本发明涉及大容量模块的外围电路用的电路基板。更详细而言，本发明涉及在大容量模块中与包含功率半导体元件的电路层叠的外围电路用的电路基板，所述大容量模块以在混合动力车或电动汽车中使用的变换器等功率模块为代表。而且，本发明还涉及包含使用该电路基板的外围电路的大容量模块。
背景技术
一直以来，在以变换器等功率模块为代表的大容量(大功率)模块中，例如平面配置包含开关元件(例如IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等)等功率半导体元件的电路(以下也称为“功率电路”)与例如控制该功率半导体元件的外围电路(以下也称为“驱动电路”)，而且需要用于配置连接这些电路用的配线(金属线)的面积，这种情况成为妨碍大容量模块的小型轻量化的主要原因。
另外，在本说明书中，所谓大容量模块是指处理200V以上的电压或10A以上的大功率的模块。作为该大容量模块的具体例子，例如可以例举所谓“功率模块”等。
另外，认为存在担心，由于连接构成如上所述的大容量模块的各种电路的金属线的围绕而使配线长度变长，作为模块整体的损失较大，由于金属线的等效电感的原因而在开关时产生的电涌电压变大等。过大的电涌电压例如有可能使驱动电路的半导体元件等损伤。
然而，近年来，例如伴随混合动力车和电动汽车的普及等，在以变换器等功率模块为代表的大容量(大功率)模块中，也要求例如小型轻量化、低电涌化(电涌抑制)及高效率化(低损失化)等进一步提高性能。
于是，提出了如下尝试：层叠构成如上所述的大容量模块的各种电路的基板而实现大容量模块的小型轻量化，并且，改进构成大容量模块的各种电路基板间的连接方式而实现低电涌化和低损失化(例如参照专利文献1至专利文献3)。
如上所述，在层叠构成大容量模块的各种电路基板而使该模块小型轻量化时，已知有如下方法，即取代利用配线(金属线)的连接(引线接合)，在设置于配线基板表面的表面电极或引线框端子上直接连接半导体元件的端子(例如参照专利文献1)。
可是，所述方法存在半导体元件的端子与配线基板的表面电极或引线框端子的对位困难的问题。在半导体元件的端子与配线基板的表面电极或引线框端子的对位不充分时，有时产生在由半导体元件的端子与配线基板的表面电极或引线框端子构成的接合部电阻变大，或者相邻的接合部之间的绝缘耐压变得不充分的问题。
具体而言，在半导体元件的端子与配线基板的表面电极或引线框端子的对位不充分时，接合部中的半导体元件的端子与配线基板的表面电极或引线框端子的接触面积变小。其结果，该接合部的电阻变大，有时无法使大容量模块所需的大小的电流流过。另外，由于接合部中的半导体元件的端子与配线基板的表面电极或引线框端子的配置偏移，由此相邻的接合部之间的间隔变小。其结果，在这些接合部，有时无法确保使高电压的电流流过所需要的绝缘耐压。
即，在层叠构成大容量模块的各种电路基板而使该模块小型轻量化时，为了避免在由功率半导体元件的端子与配线基板的表面电极或引线框端子构成的接合部电阻变大，或者相邻的接合部之间的绝缘耐压变得不充分的问题，准确地进行功率半导体元件的端子与配线基板的表面电极或引线框端子的对位是极其重要的。
可是，在该技术领域中，在层叠构成大容量模块的各种电路基板而使该模块小型轻量化时，在由功率半导体元件的端子和配线基板的表面电极或引线框端子构成的接合部能够准确地进行功率半导体元件的端子与配线基板的表面电极或引线框端子的对位的有效的技术方案还没有提出来，存在对该技术的继续要求。
现有技术文献
专利文献
专利文献1：特开2006－303006号公报
专利文献2：特许第3410696号公报
专利文献3：特开2011－23654号公报
专利文献4：特开2007－012831号公报
非专利文献
非专利文献1：郎丰群、林佑辅、仲川博、青柳昌宏、大桥弘通，“具有铝电极的SiC功率元件的三维安装技术”，第十八次微电子学专题论文集，2008年9月，p.219-222。
发明内容
发明要解决的课题
如上所述，在该技术领域中，在层叠构成大容量模块的各种电路基板而使该模块小型轻量化时，在由功率半导体元件的端子与配线基板的表面电极或引线框端子构成的接合部能够准确地进行功率半导体元件的端子与配线基板的表面电极或引线框端子的对位的有效的技术方案还没有提出来，存在对该技术的继续要求。
本发明是为了对应这种要求而完成的。更具体而言，本发明的一个目的在于，在通过向功率电路上层叠驱动电路等外围电路而要实现小型轻量化、低电涌化及低损失化的大容量模块中，减少如下问题：由于配设在功率电路上的功率半导体元件的端子与外围电路的电极的对位不充分而引起的功率半导体元件的端子与外围电路的电极的接合部中的电阻增大或在相邻的接合部之间绝缘耐压降低等问题。
用于解决课题的手段
上述目的通过如下基板来实现，该基板是在包含功率半导体元件的第一电子电路的配设有所述功率半导体元件的一侧隔着所述功率半导体元件层叠的第二电子电路所使用的第二电子电路基板，其中，所述基板包括：由电介质层构成的基材；埋设于所述基材的内部的内层电极；形成于所述基板的所述第一电子电路侧的表面即第一表面的第一表面电极；以及设置于所述第一表面的至少一个台阶，所述内层电极及所述第一表面电极的至少一部分的与所述第一表面正交的方向上的厚度为50μm以上，所述台阶以如下方式形成，在所述第一电子电路与所述第二电子电路层叠时，在所述功率半导体元件及所述基板处于通过所述功率半导体元件的与相对所述第一表面的表面相交的侧面和所述台阶的与所述第一表面相交的侧面的接触而规定的相对的位置关系时，所述功率半导体元件的各个端子与各个所述第一表面电极相对。
发明的效果
如上所述，本发明的基板的目的为以例如变换器等功率模块为代表的大容量模块等的小型轻量化，在与包含功率半导体元件的(第一)电子电路(例如功率电路)层叠而使用的(第二)电子电路(例如驱动电路等外围电路)中使用。
在本发明的基板中，如上所述，在第二电子电路基板的表面设置台阶，通过该台阶与功率半导体元件的侧面接触，在第一电子电路与第二电子电路层叠时更准确地进行第二电子电路基板的电极与功率半导体元件的端子的对位，由此减少功率半导体元件的端子与外围电路的电极的接合部中的电阻增大或相邻的接合部之间的绝缘耐压降低等问题。
附图说明
图1是表示具有由设置于第一表面的凹处(凹部)形成的台阶的本发明的一个实施方式的基板及包含该基板的大容量模块的结构的模式图。
图2是表示在第二电子电路基板上配设散热器的图1所示的实施方式的变形例的基板及包含该基板的大容量模块的结构的模式图。
图3是表示具有由设置于第一表面的突起形成的台阶的本发明的一个实施方式的基板及包含该基板的大容量模块的结构的模式图。
图4是表示由引线框形成第一表面电极的图3所示的实施方式的变形例的基板及包含该基板的大容量模块的结构的模式图。
图5是表示使用现有技术的基板作为外围电路基板(第二电子电路基板)的大容量模块中的填充材料的填充状况的模式图。
图6是表示使用本发明一个实施方式的基板作为外围电路基板(第二电子电路基板)的大容量模块中的填充材料的填充状况的模式图。
图7是表示在使用本发明实施方式的基板作为外围电路基板(第二电子电路基板)的大容量模块中向设置于第二电子电路基板的第一表面上的凹处(凹部)嵌合功率半导体元件的状况的模式图。
具体实施方式
如上所述，本发明的一个目的在于，在通过向功率电路上层叠驱动电路等外围电路而要实现小型轻量化、低电涌化及低损失化的大容量模块中，减少如下问题：由于配设在功率电路上的功率半导体元件的端子与外围电路的电极的对位不充分而引起的功率半导体元件的端子与外围电路的电极的接合部中的电阻增大或在相邻的接合部之间绝缘耐压降低等问题。
本发明人为了实现所述目的而专心研究的结果，想到了如下发明：在通过向功率电路上层叠驱动电路等外围电路而要实现小型轻量化、低电涌化及低损失化的大容量模块(例如以变换器为代表的功率模块等)中，在外围电路基板的表面设置台阶，通过该台阶与功率半导体元件的侧面接触，在功率电路与外围电路层叠时更准确地进行外围电路基板的电极与功率半导体元件的端子的对位，由此减少功率半导体元件的端子与外围电路的电极的接合部中的电阻增大或相邻的接合部之间的绝缘耐压降低等问题。
即，本发明的第一实施方式是一种基板，所述基板是在包含功率半导体元件的第一电子电路的配设有所述功率半导体元件的一侧隔着所述功率半导体元件层叠的第二电子电路所使用的第二电子电路基板，其中，所述基板包括：由电介质层构成的基材；埋设于所述基材的内部的内层电极；形成于所述基板的所述第一电子电路侧的表面即第一表面上的第一表面电极；以及设置于所述第一表面的至少一个台阶，所述内层电极及所述第一表面电极的至少一部分的与所述第一表面正交的方向上的厚度为50μm以上，所述台阶以如下方式形成，在所述第一电子电路与所述第二电子电路层叠时，在所述功率半导体元件及所述基板处于通过所述功率半导体元件的与相对所述第一表面的表面相交的侧面和所述台阶的与所述第一表面相交的侧面的接触而规定的相对的位置关系时，所述功率半导体元件的各个端子与各个所述第一表面电极相对。
如上所述，在要进行以变换器等功率模块为代表的大容量(大功率)模块的小型轻量化时，使用本实施方式的基板作为构成例如驱动电路等外围电路(第二电子电路)的基板，通过在包含功率半导体元件的电子电路(第一电子电路)的配设有该功率半导体元件的一侧隔着该功率半导体元件层叠该第二电子电路，从而不仅能实现该模块的小型轻量化、低电涌化及低损失化，而且如上所述，在第二电子电路基板即本实施方式的基板的第一表面设置台阶，通过该台阶的侧面与功率半导体元件的侧面的接触，从而在第一电子电路与第二电子电路层叠时更准确地进行第二电子电路基板的电极与功率半导体元件的端子的对位，由此能够减少功率半导体元件的端子与外围电路的电极的接合部中的电阻增大或在相邻的接合部之间的绝缘耐压降低等问题。
在此，所谓通过设置在第二电子电路基板即本实施方式的基板的第一表面上的台阶的侧面与功率半导体元件的侧面的接触，从而在第一电子电路与第二电子电路层叠时进行第二电子电路基板的电极与功率半导体元件的端子的对位是如下概念，即，不仅包括通过该台阶的侧面与功率半导体元件的侧面直接接触来进行第二电子电路基板的电极与功率半导体元件的端子的对位的实施方式，而且也包括在减少功率半导体元件的端子与外围电路的电极的接合部中电阻增大或在相邻的接合部之间的绝缘耐压降低等问题的本发明的效果不受损的范畴内，在该台阶的侧面与功率半导体元件的侧面之间存在空隙的实施方式。
例如，在本发明的基板中，如后所述，设想在第一电子电路与第二电子电路层叠时功率半导体元件被夹或包围在多个台阶之间的实施方式，或者在第一电子电路与第二电子电路层叠时在由台阶的侧面与第一表面划定的凹处(凹部)嵌合功率半导体元件的实施方式。在该实施方式中，以容易向由多个台阶夹或包围的空间或者由台阶的侧面与第一表面划定的凹处嵌合功率半导体元件为目的，也可以构成为该空间或凹处的由平行于第一表面的平面剖切的截面稍微大于功率半导体元件的由平行于第一表面的平面剖切的截面。此时，在第二电子电路基板与功率半导体元件的相对的位置关系中，有可能产生因所述空间或凹处与功率半导体元件的外形的尺寸差引起的变化。可是，通过构成台阶使得该尺寸差足够小，从而能够避免如上所述的本发明的效果的损失。
另外，所述大容量模块如上所述也可以是例如变换器等功率模块，或者也可以是处理大功率的其他大容量模块。另外，如上所述，在所述大容量模块为变换器等功率模块时，作为所述功率半导体元件例如可以举出开关元件等，但本实施方式中的功率半导体元件不限定于开关元件，也可以为在大容量模块中处理大容量功率的任何的元件。而且，在所述功率半导体元件为开关元件时，作为开关元件例如可以举出IGBT或MOSFET等，但本实施方式中的开关元件不限定于IGBT或MOSFET，也可以是该技术领域中公知的任何开关元件。
本实施方式的基板，如上所述，是在包含功率半导体元件的第一电子电路的配设有所述功率半导体元件的一侧隔着所述功率半导体元件层叠的第二电子电路所使用的第二电路基板，该基板包括：由电介质层构成的基材；埋设于该基材的内部的内层电极；形成于该基板的第一电子电路侧的表面即第一表面上的第一表面电极；以及设置于第一表面的至少一个台阶。
所述电介质层的材质不特别限定，例如可以使用包含树脂、玻璃、陶瓷等绝缘材料的电介质材料。所述内层电极及第一表面电极例如可以通过金属等导体的电镀、蚀刻加工、导体图案的埋设、导体膏的印刷等在该技术领域中公知的各种方法而设置于所述基板的表面及/或内部。另外，所述第一表面电极也可以由配设于第一表面的引线框形成。另外，无论在任何情况下，都希望所述内层电极及第一表面电极由具有小的电阻的良导体构成。
另外，所述台阶既可以由例如设置于第一表面的突起的侧面(与第一表面相交的面)形成，也可以由设置成在层叠时包围功率半导体元件的侧面的凸缘状的结构形成，或者也可以由设置成在层叠时嵌合功率半导体元件的凹处(凹部)形成。
所述突起或凸缘状的结构或凹处，根据功率半导体元件的形状或第一电子电路中的配置、层叠第一电子电路与第二电子电路的生产线的构成等，能够配设为恰当的大小、形状、位置。例如，在功率半导体元件的由平行于第一表面的平面剖切的截面的形状为方形时，也可以以如下方式将一个以上的突起或凸缘状的结构或凹处配设于第一表面上，在第一电子电路与第二电子电路层叠时，通过功率半导体元件的(与相对第一表面的表面相交的)4个侧面中的任何一个或所有的侧面与由突起或凸缘状的结构或凹处而形成的台阶的(与第一表面相交的)侧面接触，功率半导体元件的各个端子与各个第一表面电极相对。
在所述内容中，由突起或凸缘状的结构或凹处形成的台阶的侧面，也存在未必形成为必须与功率半导体元件的所有的侧面接触的情况。例如，根据层叠第一电子电路与第二电子电路的生产线的结构，有时在层叠时的功率半导体元件的端子与第一表面电极的配置能够偏移的方向限定为特定的方向。在这种情况下，通过以与该方向相交的功率半导体元件的侧面与台阶的侧面能够接触的方式至少设置一个台阶，从而能够防止功率半导体元件的端子与第一表面电极的配置偏移。另一方面，在利用一个台阶无法在第一电子电路与第二电子电路层叠时唯一地确定功率半导体元件的端子与第一表面电极的相对位置关系时，在本实施方式的基板的第一表面设置多个台阶，能够唯一地确定层叠时的功率半导体元件的端子与第一表面电极的相对位置关系。
另一方面，如本实施方式的基板那样，在无法防止功率半导体元件的端子与第一表面电极的配置偏移时，如上所述，功率半导体元件的端子与第一表面电极的对位不充分(不准确)，有可能产生在由功率半导体元件的端子与第一表面电极构成的接合部中电阻变大，或者相邻的接合部之间的绝缘耐压不充分的问题。
具体而言，在功率半导体元件的端子与第一表面电极的对位不充分时，在功率半导体元件的端子与第一表面电极的接合部，功率半导体元件的端子与第一表面电极未正确地相对，而是成为相互偏移的状态，功率半导体元件的端子与第一表面电极的接触面积变小。其结果，该接合部的电阻变大，有可能无法使大容量模块所需的大小的电流流过。另外，由于接合部中的功率半导体元件的端子与第一表面电极的配置偏移，从而例如在相邻的2个接合部之间，构成一方的连接部的功率半导体元件的端子与构成另一方的连接部的第一表面电极的间隔，与准确地进行对位的情况相比而变小。其结果，在这两个接合部之间，有可能无法确保使大电流、高电压的电流流过所需要的绝缘耐压。
可是，在本实施方式的基板中，通过功率半导体元件的侧面与台阶的侧面的接触而准确地进行功率半导体元件与第二电子电路基板即该基板的对位，功率半导体元件的各个端子与各个第一表面电极正确地相对。其结果，在由功率半导体元件的端子与第一表面电极构成的接合部中电阻变大，或者相邻的接合部之间的绝缘耐压不充分等问题减少。
另外，例如根据使用本实施方式的基板的大容量模块的设计规格或结构，存在也可以不必电连接功率半导体元件的所有的端子和所有的第一表面电极的情况。换言之，为了慎重起见预先阐述，本实施方式并不以功率半导体元件的所有端子与所有第一表面电极电连接为必要条件。
如上所述，在本实施方式的基板中，在第一电子电路与第二电子电路层叠时为使功率半导体元件的各个端子与各个第一表面电极准确地相对，准确地进行配设于第一电子电路上的功率半导体元件与第二电子电路基板即本实施方式的基板的对位。由此，在使用本实施方式的基板的大容量模块中，与引线接合等的现有技术比较，能够以更短的距离连接功率半导体元件与第二电子电路。其结果，能够使包含功率半导体元件的第一电子电路(例如功率电路)与包含本实施方式的基板的第二电子电路(例如驱动电路等外围电路)之间的电感更小。由此，在包含这些电路的大容量模块(例如功率模块等)中，能够抑制例如开关时的电涌电压(低电涌化)。
另外，本实施方式的基板的第一表面所配设的第一表面电极与功率半导体元件的端子的电连接，例如能够通过软钎焊实现，但它们的连接方法不限定于特定的方法，构成第一表面电极的导体与功率半导体元件的端子的电连接也可以使用该技术领域中公知的任何方法来实现。
本实施方式的基板，如上所述，是在包含功率半导体元件的第一电子电路的配设有所述功率半导体元件的一侧隔着所述功率半导体元件层叠的第二电子电路所使用的第二电子电路基板。因而，设想在该基板所具备的内层电极或第一表面电极流过大电流。因此，在本实施方式的基板中，内层电极及第一表面电极的至少一部分的(与第一表面正交的方向上的)厚度为50μm以上，更优选100μm以上。由此，能够减小作为包含使用本实施方式的基板的电子电路的模块整体的损失。
如上所述，本实施方式的基板的第一表面电极，电连接包含本实施方式的基板的第二电子电路(例如驱动电路等外围电路)与第一电子电路(例如功率电路)所包含的功率半导体元件。因而，由于设想在第一表面电极上流过大电流，因此为了进一步减小第一表面电极的损失，希望进一步增大功率半导体元件与第一表面电极的连接面积。同样地，也希望进一步增大构成第一表面电极的导体的厚度。
另外，如上所述，本实施方式的基板是将以例如变换器等功率模块为代表的大容量模块等的小型轻量化作为目的，隔着功率半导体元件与包含功率半导体元件的第一电子电路(例如功率电路)层叠而使用的第二电子电路(例如驱动电路等外围电路)所使用的基板。因而，在本实施方式的基板(第二电子电路基板)的与第一电子电路相反一侧的表面(第二表面)上，能够配设构成例如驱动电路等外围电路的各种电路元件。
如上所述，在使用本实施方式的基板的大容量模块中，具有在第一电子电路基板与第二电子电路基板之间夹住功率半导体元件的结构。在这种结构中，一般而言往往难以将从功率半导体元件发出的热向外部放出。可是，在本实施方式的基板中，如上所述，功率半导体元件的端子与第一表面电极不通过金属线等而直接地连接。由此，在本实施方式的基板中，由于能够有效地传递从功率半导体元件发出的热，因此例如在本实施方式的基板的第二表面侧配设散热器等散热机构，能够使从功率半导体元件发出的热有效地放出。此时，在使用本实施方式的基板的大容量模块中，不仅在第一电子电路基板的与第二电子电路相反一侧的表面，而且在第二电子电路基板即本实施方式的基板的第二表面也配设散热器等散热机构，从这两个表面更有效地放出从功率半导体元件发出热。
另外，如上所述，在本实施方式的基板中，以如下方式形成有台阶，即，在第一电子电路与第二电子电路层叠时，在功率半导体元件及基板处于通过功率半导体元件的侧面与台阶的侧面的接触而规定的相对的位置关系时，功率半导体元件的各个端子与各个第一表面电极相对。这样，为了通过功率半导体元件的侧面与台阶的侧面的接触而可靠且容易地规定功率半导体元件与第二电子电路基板即本实施方式的基板的相对的位置关系，并准确地进行功率半导体元件与第二电子电路基板的对位，则需要使与所述第一表面正交的方向上的台阶的高度某种程度上较大。
另一方面，若与所述第一表面正交的方向上的台阶的高度过大，则在功率半导体元件的端子的第二电子电路侧的表面与第二电子电路基板所具备的第一表面电极之间产生空隙，有可能难于确保功率半导体元件的端子与第一表面电极之间的电连接。因而，在本实施方式的基板中，需要使台阶的与第一表面正交的方向上的高低差包含在恰当的范围。
即，本发明的第二实施方式是如下基板，在本发明的所述第一实施方式的基板中，与所述第一表面正交的方向上的所述台阶的高度与所述第一表面电极的表面之间的高低差为10μm以上，且为与所述第一表面正交的方向上的所述功率半导体元件的端子的所述第二电子电路侧的表面与所述第一电子电路所使用的第一电路基板的所述第二电子电路侧的表面之间的高低差以下。
如上所述，在本实施方式的基板中，与第一表面正交的方向上的台阶的高度与第一表面电极的表面之间的高低差(以后有时简称为“台阶的高低差”)优选为10μm以上，更优选20μm以上。若台阶的高低差不足10μm，则功率半导体元件的(与相对第一表面的表面相交的)侧面与台阶的(与第一表面相交的)侧面是否接触难于确认，有可能难于充分地发挥能够容易地进行功率半导体元件与第二电子电路基板的对位的本发明的优点，因此不合乎需要。
另一方面，在本实施方式的基板中，优选台阶的高低差为功率半导体元件的端子的第二电子电路侧的表面与第一电子电路所使用的第一电子电路基板的第二电子电路侧的表面之间的与第一表面正交的方向上的高低差以下。若台阶的高低差超过功率半导体元件的端子的第二电子电路侧的表面与第一电子电路所使用的第一电子电路基板的第二电子电路侧的表面的高低差，则直到远离台阶的第一表面的一侧的端部与第一电子电路基板的表面接触为止即使使第一电子电路基板与第二电子电路基板接近，也无法使功率半导体元件的端子的第二电子电路侧的表面与第二电子电路基板所具备的第一表面电极接触，在它们之间产生空隙，有可能难于确保功率半导体元件的端子与第一表面电极之间的电连接，因此不合乎需要。
另外，如上所述，形成于本发明的基板的第一表面上的台阶的侧面，有时未必需要形成为能够与功率半导体元件的所有的侧面接触。例如，如前所述，在层叠时功率半导体元件的端子与第一表面电极的配置有可能偏移的方向限定为特定的方向时，通过以使与该方向相交的功率半导体元件的侧面与台阶的侧面能够接触的方式设置台阶，从而能够防止功率半导体元件的端子与第一表面电极的配置偏移。
在如上所述的情况下，即使功率半导体元件的侧面与台阶的侧面形成为通过点接触或线接触能够相互接触，也能够准确地进行功率半导体元件与本发明的基板的对位。可是，一般而言，层叠时的功率半导体元件的端子与第一表面电极的配置的偏移，有可能在与功率半导体元件的端子与第一表面电极的接触面平行的面内的各种方向上引起。另外，层叠时的功率半导体元件的端子与第一表面电极的配置的偏移，还有可能在以与功率半导体元件的端子与第一表面电极的接触面垂直的轴为中心旋转的方向上引起。
因而，为了准确且可靠地进行功率半导体元件与本发明的基板的对位，优选构成为在多个点或线上功率半导体元件的侧面与台阶的侧面能够接触。更优选构成为功率半导体元件的侧面与台阶的侧面通过面接触能够相互接触。
因而，本发明的第三实施方式是如下基板，在本发明的所述第一或所述第二实施方式的任意一项基板中，在所述台阶之中至少一部分台阶中，所述台阶的与所述第一表面相交的侧面形成为平行于与所述功率半导体元件的相对所述第一表面的表面相交的侧面的面。
如上所述，在本实施方式的基板中，在设置于第一表面的至少一个台阶之中至少一部分台阶中，所述台阶的与所述第一表面相交的侧面形成为平行于与功率半导体元件的相对第一表面的表面相交的侧面的面。由此，根据本实施方式的基板，由于功率半导体元件的侧面与台阶的侧面通过面接触能够相互接触，因此能够准确且可靠地进行功率半导体元件与本发明的基板的对位。
另外，如上所述，设置于本发明的基板的第一表面上的台阶，例如既可以由设置于第一表面的突起的侧面(与第一表面相交的面)形成，也可以由设置成在层叠时包围功率半导体元件的侧面的凸缘状的结构形成，或者也可以由设置成在层叠时嵌合功率半导体元件的凹处(凹部)形成。另外，该突起或凸缘状的结构或凹处，根据功率半导体元件的形状或第一电子电路中的配置、层叠第一电子电路与第二电子电路的生产线的结构等，能够配设为恰当的大小、形状、位置。
而且，由所述突起或凸缘状的结构或凹处形成的台阶的侧面，也可以在第一电子电路与第二电子电路层叠时，至少在与功率半导体元件的与相对所述第一表面的表面相交的侧面所相对的区域，设置至少一个微小突起。
即，本发明的第四实施方式是如下基板，在本发明的所述第一至所述第三实施方式的任意一项基板中，在所述第一电子电路与所述第二电子电路层叠时，在所述台阶的所述侧面的至少与所述功率半导体元件的所述侧面相对的区域，设置有至少一个微小突起，通过所述功率半导体元件的所述侧面与所述突起的接触，规定所述功率半导体元件与所述基板的相对的位置关系。
如上所述，在本实施方式的基板中，在第一电子电路与第二电子电路层叠时，在设置于第一表面的至少一个台阶的与第一表面相交的侧面的至少与功率半导体元件的与相对第一表面的表面相交的侧面所相对的区域，设置至少一个微小突起。在本实施方式的基板中，根据该结构，由于能够减小台阶的侧面与功率半导体元件的侧面的接触面积，因此例如如后所述，在第一电子电路与第二电子电路层叠时，在功率半导体元件被夹在多个台阶之间的实施方式或者功率半导体元件嵌合于由台阶的侧面和第一表面划定的凹处(凹部)的实施方式中，能够减小将功率半导体元件插入台阶之间的空间或凹处时的摩擦阻力。
另外，如上所述，在层叠时的功率半导体元件的端子与第一表面电极的配置有可能偏移的方向仅限定于所述特定的方向中的一个方向时，为了减少因第二电子电路基板与功率半导体元件的对位不充分而引起的在功率半导体元件的端子与第二电子电路基板的第一表面电极的接合部中的电阻增大或相邻的接合部之间的绝缘耐压降低等问题，只要防止向该一个方向的功率半导体元件的端子与第一表面电极的配置的偏移就足够。因而，在这种情况下，为了能够接触与所述特定的方向相交的功率半导体元件的侧面之中朝向该一个方向的侧面，只要设置至少一个台阶就足够。
另一方面，在层叠时的功率半导体元件的端子与第一表面电极的配置，不仅在所述特定的方向中的该一个方向偏移，而且在其他方向(与该一个方向相反的方向)也有可能偏移时，在与所述特定的方向相交的功率半导体元件的侧面之中，除了与朝向该一个方向的侧面能够接触的至少一个台阶外，需要进一步设置与朝向其他方向(与该一个方向相反的方向)的侧面能够接触的至少一个台阶。即，在这种情况下，在所述特定的方向，在第二电子电路基板的第一表面上设置至少2个台阶，需要构成为在第一电子电路与第二电子电路层叠时，通过这些台阶夹住功率半导体元件。但是，此时这些至少2个的台阶也可以设置在平行于所述特定的方向的同一线上，或者也可以分别设置在平行于所述特定的方向的个别的线上。
而且，在层叠时的功率半导体元件的端子与第一表面电极的配置有可能偏移的方向不限定于所述特定的方向时(即、层叠时的功率半导体元件的端子与第一表面电极的配置不仅在所述特定的方向偏移，而且在除所述特定的方向以外的其他方向也有可能偏移时)，通过进一步设置台阶使得与所述特定的方向以外的其他方向相交的功率半导体元件的侧面与台阶的侧面能够接触，从而能够防止功率半导体元件的端子与第一表面电极的配置偏移。
即使在所述情况下，在所述特定的方向以外的其他方向上功率半导体元件的端子与第一表面电极的配置有可能偏移的方向仅限定于所述特定的方向以外的其他方向中的一个方向时，如上所述，为了在与所述特定的方向以外的其他方向相交的功率半导体元件的侧面之中，与朝向该一个方向的侧面能够接触，只要设置至少一个台阶就足够。
另一方面，在层叠时的功率半导体元件的端子与第一表面电极的配置，不仅在所述特定的方向以外的其他方向中的该一个方向偏移，在其他方向(与该一个方向相反的方向)也有可能偏移时，如上所述，除了在与所述特定的方向以外的其他方向相交的功率半导体元件的侧面之中，与朝向该一个方向的侧面能够接触的至少一个台阶外，需要进一步设置与朝向其他方向(与该一个方向相反的方向)的侧面能够接触的至少一个台阶。即，在这种情况下，在所述特定的方向以外的其他方向上，在第二电子电路基板的第一表面上设置至少2个台阶，需要构成为在第一电子电路与第二电子电路层叠时，通过这些台阶夹住功率半导体元件。但是，此时，这些至少2个台阶也可以设置在平行于所述特定的方向以外的其他方向的同一线上，或者也可以分别设置在平行于所述特定方向以外的其他方向的个别的线上。
因而，所述情况下，作为结果，在所述特定的方向及所述特定的方向以外的其他方向上，在第二电子电路基板的第一表面上分别设置至少2个(1对)台阶，需要构成为在第一电子电路与第二电子电路层叠时，通过这些至少4个(2对)台阶包围功率半导体元件。但是，此时，构成这些至少2对台阶的各个对的至少2个台阶，也可以设置在平行于所述特定的方向或所述特定的方向以外的其他方向的同一线上，或者也可以分别设置在平行于所述特定的方向或所述特定的方向以外的其他方向的个别的线上。
另外，在所述说明中，在层叠时的功率半导体元件的端子与第一表面电极的配置有可能偏移的方向不限定于特定的方向中的一个方向时，充分地进行第二电子电路基板与功率半导体元件的对位，防止功率半导体元件的端子与第一表面电极的配置偏移，从而减少功率半导体元件的端子与第二电子电路基板的第一表面电极的接合部中的电阻增大或在相邻的接合部之间绝缘耐压降低等问题，作为这种方法的具体例，举例说明了利用2个(1对)或4个(2对)台阶夹住或包围功率半导体元件的结构。
可是，作为用于充分地进行第二电子电路基板与功率半导体元件的对位，从而防止功率半导体元件的端子与第一表面电极的配置偏移的方法不限定于所述例示。例如，在第二电子电路基板的第一表面上设置3个台阶，在第一电子电路与第二电子电路层叠时，由这3个台阶的侧面包围功率半导体元件，由此也能够唯一地规定功率半导体元件与第二电子电路基板的相对的位置关系。或者，也可以利用5个以上的台阶，规定功率半导体元件与第二电子电路基板的相对的位置关系。
因而，本发明的第五实施方式是如下基板，在本发明的所述第一至所述第四实施方式的任意一项基板中，所述基板包含多个台阶，利用所述多个台阶，在所述第一电子电路与所述第二电子电路层叠时，唯一地规定所述功率半导体元件及所述基板的相对的位置关系。
在本实施方式的基板中，设置于第一表面的多个台阶，根据功率半导体元件的形状或第一电子电路中的配置、层叠第一电子电路与第二电子电路的生产线的结构等，能够配设在恰当的位置，使得在第一电子电路与第二电子电路层叠时，通过这些多个台阶的侧面与功率半导体元件的侧面的接触，功率半导体元件与第二电子电路基板的相对的位置关系被唯一地规定。
在更优选的方式中，形成于本发明的基板的第一表面上的台阶的侧面，优选构成为在第一电子电路与第二电子电路层叠时，能够与功率半导体元件的所有的侧面连续地接触。
即，本发明的第六实施方式是如下基板，在本发明的所述第一至所述第四实施方式的基板中，所述台阶的与所述第一表面相交的侧面，形成为与所述功率半导体元件的与相对所述第一表面的表面相交的所有的侧面平行的连续的面。
如上所述，在本实施方式的基板中，设置于第一表面上的台阶的与第一表面相交的侧面，形成为与功率半导体元件的与相对第一表面的表面相交的所有的侧面平行的连续的面。换言之，根据本实施方式的基板，功率半导体元件的所有的侧面与台阶的侧面通过面接触能够相互接触。进一步来说，在本实施方式的基板中，在第一电子电路与第二电子电路层叠时，功率半导体元件嵌合于由台阶的侧面与第一表面划定的凹处(凹部)。由此，能够唯一地确定层叠时的功率半导体元件与第二电子电路基板即本实施方式的基板的相对的位置关系，因此能够更准确且可靠地进行功率半导体元件与第二电子电路基板的对位。
另外，在各种电子电路模块中，以防止安装于基板上的半导体元件等电路元件的电接合部由于外力或应力而断裂，或者由于周围环境中的湿度而腐蚀为目的，广泛地利用填充材料密封电接合部的周围。另外，在大容量模块中，以提高功率半导体元件的端子与基板的电极的电接合部之间的绝缘耐压为目的，广泛地利用填充材料密封电接合部的周围(例如参照专利文献4)。作为这种填充材料，可使用例如树脂或玻璃等。另外，作为这种树脂，可以使用例如环氧树脂或聚酰亚胺树脂等液态固化性树脂。而且，该树脂也可以是包含例如氧化硅等填充物的复合树脂。另外，在大容量模块中，由于设想从功率半导体元件发出的热热引起的温度上升，因此优选具有高耐热性的聚酰亚胺树脂或玻璃等作为填充材料。
另外，现有技术的基板与本实施方式的基板不同，不具备由台阶的侧面与第一表面划定的凹处(凹部)。因而，如上所述，在利用填充材料密封功率半导体元件的端子与基板的电极的电接合部的周围时，在作为第二电子电路基板使用现有技术的基板的大容量模块中，不仅是功率半导体元件的端子与该基板的电极的电接合部的周围，而且由第一电子电路基板与第二电子电路基板夹住的区域整体也必须利用填充材料密封。其结果，在使用现有技术的基板的大容量模块中，需要比较大量的填充材料。
另一方面，在作为使用于第二电子电路的基板使用本实施方式的基板的大容量模块中，如上所述，功率半导体元件嵌合在由形成于本实施方式的基板的第一表面上的台阶的侧面与第一表面划定的凹处(凹部)。因此，通过用填充材料仅填充该凹处与功率半导体元件之间的空隙，从而能够密封功率半导体元件的端子与基板的电极的电接合部的周围。由此，能够减小用于密封的填充材料的量，作为其结果，能够削减大容量模块的制造成本。尤其，由于具有高耐热性的聚酰亚胺树脂价格高，所以因本实施方式的基板具备由台阶的侧面与第一表面划定的凹处所引起的削减成本的效果显著。
另外，在本发明的基板中，如上所述，设想在第一电子电路与第二电子电路层叠时功率半导体元件被夹或包围在多个台阶之间的实施方式、或者在第一电子电路与第二电子电路层叠时在由台阶的侧面与第一表面划定的凹处(凹部)嵌合功率半导体元件的实施方式。在这些实施方式中，为使容易向由多个台阶夹住或包围的空间或由台阶的侧面与第一表面划定的凹处嵌合功率半导体元件，优选该空间或凹处的由平行于第一表面的平面剖切的截面稍微大于功率半导体元件的由平行于第一表面的平面剖切的截面。但是，所述空间或凹处与功率半导体元件的外形的尺寸差，优选不要过大到难于准确地进行该实施方式的基板与功率半导体元件的对位的程度。
具体而言，由所述尺寸差产生的功率半导体元件的侧面与台阶的侧面之间的空隙的大小(在第一电子电路与第二电子电路层叠时规定功率半导体元件与第二电子电路基板的相对的位置关系的功率半导体元件的侧面与台阶的侧面或设置于侧面的突起的距离)优选为10μm以上，更优选20μm以上，且不足500μm，更优选不足100μm。换言之，该空隙的大小优选为功率半导体元件的由平行于第一表面的平面剖切的截面的等效圆直径的0.1％以上，更优选0.2％以上，且不足10％，更优选不足2％。
因而，本发明的第七实施方式是如下基板，在本发明的所述第五或所述第六实施方式的任意一项的基板中，在所述第一电子电路与所述第二电子电路层叠时规定所述功率半导体元件与所述基板的相对的位置关系的所述功率半导体元件的所述侧面与所述台阶的所述侧面或设置于所述侧面的所述突起的距离为10μm以上，且不足500μm。
如上所述，在本实施方式的基板中，在第一电子电路与第二电子电路层叠时规定功率半导体元件与第二电子电路基板的相对的位置关系的功率半导体元件的与相对第一表面的表面相交的侧面与台阶的与第一表面相交的侧面或设置于该侧面的突起的距离为10μm以上。若该距离不足10μm，则功率半导体元件难于嵌合到由多个台阶夹住或包围的空间或者由台阶的侧面与第一表面划定的凹处，因此不合乎需要。更优选在第一电子电路与第二电子电路层叠时规定功率半导体元件与第二电子电路基板的相对的位置关系的功率半导体元件的与相对第一表面的表面相交的侧面与台阶的与第一表面相交的侧面或设置于该侧面的突起的距离为20μm以上。
另一方面，在本实施方式的基板中，在第一电子电路与第二电子电路层叠时规定功率半导体元件与第二电子电路基板的相对的位置关系的功率半导体元件的与相对第一表面的表面相交的侧面与台阶的与第一表面相交的侧面或设置于该侧面的突起的距离为不足500μm。若该距离为500μm以上，则难于准确地进行第二电子电路基板与功率半导体元件的对位，因此不合乎需要。更优选在第一电子电路与第二电子电路层叠时规定功率半导体元件与第二电子电路基板的相对的位置关系的功率半导体元件的与相对第一表面的表面相交的侧面与台阶的与第一表面相交的侧面或设置于该侧面的突起的距离为不足100μm。
另外，本发明的第八实施方式是如下基板，在本发明的所述第五或所述第六实施方式的任意一项基板中，在所述第一电子电路与所述第二电子电路层叠时规定所述功率半导体元件与所述基板的相对的位置关系的所述功率半导体元件的所述侧面与所述台阶的所述侧面或设置于所述侧面的所述突起的距离为，所述功率半导体元件的由平行于所述第一表面的平面剖切的截面的等效圆直径的0.1％以上，且不足10％。
如上所述，在本实施方式的基板中，在第一电子电路与第二电子电路层叠时规定功率半导体元件与第二电子电路基板的相对的位置关系的功率半导体元件的与相对第一表面的表面相交的侧面与台阶的与第一表面相交的侧面或设置于该侧面的突起的距离为，功率半导体元件的由平行于第一表面的平面剖切的截面的等效圆直径的0.1％以上。若该距离不足该等效圆直径的0.1％，则功率半导体元件难于嵌合到由多个台阶夹住或包围的空间或者由台阶的侧面与第一表面划定的凹处，因此不合乎需要。更优选在第一电子电路与第二电子电路层叠时规定功率半导体元件与第二电子电路基板的相对的位置关系的功率半导体元件的与相对第一表面的表面相交的侧面与台阶的与第一表面相交的侧面或设置于该侧面的突起的距离为该等效圆直径的0.2％以上。
另一方面，在本实施方式的基板中，在第一电子电路与第二电子电路层叠时规定功率半导体元件与第二电子电路基板的相对的位置关系的功率半导体元件的与相对第一表面的表面相交的侧面与台阶的与第一表面相交的侧面或设置于该侧面的突起的距离，不足功率半导体元件的由平行于第一表面的平面剖切的截面的等效圆直径的10％。若该距离为该等效圆直径的10％以上，则难于准确地进行第二电子电路基板与功率半导体元件的对位，因此不合乎需要。更优选在第一电子电路与第二电子电路层叠时规定功率半导体元件与第二电子电路基板的相对的位置关系的功率半导体元件的与相对第一表面的表面相交的侧面与台阶的与第一表面相交的侧面或设置于该侧面的突起的距离，不足该等效圆直径的2％即100μm。
另外，如上所述，在层叠构成大容量模块的各种电路基板而使该模块小型轻量化时，有时由于来自开关元件等功率半导体元件的发热，大容量模块的温度显著上升。另外，在形成外围电路基板(第二电子电路基板)的电极与功率半导体元件的端子的电连接时，有时大容量模块的温度也显著上升。在这种情况下，若使用具有大的热膨胀系数的材料(例如树脂等)作为第二电子电路基板的基材，则由于与由具有比较小的热膨胀系数的材料(例如硅等)构成的功率半导体元件的热膨胀程度的差异，有可能产生在外围电路基板(第二电子电路基板)的电极与功率半导体元件的端子的接合部作用应力，或者外围电路基板(第二电子电路基板)的电极与功率半导体元件的端子的对位精度降低的问题。
另一方面，在本技术领域中，作为含有IGBT或MOSFET等的功率半导体元件的损失改善对策，提出了取代现有技术中使用的硅(Si)晶片，使用碳化硅(SiC)晶片。该SiC晶片与现有的Si晶片比较，具有能够在高温下动作的特性(例如参照非专利文献1)。由此，能够大幅度地简化在使用现有的Si晶片的功率模块中所必须的冷却机构(例如散热器或水冷机构等)。其结果，通过使用SiC晶片，能够实现功率模块的小型轻量化。可是，由于伴随SiC的使用而功率模块的动作温度上升，所以存在由如上所述的来自功率半导体元件的发热引起的各种问题进一步变得严峻的倾向。
根据以上的背景，在大容量模块中，在包含功率半导体元件的第一电子电路的配设有功率半导体元件的一侧隔着功率半导体元件层叠的第二电子电路所使用的第一电路基板的基材，优选由具有小的热膨胀系数的材料构成。具体而言，构成作为第二电子电路基板使用的本发明的基板的基材的电介质层，优选主要包含陶瓷。
因此，本发明的第九实施方式是如下基板，在本发明的所述第一至所述第八实施方式的任意一项基板中，所述电介质层主要包含陶瓷。
如上所述，在本实施方式的基板中，构成该基板的基材的电介质层主要包含陶瓷。陶瓷与例如树脂等现有的基板的基材比较，是具有更小的热膨胀系数的材料。因而，在本实施方式的基板中，如上所述，即使在使用该基板的大容量模块的温度显著上升时，也能够抑制与功率半导体元件的热膨胀程度的差异过大。其结果，根据本实施方式的基板，能够减少在外围电路基板(第二电子电路基板)的电极与功率半导体元件的端子的接合部作用应力，或者外围电路基板(第二电子电路基板)的电极与功率半导体元件的端子的对位精度降低的问题。
另外，制造本实施方式的基板的方法，只要满足所述必要条件，无论任何的方法均可，可以从在该技术领域中使用于陶瓷制的基板的制造的各种方法中适当选择。作为制造本实施方式的基板的方法的具体例子，例如可以举出所谓的“陶瓷胶体成型法”或“调节刀片法”等。
在采用所述陶瓷胶体成型法时，例如在薄膜状或薄板状的保护基材的表面，利用例如网板印刷法等印刷法配设导体图案，在没有配设导体图案的部分注入陶瓷等电介质材料的料浆，将使该料浆固化而获得的埋设有导体图案的电介质材料的片材仅层叠必要的张数，将导体图案作为表面电极或内层电极而构成，通过烧成而能够获得本实施方式的基板。
作为所述保护基材，优选使用聚对苯二甲酸乙二醇酯(PET)薄膜、聚萘二甲酸乙二醇脂(PEN)薄膜等树脂薄膜。另外，除了树脂薄膜以外，也可以使用玻璃板或纸、金属等的薄膜状或板状的各种材料。但是，作为保护基材，从剥离操作容易性的观点出发，优选使用具有挠性的材料。
另外，以例如能够容易地从保护基材剥离所述电介质材料的片材等为目的，也可以在所述保护基材的表面涂敷例如剥离剂等。在该剥离剂中例如包含在该技术领域中作为分型剂而公知的各种药剂。更具体而言，作为该剥离剂，可以使用公知的硅酮系剥离剂、氟系剥离剂等。
所述导体图案优选用如下方式配设，将主要成分包含从例如金、银、铜等中选出的至少一种以上的金属和热固性树脂前驱体而构成的导体膏，例如利用网板印刷等方法形成在所述保护基材的表面上而配设。作为该热固性树脂前驱体，可以使用酚醛树脂、可溶酚醛树脂、聚氨酯树脂、环氧树脂、三聚氰胺树脂等。在这些树脂中，尤其优选酚醛树脂、可溶酚醛树脂。在将该导体膏印刷在所述保护基材的表面上之后，使包含于该导体膏的粘合剂固化，从而能够获得导体图案。
作为所述电介质材料的料浆，例如可以例举包含树脂、陶瓷粉末及溶剂的料浆。在这里，树脂是作为所谓“粘合剂”而发挥作用的，例如可以使用酚醛树脂、可溶酚醛树脂或聚氨酯树脂等热固性树脂、或者包含多元醇及聚异氰酸盐而成的聚氨酯前驱体等。在这些树脂中，尤其优选包含多元醇及聚异氰酸盐而成的热固性树脂前驱体。
作为陶瓷粉末而使用的陶瓷材料，也可以使用氧化物系陶瓷或非氧化物系陶瓷的任何一种。例如，可以使用氧化铝(Al2O3)、氧化锆(ZrO2)、钛酸钡(BaTiO3)、氮化硅(Si3N4)、碳化硅(SiC)、氧化钡(BaO)、氧化钛(TiO2)、氧化硅(SiO2)、氧化锌(ZnO2)、氧化钕(Nd2O3)等。另外，这些材料既可以单独使用一种，也可以组合2种以上使用。而且，只要能够调制料浆，陶瓷材料的粒子直径不特别限定。
另外，作为所述溶剂，只要是能够溶解作为所述粘合剂的树脂(及使用时的分散剂)的材料，则不特别限定。作为溶剂的具体例子，例如可以例举多元酸酯(例如戊二酸二甲酯等)、多元醇的酸酯(例如甘油醋酸酯(甘油三醋酸酯)等)等的具有2个以上的酯键的溶剂。
而且，所述电介质材料的料浆，除了所述的树脂、陶瓷粉末及溶剂以外，也可以包含分散剂。作为分散剂的具体例子，可以例举例如聚羧酸系共聚物、聚羧酸盐等。通过添加该分散剂，可以使成型前的料浆粘度低，且具有高流动性。
另外，如上所述，本发明涉及大容量模块的外围电路用的电路基板。更详细而言，本发明涉及在大容量模块中与包含功率半导体元件的电路层叠的外围电路用的电路基板，所述大容量模块以在混合动力车或电动汽车中使用的变换器等功率模块为代表。而且，本发明还涉及包含使用该电路基板的外围电路的大容量模块。
在这里，如上所述，所谓大容量模块是指以例如变换器等功率模块为代表的处理大功率的模块。该大容量模块，如上所述，例如伴随混合动力车或电动汽车等的普及，越来越强烈地要求比现有技术更进一步的小型轻量化及高效率化。
为了对应上述的要求，在包含于大容量模块的外围电路中，优选使用本发明的基板。由此，在层叠构成大容量模块的各种电路基板而使该模块小型轻量化时，能够准确地进行由功率半导体元件的端子与配线基板的表面电极或引线框端子构成的接合部中的功率半导体元件的端子与配线基板的表面电极或引线框端子的对位，能够减少在由功率半导体元件的端子与配线基板的表面电极或引线框端子构成的接合部中电阻变大，或者相邻的接合部之间的绝缘耐压不充分的问题。因而，包含使用本发明的所述各种实施方式及其他的各种变形例的基板的外围电路的大容量模块，也包含于本发明的范围内。
即，本发明的第十实施方式是一种大容量模块，包含：包括功率半导体元件的第一电子电路；在所述第一电子电路的配设有所述功率半导体元件的一侧隔着所述功率半导体元件层叠的第二电子电路，其中，使用于所述第二电子电路的第二电路基板即基板包括：由电介质层构成的基材；埋设于所述基材的内部的内层电极；形成于所述基板的所述第一电子电路一侧的表面即第一表面的第一表面电极；以及设置于所述第一表面的至少一个台阶，所述内层电极及所述第一表面电极的至少一部分的与所述第一表面正交的方向上的厚度为50μm以上，所述台阶以如下方式形成，在所述第一电子电路与所述第二电子电路层叠时在所述功率半导体元件及所述基板处于通过所述功率半导体元件的与相对所述第一表面的表面相交的侧面和所述台阶的与所述第一表面相交的侧面的接触而规定的相对的位置关系时，所述功率半导体元件的各个端子与各个所述第一表面电极相对。
另外，本发明的第十一实施方式是如下大容量模块，在本发明的所述第十实施方式的大容量模块中，与所述第一表面正交的方向上的所述台阶的高度与所述第一表面电极的表面之间的高低差为10μm以上，且为与所述第一表面正交的方向上的所述功率半导体元件的端子的所述第二电子电路侧的表面与用于所述第一电子电路的第一电路基板的所述第二电子电路侧的表面之间的高低差以下。
而且，本发明的第十二实施方式是如下大容量模块，在本发明的所述第十或所述第十一实施方式的任意一项大容量模块中，在所述台阶之中至少一部分的台阶中，所述台阶的与所述第一表面相交的侧面形成为平行于所述功率半导体元件的与相对所述第一表面的表面相交的侧面的面。
而且，本发明的第十三实施方式是如下大容量模块，在本发明的所述第十至所述第十二实施方式的任意一项大容量模块中，在所述第一电子电路与所述第二电子电路层叠时，在所述台阶的所述侧面的至少与所述功率半导体元件的所述侧面相对的区域，设置有至少一个微小突起，通过所述功率半导体元件的所述侧面与所述突起接触，规定所述功率半导体元件与所述基板的相对的位置关系。
如上所述，在本实施方式的大容量模块中，在第一电子电路与第二电子电路层叠时，在设置于第一表面的至少一个台阶的与第一表面相交的侧面的至少与功率半导体元件的与相对第一表面的表面相交的侧面所相对的区域，设置至少一个微小突起。在本实施方式的基板中，通过该结构，由于能够减小台阶的侧面与功率半导体元件的侧面的接触面积，因此例如如后所述，在第一电子电路与第二电子电路层叠时，在功率半导体元件被夹于多个台阶之间的实施方式或者功率半导体元件嵌合于由台阶的侧面与第一表面划定的凹处(凹部)的实施方式中，能够减小将功率半导体元件插入台阶之间的空间或凹处时的摩擦阻力。而且，能够更准确且可靠地固定台阶之间的空间或凹处中的功率半导体元件的位置。
而且，在功率半导体元件嵌合于由台阶的侧面与第一表面划定的凹处的实施方式中，如上所述，利用填充材料密封功率半导体元件的端子与第二电子电路基板的第一表面电极的电接合部的周围，防止该电接合部由于外力或应力而断裂，或者由于周围环境中的湿度而腐蚀。在这种情况下，根据本实施方式的大容量模块，利用设置于台阶的侧面上的微小突起，能够可靠且均匀地确保由台阶的侧面和第一表面划定的凹处与功率半导体元件之间的空隙。
即，本发明的第十四实施方式是如下大容量模块，在本发明的所述第十至所述第十三实施方式的任意一项大容量模块中，所述基板包含多个台阶而构成，利用所述多个台阶，在所述第一电子电路与所述第二电子电路层叠时，唯一地规定所述功率半导体元件及所述基板的相对的位置关系。
而且，本发明的第十五实施方式是如下大容量模块，在本发明的所述第十至所述第十三实施方式的任意一项大容量模块中，所述台阶的与所述第一表面相交的侧面形成为平行于所述功率半导体元件的与相对所述第一表面的表面相交的所有的侧面的连续的面。
另外，如上所述，在本实施方式的大容量模块中，设置于第一表面的台阶的与第一表面相交的侧面，形成为平行于功率半导体元件的与相对第一表面的表面相交的所有的侧面的连续的面。换言之，在本实施方式的功率半导体元件中，功率半导体元件嵌合于由形成于第二电子电路基板的第一表面上的台阶的侧面与第一表面划定的凹处(凹部)。因此，通过用填充材料仅填充该凹处与功率半导体元件之间的空隙，从而能够密封功率半导体元件的端子与基板的电极的电接合部的周围。由此，能够减小使用于密封的填充材料的量，作为结果能够削减大容量模块的制造成本。尤其是，由于具有高耐热性的聚酰亚胺树脂价格高，因此由于本实施方式的模块所使用的第二电子电路基板具备由台阶的侧面与第一表面划定的凹处所引起的削减成本的效果显著。
因而，本发明的第十六实施方式是如下大容量模块，在本发明的所述第十五实施方式的大容量模块中，在由所述台阶的与所述第一表面相交的侧面及所述第一表面划定的凹部、和嵌合于该凹部的所述功率半导体元件的与所述第一表面相对的表面及与该表面相交的侧面之间的空隙中填充有绝缘材料。
另外，本发明的第十七实施方式是如下大容量模块，在本发明的所述第十四或所述第十五实施方式的任意一项大容量模块中，在所述第一电子电路与所述第二电子电路层叠时规定所述功率半导体元件与所述基板的相对的位置关系的所述功率半导体元件的所述侧面与所述台阶的所述侧面或设置于所述侧面的所述突起的距离为10μm以上，且不足500μm。
另外，本发明的第十八实施方式是如下大容量模块，在本发明的所述第十四或所述第十五实施方式的任意一项大容量模块中，在所述第一电子电路与所述第二电子电路层叠时规定所述功率半导体元件与所述基板的相对的位置关系的所述功率半导体元件的所述侧面与所述台阶的所述侧面或设置于所述侧面的所述突起的距离为，功率半导体元件的由平行于第一表面的平面剖切的截面的等效圆直径的0.1％以上，且不足10％。
而且，本发明的第十九实施方式是如下大容量模块，在本发明的所述第十至所述第十八实施方式的任意一项大容量模块中，所述电介质层主要包含陶瓷而构成。
以下，关于本发明的几个实施方式的基板及大容量模块的结构等，参照附图等进行说明。但是，以下所述的说明毕竟是以举例说明为目的，并不应解释为本发明的范围限定于以下的说明。
实施例
实施例1.本发明实施方式的基板及包含该基板的大容量模块的结构
如上所述，图1是表示具有由设置于第一表面的凹处(凹部)形成的台阶的本发明的一个实施方式的基板及包含该基板的大容量模块的结构的模式图。如图1所示，在本实施方式的大容量模块中，由设置于本发明的一个实施方式的基板即第二电子电路基板10的第一表面上的凹处(凹部)形成台阶11。另外，第二电子电路基板10包括：由电介质层构成的基材14；埋设于基材14的内部的内层电极15；形成于基板的第一电子电路侧的表面即第一表面的第一表面电极16。在本实施例中，第一表面电极16埋设于基材14的内部，与功率半导体元件21的端子相对的面在第一表面露出。
在第二电子电路基板10的与第一表面电极16相反一侧的表面即第二表面上，配设有3个电路元件12。电路元件12通过埋设于第二电子电路基板10的基材14的内部的内层电极15，与第一表面电极16电连接。另一方面，在第一电子电路基板20的与配设有功率半导体元件21的表面相反一侧的表面上，设置有用于放出从功率半导体元件21产生的热的散热器22。而且，在散热器22及第二电子电路基板10的外缘部，设置有连接散热器22与第二电子电路基板10的壳体30。
第一表面电极16配设于形成台阶11的凹处(凹部)的底面，以便在第一电子电路20与第二电子电路10层叠时，在通过在形成台阶11的凹处(凹部)嵌合配设于第一电子电路基板20上的功率半导体元件21，从而进行第二电子电路基板10与功率半导体元件21的对位的状态下，与功率半导体元件21的端子相对。通过这种结构，在本实施例的大容量模块中，能够准确且容易地进行第二电子电路基板10与功率半导体元件21的对位。即，在本实施例的大容量模块中，能够更准确地进行第二电子电路基板10的第一表面电极16与功率半导体元件21的端子的对位。其结果，在本实施例的大容量模块中，能够减少功率半导体元件21的端子与第二电子电路基板10的第一表面电极16的接合部中的电阻增大或在相邻的接合部之间的绝缘耐压降低等问题。
实施例2.本发明实施方式的基板及包含该基板的大容量模块的结构
如上所述，图2是表示在第二电子电路基板上配设散热器的图1所示的实施方式的变形例的基板及包含该基板的大容量模块的结构的模式图。如图2所示，本实施例的大容量模块，除了在配设于第二电子电路基板10的第二表面上的3个电路元件12之中，中央的电路元件12置换成散热器13这一点之外，具有与图1所示的大容量模块相同的结构。
在本实施例的大容量模块中，功率半导体元件21的端子与第一表面电极16不经由金属线等而直接连接，因此能够将从功率半导体元件21产生的热高效率地传递到配设于第二电子电路基板10的第二表面侧的散热器13。因而，在使用本实施例的基板的大容量模块中，在第一电子电路基板20的与第二电子电路相反一侧的表面及第二电子电路基板10的第二表面上，分别配设有散热器22及13，利用这两个散热器，能够高效率地放出从功率半导体元件21产生的热。
实施例3.本发明实施方式的基板及包含该基板的大容量模块的结构
如上所述，图3是表示具有由设置于第一表面的突起形成的台阶的本发明的一个实施方式的基板及包含该基板的大容量模块的结构的模式图。如图3所示，本实施例的大容量模块，除了由设置于第一表面的突起形成台阶11这一点和第一表面电极16配设于第二电子电路基板10的(不是埋设于基材14的内部)第一表面上这一点之外，具有与图1所示的大容量模块相同的结构。
在本实施例的大容量模块中，也与图1所示的实施方式同样，通过在形成台阶11的突起之间嵌合功率半导体元件21来进行第二电子电路基板10与功率半导体元件21的对位。由此，在本实施例的大容量模块中，能够容易且准确地进行第二电子电路基板10与功率半导体元件21的对位。即，在本实施例的大容量模块中，能够更准确地进行第二电子电路基板10的第一表面电极16与功率半导体元件21的端子的对位。其结果，在本实施例的大容量模块中，能够减小功率半导体元件21的端子与第二电子电路基板10的第一表面电极16的接合部中的电阻增大或相邻的接合部之间的绝缘耐压降低等问题。
实施例4.本发明实施方式的基板及包含该基板的大容量模块的结构
如上所述，图4是表示由引线框形成第一表面电极的图3所示的实施方式的变形例的基板及包含该基板的大容量模块的结构的模式图。如图4所示，本实施例的大容量模块，除了第一表面电极16置换成配设于第二电子电路基板10的第一表面上的引线框17这一点及形成台阶11的突起的高度(高低差)更大这一点之外，具有与图3所示的大容量模块相同的结构。
在本实施例的大容量模块中，第一表面电极16置换成引线框17(引线框17构成第一表面电极16)，与功率半导体元件21的端子的接触面从第二电子电路基板10的第一表面大大地突出。因而，为了容易且准确地进行第二电子电路基板10与功率半导体元件21的对位，优选使形成台阶111的突起的高度(高低差)更大，以使其能置于本实施例的大容量模块。
比较例1.现有技术的基板及包含该基板的大容量模块的结构
如上所述，图5是表示使用现有技术的基板作为外围电路基板(第二电子电路基板)的大容量模块中的填充材料的填充状况的模式图。如图5所示，在现有技术的基板上没有形成台阶11。因而，现有技术的基板与本发明的基板不同，无法进行第二电子电路基板10与功率半导体元件21的准确且容易的对位。其结果，在本比较例的大容量模块中，有可能产生因第二电子电路基板10与功率半导体元件21的对位不充分而引起的功率半导体元件21的端子与第二电子电路基板10的第一表面电极16的接合部中的电阻增大或在相邻的接合部之间的绝缘耐压降低等问题。
另外，在本比较例的大容量模块中，作为第二电子电路基板10使用的现有技术的基板，不具备在与第一电子电路基板20层叠时嵌合功率半导体元件21的凹处(凹部)。因而，如上所述，在以防止第二电子电路基板10的第一表面电极16与功率半导体元件21的端子的电接合部的断裂或腐蚀及提高绝缘耐压为目的，要利用填充材料密封电接合部的周围时，如图5所示，不得不利用填充材料31密封由第二电子电路基板10、第一电子电路基板20及壳体30包围的区域所包含的全部的空隙。其结果，在使用现有技术的基板的本比较例的大容量模块中，需要比较大量的填充材料。
实施例5.本发明实施方式的基板及包含该基板的大容量模块的结构
如上所述，图6是表示使用本发明一个实施方式的基板作为外围电路基板(第二电子电路基板)的大容量模块中的填充材料的填充状况的模式图。如图6所示，本实施例的大容量模块，除了设置在形成台阶11的第二电子电路基板10的第一表面上的凹处(凹部)的内壁面与嵌合于该凹处(凹部)的功率半导体元件21的外壁面之间的空隙中填充填充材料31这一点之外，具有与图2所示的大容量模块相同的结构。
如图6所示，在使用本发明的一个实施方式的基板作为第二电子电路基板10的本实施例的大容量模块中，与所述的比较例1的大容量模块不同，通过利用填充材料31仅填充形成于第二电子电路基板10的第一表面上的凹处(凹部)与功率半导体元件21之间的空隙，由此能够密封功率半导体元件21的端子与第二电子电路基板10的第一表面电极16的电接合部的周围。由此，能够减少密封所使用的填充材料31的量，结果能够削减大容量模块的制造成本。
实施例6.本发明实施方式的基板及包含该基板的大容量模块的结构
如上所述，图7是表示在使用本发明实施方式的基板作为外围电路基板(第二电子电路基板)的大容量模块中向设置于第二电子电路基板的第一表面上的凹处(凹部)嵌合功率半导体元件的状况的模式图。更详细而言，图7(a)是由图1所示的大容量模块的线A-A’剖切的横剖视图。另外，图7(b)是包含在由设置于第二电子电路基板的第一表面上的凹处形成的台阶的侧面具有突起的本发明的一个实施方式的基板的大容量模块的横剖视图。另外，在图7中，无论(a)及(b)的任何一个，均省略了埋设于第二电子电路基板10的内部的内层电极。
在图7(a)所示的实施例的大容量模块中，功率半导体元件21嵌合于由设置于第二电子电路基板10的第一表面上的台阶划定的凹处。在本实施例中，为了使功率半导体元件21容易嵌合到由设置于第二电子电路基板10的第一表面上的台阶划定的凹处，构成为使该凹处的由平行于第一表面的平面剖切的截面稍微大于功率半导体元件21的由平行于第一表面的平面剖切的截面。如上所述，本实施例中的功率半导体元件21的侧面与台阶的侧面之间的空隙的大小为10μm以上，更优选20μm以上，且不足500μm，更优选不足100μm。换言之，该空隙的大小为功率半导体元件21的由平行于第一表面的平面剖切的截面的等效圆直径的0.1％以上，更优选0.2％以上，且不足10％，更优选不足2％。
另一方面，在图7(b)所示的实施例的大容量模块中，功率半导体元件21嵌合于由设置于第二电子电路基板10的第一表面上的台阶的侧面所设置的多个微小突起18划定的空间。在本实施例中，为了使功率半导体元件21容易嵌合到由设置于第二电子电路基板10的第一表面上的台阶的侧面所设置的多个微小突起18划定的空间，构成为使该空间的由平行于第一表面的平面剖切的截面稍微大于功率半导体元件21的由平行于第一表面的平面剖切的截面。本实施例中，如上所述，功率半导体元件21的侧面与设置于台阶的侧面的微小突起18之间的空隙的大小为10μm以上，更优选20μm以上，且不足500μm，更优选不足100μm。换言之，该空隙的大小为功率半导体元件21的由平行于第一表面的平面剖切的截面的等效圆直径的0.1％以上，更优选0.2％以上，且不足10％，更优选不足2％。
无论在图7(a)及(b)所示的任何一个实施例的大容量模块中，通过功率半导体元件21嵌合于由设置于第二电子电路基板10的第一表面上的台阶划定的凹处或由设置于第二电子电路基板10的第一表面上的台阶的侧面所设置的多个微小突起18划定的空间，从而可准确且可靠地进行第二电子电路基板10与功率半导体元件21的对位。由此，在这些实施例的大容量模块中，也能够容易且准确地进行第二电子电路基板与功率半导体元件21的对位。其结果，在这些实施例的大容量模块中，能够减小功率半导体元件21的端子与第二电子电路基板10的第一表面电极的接合部中的电阻增大或相邻的接合部之间的绝缘耐压降低等问题。
另外，在图7(b)所示的实施例的大容量模块中，由于利用设置于第二电子电路基板10的第一表面上的台阶的侧面所设置的多个微小突起18，在第一电子电路与第二电子电路层叠时减小功率半导体元件21与第二电子电路基板10的接触面积，因此能够减小在将功率半导体元件21插入第二电子电路基板10时的摩擦阻力。
以上，以说明本发明为目的，关于具有特定结构的几个实施方式进行了说明，但本发明的范围不限定于这些举例说明的实施方式，在权利要求书及说明书记载的事项的范围内，当然能够加以适当修改。
符号说明
10－第二电子电路基板；11－台阶；12－电路元件；13－散热器；14－基材；15－内层电极；16－第一表面电极；17－引线框；18－微小突起；20－第一电子电路基板；21－功率半导体元件；22－散热器；30－壳体；31－填充材料。

Claims (17)

1.一种大容量模块的外围电路用的电路基板，是在包含功率半导体元件的第一电子电路的配设有所述功率半导体元件的一侧隔着所述功率半导体元件层叠的第二电子电路所使用的第二电路基板，大容量模块是指处理200V以上的电压或10A以上的大功率的模块，
上述大容量模块的外围电路用的电路基板的特征在于，
所述电路基板包括：主要由陶瓷构成的基材；埋设于所述基材的内部的内层电极；形成于所述电路基板的所述第一电子电路侧的表面即第一表面的第一表面电极；以及设置于所述第一表面的至少一个台阶，
所述内层电极的至少一部分及所述第一表面电极的至少一部分的与所述第一表面正交的方向上的厚度为50μm以上，
所述台阶以如下方式形成，在所述第一电子电路与所述第二电子电路层叠时，在所述功率半导体元件及所述电路基板处于通过所述功率半导体元件的与相对所述第一表面的表面相交的侧面和所述台阶的与所述第一表面相交的侧面的接触而规定的相对的位置关系时，所述功率半导体元件的各个端子与各个所述第一表面电极相对。
2.根据权利要求1所述的大容量模块的外围电路用的电路基板，其特征在于，
与所述第一表面正交的方向上的所述台阶的高度与所述第一表面电极的表面之间的高低差为10μm以上，且为与所述第一表面正交的方向上的所述功率半导体元件的端子的所述第二电子电路侧的表面与用于所述第一电子电路的第一电子电路用基板的所述第二电子电路侧的表面之间的高低差以下。
3.根据权利要求1或2所述的大容量模块的外围电路用的电路基板，其特征在于，
在所述台阶之中至少一部分的台阶中，所述台阶的与所述第一表面相交的侧面形成为平行于所述功率半导体元件的与相对所述第一表面的表面相交的侧面的面。
4.根据权利要求1或2所述的大容量模块的外围电路用的电路基板，其特征在于，
在所述第一电子电路与所述第二电子电路层叠时，在所述台阶的所述侧面的至少与所述功率半导体元件的所述侧面相对的区域，设置有至少一个微小突起，
通过所述功率半导体元件的所述侧面与所述突起接触，规定所述功率半导体元件与所述电路基板的相对的位置关系。
5.根据权利要求1或2所述的大容量模块的外围电路用的电路基板，其特征在于，
所述电路基板包含多个台阶而构成，
利用所述多个台阶，在所述第一电子电路与所述第二电子电路层叠时，唯一地规定所述功率半导体元件及所述电路基板的相对的位置关系。
6.根据权利要求1或2所述的大容量模块的外围电路用的电路基板，其特征在于，
所述台阶的与所述第一表面相交的侧面形成为平行于所述功率半导体元件的与相对所述第一表面的表面相交的所有的侧面的连续的面。
7.根据权利要求4所述的大容量模块的外围电路用的电路基板，其特征在于，
在所述第一电子电路与所述第二电子电路层叠时规定所述功率半导体元件与所述电路基板的相对的位置关系的所述功率半导体元件的所述侧面与所述台阶的所述侧面或设置于所述侧面的所述突起的距离为10μm以上，且不足500μm。
8.根据权利要求4所述的大容量模块的外围电路用的电路基板，其特征在于，
在所述第一电子电路与所述第二电子电路层叠时规定所述功率半导体元件与所述电路基板的相对的位置关系的所述功率半导体元件的所述侧面与所述台阶的所述侧面或设置于所述侧面的所述突起的距离为，所述功率半导体元件的由平行于所述第一表面的平面剖切的截面的等效圆直径的0.1％以上，且不足10％。
9.一种大容量模块，包含：包括功率半导体元件的第一电子电路；以及在所述第一电子电路的配设有所述功率半导体元件的一侧隔着所述功率半导体元件层叠的第二电子电路，大容量模块是指处理200V以上的电压或10A以上的大功率的模块，
上述大容量模块的特征在于，
用于所述第二电子电路的第二电路基板即电路基板包括：主要由陶瓷构成的基材；埋设于所述基材的内部的内层电极；形成于所述电路基板的所述第一电子电路侧的表面即第一表面的第一表面电极；以及设置于所述第一表面的至少一个台阶，
所述内层电极的至少一部分及所述第一表面电极的至少一部分的与所述第一表面正交的方向上的厚度为50μm以上，
所述台阶以如下方式形成，在所述第一电子电路与所述第二电子电路层叠时，在所述功率半导体元件及所述电路基板处于通过所述功率半导体元件的与相对所述第一表面的表面相交的侧面和所述台阶的与所述第一表面相交的侧面的接触而规定的相对的位置关系时，所述功率半导体元件的各个端子与各个所述第一表面电极相对。
10.根据权利要求9所述的大容量模块，其特征在于，
与所述第一表面正交的方向上的所述台阶的高度与所述第一表面电极的表面之间的高低差为10μm以上，且为与所述第一表面正交的方向上的所述功率半导体元件的端子的所述第二电子电路侧的表面与用于所述第一电子电路的第一电子电路用基板的所述第二电子电路侧的表面之间的高低差以下。
11.根据权利要求9或10所述的大容量模块，其特征在于，
在所述台阶之中至少一部分的台阶中，所述台阶的与所述第一表面相交的侧面形成为平行于所述功率半导体元件的与相对所述第一表面的表面相交的侧面的面。
12.根据权利要求9或10所述的大容量模块，其特征在于，
在所述第一电子电路与所述第二电子电路层叠时，在所述台阶的所述侧面的至少与所述功率半导体元件的所述侧面相对的区域，设置有至少一个微小突起，
通过所述功率半导体元件的所述侧面与所述突起接触，规定所述功率半导体元件与所述电路基板的相对的位置关系。
13.根据权利要求9或10所述的大容量模块，其特征在于，
所述电路基板包含多个台阶而构成，
利用所述多个台阶，在所述第一电子电路与所述第二电子电路层叠时，唯一地规定所述功率半导体元件及所述电路基板的相对的位置关系。
14.根据权利要求9或10所述的大容量模块，其特征在于，
所述台阶的与所述第一表面相交的侧面，形成为平行于所述功率半导体元件的与相对所述第一表面的表面相交的所有的侧面的连续的面。
15.根据权利要求14所述的大容量模块，其特征在于，
在由所述台阶的与所述第一表面相交的侧面及所述第一表面划定的凹部、和嵌合于该凹部的所述功率半导体元件的与所述第一表面相对的表面及与该表面相交的侧面之间的空隙中填充有绝缘材料。
16.根据权利要求12所述的大容量模块，其特征在于，
在所述第一电子电路与所述第二电子电路层叠时规定所述功率半导体元件与所述电路基板的相对的位置关系的所述功率半导体元件的所述侧面与所述台阶的所述侧面或设置于所述侧面的所述突起的距离为10μm以上，且不足500μm。
17.根据权利要求12所述的大容量模块，其特征在于，
在所述第一电子电路与所述第二电子电路层叠时规定所述功率半导体元件与所述电路基板的相对的位置关系的所述功率半导体元件的所述侧面与所述台阶的所述侧面或设置于所述侧面的所述突起的距离为，功率半导体元件的由平行于第一表面的平面剖切的截面的等效圆直径的0.1％以上，且不足10％。
CN201180016931.5A 2011-10-12 2011-10-12 大容量模块的外围电路用的电路基板及包含使用该电路基板的外围电路的大容量模块 Expired - Fee Related CN103168355B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/073446 WO2013054408A1 (ja) 2011-10-12 2011-10-12 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール

Publications (2)

Publication Number Publication Date
CN103168355A CN103168355A (zh) 2013-06-19
CN103168355B true CN103168355B (zh) 2017-04-05

Family

ID=46498789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180016931.5A Expired - Fee Related CN103168355B (zh) 2011-10-12 2011-10-12 大容量模块的外围电路用的电路基板及包含使用该电路基板的外围电路的大容量模块

Country Status (5)

Country Link
US (1) US9064758B2 (zh)
EP (1) EP2624294B1 (zh)
JP (1) JP4954356B1 (zh)
CN (1) CN103168355B (zh)
WO (1) WO2013054408A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2965447B1 (fr) * 2010-09-23 2012-08-31 Valeo Sys Controle Moteur Sas Boitier electronique pour vehicule
US9048721B2 (en) * 2011-09-27 2015-06-02 Keihin Corporation Semiconductor device
CN103023279B (zh) * 2011-09-27 2015-05-13 株式会社京浜 半导体控制装置
JP2013084897A (ja) * 2011-10-12 2013-05-09 Ngk Insulators Ltd 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
JP5925328B2 (ja) * 2012-09-27 2016-05-25 富士電機株式会社 パワー半導体モジュール
JP6149932B2 (ja) 2013-07-31 2017-06-21 富士電機株式会社 半導体装置
EP2838327B1 (en) 2013-08-16 2018-11-14 NGK Insulators, Ltd. Heat dissipating circuit board and electronic device
WO2015029111A1 (ja) * 2013-08-26 2015-03-05 東京エレクトロンデバイス株式会社 半導体装置及びその製造方法
JP6138003B2 (ja) * 2013-09-11 2017-05-31 三菱電機株式会社 電子部品およびその実装方法
EP3163611B1 (en) * 2015-11-02 2021-06-30 ABB Schweiz AG Power electronic assembly
JP6920790B2 (ja) 2016-05-24 2021-08-18 ローム株式会社 インテリジェントパワーモジュール、電気自動車またはハイブリッドカー、およびインテリジェントパワーモジュールの組み立て方法
FR3054928B1 (fr) * 2016-08-05 2018-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'encapsulation d'un circuit integre pour former un module de puissance tridimensionnel
JP6743728B2 (ja) 2017-03-02 2020-08-19 三菱電機株式会社 半導体パワーモジュール及び電力変換装置
DE102018102144A1 (de) * 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement
US11417591B2 (en) 2018-03-08 2022-08-16 Sumitomo Electric Industries, Ltd. Semiconductor module
JP7127498B2 (ja) * 2018-11-09 2022-08-30 住友電装株式会社 放熱部材及び電気接続箱
US10993325B2 (en) * 2019-07-31 2021-04-27 Abb Power Electronics Inc. Interposer printed circuit boards for power modules
EP4227986A1 (en) * 2022-02-10 2023-08-16 Infineon Technologies AG Power semiconductor module arrangement and methods for producing a semiconductor arrangement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773698A (zh) * 2004-09-29 2006-05-17 美国博通公司 芯片向下的球栅阵列封装及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710748U (zh) * 1980-06-18 1982-01-20
JPS6020544A (ja) * 1983-07-13 1985-02-01 Matsushita Electronics Corp 半導体装置実装体
US5323150A (en) * 1992-06-11 1994-06-21 Micron Technology, Inc. Method for reducing conductive and convective heat loss from the battery in an RFID tag or other battery-powered devices
JP3277751B2 (ja) * 1994-10-03 2002-04-22 富士電機株式会社 平型半導体装置およびその製造方法
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
US5805430A (en) * 1996-07-22 1998-09-08 International Business Machines Corporation Zero force heat sink
US6271059B1 (en) * 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
JP3410696B2 (ja) 1999-11-02 2003-05-26 京楽産業株式会社 玉研磨装置の配置構造
US6872589B2 (en) * 2003-02-06 2005-03-29 Kulicke & Soffa Investments, Inc. High density chip level package for the packaging of integrated circuits and method to manufacture same
JP2005175423A (ja) * 2003-11-18 2005-06-30 Denso Corp 半導体パッケージ
JP2005150596A (ja) * 2003-11-19 2005-06-09 Nissan Motor Co Ltd 半導体装置及びその製造方法
JP2006303006A (ja) 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2007012831A (ja) 2005-06-30 2007-01-18 Hitachi Ltd パワー半導体装置
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
JP4973059B2 (ja) * 2006-08-09 2012-07-11 日産自動車株式会社 半導体装置及び電力変換装置
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
JP5381444B2 (ja) 2009-07-17 2014-01-08 トヨタ自動車株式会社 パワーモジュール
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US8927339B2 (en) * 2010-11-22 2015-01-06 Bridge Semiconductor Corporation Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1773698A (zh) * 2004-09-29 2006-05-17 美国博通公司 芯片向下的球栅阵列封装及其制造方法

Also Published As

Publication number Publication date
US20130094165A1 (en) 2013-04-18
WO2013054408A1 (ja) 2013-04-18
EP2624294A1 (en) 2013-08-07
EP2624294B1 (en) 2017-12-06
CN103168355A (zh) 2013-06-19
JP4954356B1 (ja) 2012-06-13
EP2624294A4 (en) 2015-06-17
JPWO2013054408A1 (ja) 2015-03-30
US9064758B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
CN103168355B (zh) 大容量模块的外围电路用的电路基板及包含使用该电路基板的外围电路的大容量模块
US10937715B2 (en) Substrate for power module, collective substrate for power modules, and method for manufacturing substrate for power module
EP3198640B1 (en) Method of forming a semiconductor package
CN105612613B (zh) 半导体装置
JP3846699B2 (ja) 半導体パワーモジュールおよびその製造方法
JP4545022B2 (ja) 回路装置およびその製造方法
US9466542B2 (en) Semiconductor device
US10672697B2 (en) Wiring board and electronic package
JP2009252838A (ja) 半導体装置
CN108431950B (zh) 半导体装置及其制造方法
US9960097B2 (en) Semiconductor device
CN112802801A (zh) 智能功率模块和智能功率模块的制备方法
CN106068559A (zh) 绝缘基板及半导体装置
JP2002050713A (ja) 半導体装置及び電力変換装置
JP2006100759A (ja) 回路装置およびその製造方法
JP2009206406A (ja) パワー半導体装置
CN114038812A (zh) 半导体电路和半导体电路的制造方法
JP2014053575A (ja) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板の製造方法
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
JP2014120619A (ja) 半導体装置及びその製造方法
CN216213383U (zh) 半导体电路
WO2017086248A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2002335056A (ja) 金属ベース基板及びその製造方法
CN114038806A (zh) 半导体电路及半导体电路的制备方法
CN114188292A (zh) 半导体电路和半导体电路的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170405