CN114038806A - 半导体电路及半导体电路的制备方法 - Google Patents
半导体电路及半导体电路的制备方法 Download PDFInfo
- Publication number
- CN114038806A CN114038806A CN202111275716.9A CN202111275716A CN114038806A CN 114038806 A CN114038806 A CN 114038806A CN 202111275716 A CN202111275716 A CN 202111275716A CN 114038806 A CN114038806 A CN 114038806A
- Authority
- CN
- China
- Prior art keywords
- circuit layer
- mounting area
- circuit
- frame plate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000007789 sealing Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 101
- 230000017525 heat dissipation Effects 0.000 claims description 53
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 31
- 239000010949 copper Substances 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000004593 Epoxy Substances 0.000 claims description 9
- 238000001746 injection moulding Methods 0.000 claims description 7
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 230000000712 assembly Effects 0.000 claims description 4
- 238000000429 assembly Methods 0.000 claims description 4
- 238000009434 installation Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 26
- 238000005476 soldering Methods 0.000 description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 229910052782 aluminium Inorganic materials 0.000 description 17
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 12
- 239000003822 epoxy resin Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000004033 plastic Substances 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- 229910052709 silver Inorganic materials 0.000 description 12
- 239000004332 silver Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 10
- 238000003466 welding Methods 0.000 description 10
- 239000011889 copper foil Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000000945 filler Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000011265 semifinished product Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000003921 oil Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000011179 visual inspection Methods 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000001680 brushing effect Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- CLDVQCMGOSGNIW-UHFFFAOYSA-N nickel tin Chemical compound [Ni].[Sn] CLDVQCMGOSGNIW-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 238000011417 postcuring Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- -1 copper Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004634 thermosetting polymer Substances 0.000 description 1
- 229910001432 tin ion Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明涉及一种半导体电路及半导体电路的制备方法,通过第一支撑件上设置有第一电路层,第一电路层的第一安装区用于安装功率元件;连接件的第一端面安装在第一电路层的第二安装区,且连接件与第一电路层电性连接;第二支撑件的第一侧面设置有第二电路层,第二支撑件的第二侧面设置有第四安装区,连接件的与第一端面相对的第二端面安装在第四安装区,且连接件与第二电路层电性连接;第二电路层的第三安装区用于安装非功率元件;多个引脚划分为第一引脚组件和第二引脚组件;密封本体至少包裹第一支撑件的一表面、连接件、第二支撑件,第一引脚组件和第二引脚组件分别从密封本体露出,实现半导体电路的小型化,以及降低了半导体电路的总体成本。
Description
技术领域
本发明涉及一种半导体电路及半导体电路的制备方法,属于半导体电路应用技术领域。
背景技术
半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路把功率开关器件和高压驱动电路集成在一起,并内藏有过电压、过电流和过热等故障检测电路。半导体电路一方面接收MCU的控制信号,驱动后续电路工作,另一方面将系统的状态检测信号送回MCU。与传统分立方案相比,半导体电路以其高集成度、高可靠性等优势赢得越来越大的市场,尤其适合于驱动电机的变频器及各种逆变电源,是变频调速,冶金机械,电力牵引,伺服驱动,变频家电的一种理想电力电子器件。
在实现过程中,发明人发现传统技术中至少存在如下问题:目前的半导体电路方案是将HVIC、电容、电阻、NTC等非功率电子元器件和芯片与IGBT、FRD、BSD等功率芯片设计在散热基板或框架的同一面上,存在半导体内部空间浪费,限制了半导体电路的小型化;同时散热基板单位面积成本比PCB板高,造成总体成本较高。
发明内容
基于此,有必要针对传统的设计、制备及应用高压集成电路过程中,目前的半导体电路方案是将非功率电子元器件与功率芯片设计在散热基板或框架的同一面上,存在半导体内部空间浪费,限制了半导体电路的小型化;同时散热基板单位面积成本比PCB板高,造成总体成本较高的问题。提供一种半导体电路及半导体电路的制备方法。
具体地,本发明公开一种半导体电路,包括:
第一支撑件,第一支撑件上设置有第一电路层,第一电路层上设置有第一安装区和第二安装区;第一安装区用于安装功率元件;
连接件,连接件的第一端面安装在第二安装区,且连接件与第一电路层电性连接;
第二支撑件,第二支撑件的第一侧面设置有第二电路层,第二电路层包括第三安装区;第二支撑件的与第一侧面相对的第二侧面设置有第四安装区,连接件的与第一端面相对的第二端面安装在第四安装区,且连接件与第二电路层电性连接;第三安装区用于安装非功率元件;
多个引脚,多个引脚划分为第一引脚组件和第二引脚组件;第一引脚组件的第一端与第一电路层电性连接;第二引脚组件的第二端与第二电路层或第一电路层电性连接;
密封本体,密封本体至少包裹设置第一电路层的第一支撑件的一表面、连接件、设置第二电路层的第二支撑件,第一引脚组件的第二端和第二引脚组件的第二端分别从密封本体露出。
可选地,功率元件包括IGBT、FRD和MOSFET;非功率元件包括驱动芯片、电阻和电容。
可选地,半导体电路还包括引线框架;引脚框架包括第一引脚组件、第二引脚组件、第一框架板和第二框架板;第一框架板的第一侧面与第一引脚组件的第一端电性连接,第二框架板的第一侧面与第二引脚组件的第一端电性连接。
可选地,第一支撑件包括散热基板、第一框架板和第二框架板;第二支撑件包括电路基板;
散热基板上设置有第一电路层,第一电路层包括第一安装区和第五安装区;第一框架板的第一侧面和第二框架板的第一侧面设置有第二安装区;第一框架板的第二侧面和第二框架板的第二侧面安装在第五安装区,第一框架板和第二框架板分别与第一电路层电性连接;
电路基板的第一侧面设置有第二电路层;电路基板的与第一侧面相对的第二侧面设置有第四安装区。
可选地,第一支撑件包括散热基板和第一框架板;第二支撑件包括第一延伸板和第二框架板;
散热基板上设置有第一电路层,第一电路层包括第一安装区、第二安装区和第五安装区;第一框架板的第二侧面安装在第五安装区,且第一框架板与第一电路层电性连接;
第二框架板的第二侧面设置有第四安装区;第一延伸板设于散热基板上方,且第一延伸板与第二框架板电性连接;第一延伸板上设置有第二电路层。
可选地,第一支撑件包括散热基板、第二延伸板和第一框架板;第二支撑件包括第一延伸板和第二框架板;
散热基板上设置有第二延伸板;第二延伸板上设置有第一电路层;第一电路层包括第一安装区和第二安装区;第一框架板与第二延伸板电性连接;
第二框架板的第二侧面设置有第四安装区;第一延伸板设于第二延伸板上方,且第一延伸板与第二框架板电性连接;第一延伸板上设置有第二电路层。
可选地,散热基板为IMS散热基板、DBC散热基板或铜环氧树脂基板。
可选地,IGBT的栅极和MOSFET的栅极分别采用第一线宽的键合线键合到第一安装区;IGBT的发射极、MOSFET的漏极和FRD的阳极分别采用第二线宽的键合线键合到第一安装区;第一线宽小于第二线宽。
可选地,第一引脚组件、第一框架板和第二延伸板为一体成型结构;第二引脚组件、第二框架板和第一延伸板为一体成型结构。
本发明还公开一种根据上述的半导体电路的制备方法,包括以下步骤:
提供第一支撑件和第二支撑件;
在第一支撑件上制备第一电路层;在第一电路层设置上第一安装区和第二安装区;在第一安装区上安装功率元件;在第二安装区上设置连接件,将连接件的第一端面安装在第二安装区,以使连接件与第一电路层电性连接;
在连接件上设置第二支撑件;在第二支撑件的第一侧面制备第二电路层,在第二电路层设置第三安装区,在第三安装区上安装非功率元件;在第二支撑件的与第一侧面相对的第二侧面设置有第四安装区,将连接件的与第一端面相对的第二端面安装在第四安装区,以使连接件与第二电路层电性连接;
将第一引脚组件配设在第一电路层,且第一引脚组件的第一端通过金属线与第一电路层连接;将第二引脚组件配设在第一电路层或第二电路层,且第二引脚组件的第一端通过金属线与第一电路层或第二电路层连接;
对设置有第一电路层的第一支撑件,连接件,以及设置有第二电路层的第二支撑件通过封装模具进行注塑以形成密封本体,且将第一引脚组件和第二引脚组件的第二端分别从密封本体的第一侧面引出以形成半导体电路。
上述技术方案中的一个技术方案具有如下优点和有益效果:
上述的半导体电路的实施例中,通过第一支撑件上设置有第一电路层,第一电路层包括第一安装区和第二安装区;第一安装区用于安装功率元件;连接件的第一端面安装在第二安装区,且连接件与第一电路层电性连接;第二支撑件的第一侧面设置有第二电路层,第二电路层包括第三安装区;第二支撑件的与第一侧面相对的第二侧面设置有第四安装区,连接件的与第一端面相对的第二端面安装在第四安装区,且连接件与第二电路层电性连接;第三安装区用于安装非功率元件;多个引脚划分为第一引脚组件和第二引脚组件;第一引脚组件的第一端与第一电路层电性连接;第二引脚组件的第二端与第二电路层或第一电路层电性连接;密封本体至少包裹设置第一电路层的第一支撑件的一表面、连接件、设置第二电路层的第二支撑件,第一引脚组件的第二端和第二引脚组件的第二端分别从密封本体露出,实现半导体电路的小型化,以及降低了半导体电路的总体成本。本申请通过对半导体电路进行分层设置,把功率部分和逻辑部分隔离开来,提高绝缘、抗干扰等能力;让出更多地方给功率元件,使同等面积的半导体电路能放更大的功率元件,整体来说都是能提高半导体电路的功率密度;通过充分利用半导体电路的立体空间,使得散热基板或框架面积最小化,实现小型化半导体电路,降低半导体电路综合成本。
附图说明
图1为本发明实施例的半导体电路的第一截面结构示意图;
图2为本发明实施例的半导体电路的第一平面结构示意图;
图3为本发明实施例的半导体电路的第二截面结构示意图;
图4为本发明实施例的半导体电路的第二平面结构示意图;
图5为本发明实施例的半导体电路的第三截面结构示意图;
图6为本发明实施例的半导体电路的第三平面结构示意图;
图7为本发明实施例的半导体电路的制备步骤流程图。
附图标记:
散热基板100,电路基板200,功率元件300,非功率元件400,第一引脚组件500,第二引脚组件600,第一框架板610,第二框架板620,第一延伸板630,第二延伸板640,连接件700,密封本体800。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
需要说明的是,在结构或功能不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
传统的半导体电路中,功率器件和非功率器件均在基板或框架的同一面上,如目前的半导体电路是HVIC、电容、电阻、NTC等非功率电子元器件和芯片与IGBT、FRD、BSD等功率芯片设计在散热基板或框架的同一面上,没有充分利用立体空间,限制了半导体电路的小型化。同时散热基板单位面积成本比PCB高,因此总体成本较高。
本发明提到的半导体电路,是一种将功率开关器件和高压驱动电路等集成在一起,并在外表进行密封封装的一种电路模块,在电力电子领域应用广泛,如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电路还有多种其他的名称,如模块化智能功率系统(Modular Intelligent Power System,MIPS)、智能功率模块(Intelligent Power Module,IPM),或者称为混合集成电路、功率半导体模块、功率模块等名称。在本发明的以下实施例中,统一称为半导体电路。
在一个实施例中,如图1-6所示,本发明提出一种半导体电路,包括:第一支撑件、连接件700、第二支撑件、多个引脚和密封本体800。第一支撑件上设置有第一电路层,第一电路层上设置有第一安装区和第二安装区;第一安装区用于安装功率元件300;连接件700的第一端面安装在第二安装区,且连接件700与第一电路层电性连接;第二支撑件的第一侧面设置有第二电路层,第二电路层包括第三安装区;第二支撑件的与第一侧面相对的第二侧面设置有第四安装区,连接件700的与第一端面相对的第二端面安装在第四安装区,且连接件700与第二电路层电性连接;第三安装区用于安装非功率元件400;多个引脚划分为第一引脚组件500和第二引脚组件600;第一引脚组件500的第一端与第一电路层电性连接;第二引脚组件600的第二端与第二电路层或第一电路层电性连接;密封本体800至少包裹设置第一电路层的第一支撑件的一表面、连接件700、设置第二电路层的第二支撑件,第一引脚组件500的第二端和第二引脚组件600的第二端分别从密封本体800露出。
其中,第一支撑件可用于承载整个半导体电路的相应功率元件300及电路。第一支撑件具有向第一电路层的功率元件300提供支撑基座的作用,还具有向第一电路层的功率元件300提供散热的作用。第一支撑件可根据功率元件300的数量和大小来确定尺寸。第一支撑件可包括基板,基板可由金属材料制成,如1100、5052等材质的铝构成的矩形板材,其厚度相对其它层厚很多,一般为0.8mm至2mm,常用的厚度为1.5mm,主要实现导热和散热作用,如基板可以是IMS散热基板100。又如,基板还可以是其它的导热性良好的金属材料制成,例如,可以是铜材质的矩形板材。再如,基板还可以由非金属材料和金属片制成,如采用环氧树脂构成的板材,在由板材上设置金属片,金属片可以是铜片,进而形成铜环环氧树脂基板;基板还可以是其它的导热性良好的非金属材料制成,例如,可以是陶瓷材质的矩形板材,再由板材上设置覆铜,进而形成DBC(Direct Bonding Copper,覆铜陶瓷基板)散热基板100。需要说明的是,本申请的基板形状不限定于是矩形形状,还可以是圆形或梯形等形状。
第一电路层设置在第一支撑件上,第一电路层上可根据功率元件300的数量和大小进行布局划分为第一安装区和第二安装区。其中第二安装区用来安装连接件700。第一安装区用来安装功率元件300,例如在第一安装区上设置IGBT、FRD和MOSFET等功率元件300。IGBT、FRD和MOSFET等功率元件300可采用银胶或焊锡粘接到第一安装区上;IGBT、FRD和MOSFET等功率元件300分别采用金、铜或铝等键合线连接在第一电路层上。
在一个示例中,第一电路层可包括电路布线层(未示出),以及配置于电路布线层上的功率元件300。功率元件包括IGBT、FRD和MOSFET等功率元件300。
其中,电路布线层由铜等金属构成且和第一支撑件绝缘,电路布线层包括由蚀刻的铜箔构成电路线路,线路层厚度也较薄,如70um左右。在一个示例中,电路布线层还包括靠近第一支撑件的侧边位置设置的焊盘,可以采用2盎司铜箔形成上述的电路布线层。最后在电路布线层上还可以涂覆一层较薄的绿油层,以起到线路隔离作用,隔断电路线路与电路线路之间的电连接。多个功率元件300设在电路布线层上,多个功率元件300之间或者功率元件300与电路布线层之间可通过金属线电连接;功率元件300可通过焊接的方式与电路布线层固定。
在一个示例中,可通过刷锡膏或点银胶分别将IGBT、FRD和MOSFET等功率元件300贴装到第一电路层的第一安装区上,通过自动贴片SMT设备分别将IGBT、FRD和MOSFET等功率元件300贴装到第一安装区相应的安装位上;然后将整个半成品过回流炉将所有的功率元件300焊接到对应的安装位上,通过视觉检查AOI设备对功率元件焊接质量进行检测;通过喷淋、超声等清洗方式,清除残留在第一支撑件上的助焊剂和铝屑等异物,通过键合线,使IGBT、FRD和MOSFET等功率元件300分别与电路布线间形成连接,实现对IGBT、FRD和MOSFET等功率元件300的安装。
示例性的,在第一支撑件上还包括绝缘层,绝缘层设置在第一电路层和基板之间,绝缘层可用来防止第一电路层与基板进行导电。绝缘层设置于基板的表面,其厚度相对基板较薄,一般在50um至150um,常用为110um。绝缘层覆盖第一支撑件至少一个表面形成。且形成密封层的环氧树脂等树脂材料内可高浓度填充氧化铝、碳化硅铝等填料提高热导率,为了提高热导率,填料可采用角形,为了规避填料损坏电路元件表面的风险,填料可采用球形。引脚一般采用铜等金属制成,铜表面通过化学镀和电镀形成一层镍锡合金层,合金层的厚度一般为5μm,镀层可保护铜不被腐蚀氧化,并可提高可焊接性。
连接件700可以是柱状结构,连接件700具有导电和支撑作用,例如连接件700可以有铝或铜等导电金属材料制成。第二支撑件具有向电路层的非功率元件400提供支撑基座的作用。
第二支撑件可根据非功率元件400的数量和大小来确定尺寸。第二支撑件可由PCB板组成,又如,第二支撑件还可以又引脚的引线框架的部分结构组成。需要说明的是,本申请的第二支撑件形状不限定于是矩形形状,还可以是圆形或梯形等形状。
第二电路层设置在第二支撑件上(即第二支撑件的第一侧面),第二电路层上可根据非功率元件400的数量和大小进行布局划分为第三安装区。其中第三安装区用来安装非功率元件400,例如第三安装区上设置驱动芯片、电阻和电容等非功率元件400。驱动芯片、电阻和电容等非功率元件400可采用银胶或焊锡粘接到第三安装区上;驱动芯片、电阻和电容等非功率元件400分别采用金、铜或铝等键合线连接在第二电路层上。
在第二支撑件的第二侧面设置有第四安装区,第四安装区与第三安装区电性连接,第四安装区用来安装连接件700,使得连接件700与第三安装区上布设的非功率元件400电性连接。另外,基于连接件700与第一支撑件上的第二安装区电性连接,且第二安装区与第一安装区电性连接,进而连接件700与第一安装区上的功率元件300电性连接,从而实现第一安装区上的功率元件300与第三安装区上的非功率元件400电性连接。通过连接件700的设置,使得功率元件300和非功率元件400隔离开来,并进行分层立体电路结构布局,提高电路绝缘和抗干扰能力的同时,缩小了半导体电路的整体体积。
在一个示例中,第二电路层可包括电路布线层(未示出),以及配置于电路布线层上的非功率元件400。驱动芯片、电阻和电容等非功率元件400。
其中,电路布线层由铜等金属构成,电路布线层包括由蚀刻的铜箔构成电路线路,线路层厚度也较薄,如70um左右。在一个示例中,电路布线层还包括靠近第二支撑件的侧边位置设置的焊盘,可以采用2盎司铜箔形成上述的电路布线层。最后在电路布线层上还可以涂覆一层较薄的绿油层,以起到线路隔离作用,隔断电路线路与电路线路之间的电连接。多个非功率元件400设在电路布线层上,多个非功率元件400之间或者非功率元件400与电路布线层之间可通过金属线电连接;非功率元件400可通过焊接的方式与电路布线层固定。
在一个示例中,可通过刷锡膏或点银胶分别将驱动芯片、电阻和电容等非功率元件400贴装到第二电路层的第三安装区上,通过自动贴片SMT设备分别将驱动芯片、电阻和电容等非功率元件400贴装到第三安装区相应的安装位上;然后将整个半成品过回流炉将所有的非功率元件400焊接到对应的安装位上,通过视觉检查AOI设备对非功率元件400焊接质量进行检测;通过喷淋、超声等清洗方式,清除残留在第二支撑件上的助焊剂和铝屑等异物,通过键合线,使驱动芯片、电阻和电容等非功率元件400分别与电路布线间形成连接,实现对驱动芯片、电阻和电容等非功率元件400的安装。
多个引脚中的部分引脚可用于传输低压逻辑控制信号,多个引脚中的另一部分引脚可用于传输高压功率输出信号。多个引脚设置在第一支撑件和第二支撑件的至少一侧边缘处,且多个引脚与第一支撑件上的第一电路层和/或第二支撑件的第二电路层电性连接;多个引脚通过焊接如锡膏焊的方式焊接到第一支撑件上的第一电路层和/或第二支撑件的第二电路层的焊盘,以此实现与第一支撑件上的第一电路层和/或第二支撑件的第二电路层电性连接。多个引脚可划分为第一引脚组件500和第二引脚组件600。第一引脚组件500可用来传输信号至第一电路层上的相应内部电路,还可用来将第一电路层上的相应内部电路输出的信号传输给外部模块。第二引脚组件600可用来传输信号至第二电路层上的相应内部电路,还可用来将第二电路层上的相应内部电路输出的信号传输给外部模块。
引脚的材质可采用C194(-1/2H)板料(化学成分:Cu(≧97.0)、Fe:2.4、P:0.03、Zn:0.12)或KFC(-1/2H)板料(化学成分:Cu(≧99.6)、Fe:0.1(0.05~0.15)、P:0.03(0.025~0.04)),通过冲压或蚀刻工艺对0.5mm的C194或KFC板料进行加工,再对表面进行先镀镍厚度0.1-0.5um,再镀锡厚度2-5um;通过特定设备将引脚320多余的连筋切除并整形成所需形状。
需要说明的是,各引脚从密封本体800的第一侧面穿出后,通过折弯工艺,将各引脚折弯,得到第一折弯端,然而再对第一折弯端的末端折弯,得到第二折弯端。其中第一折弯端可平行于第一支撑件。
密封本体800可用来对电性连接有第一电路层的第一支撑件、连接有第二电路层的第二支撑件进行塑封,使得将第一支撑件、第二支撑件、以及连接有功率元件300、连接件700的第一电路层、连接有非功率元件400、引脚的第二电路层包裹在密封本体800内,起到保护内部的线路,以及绝缘耐压的作用。密封本体800在制备过程中,可通过塑封工艺,采用塑封模具将电性连接有多个引脚、功率元件300、非功率元件400、连接件700、第一支撑件、第二支撑件塑封在密封本体800内。密封本体800的材料可以是热固性高分子,如环氧树脂、酚醛树脂、硅胶、氨基、不饱和树脂;为了提高散热能力,密封本体800可以为含有金属、陶瓷、氧化硅、石墨烯等粉末或纤维的复合材料。在一个示例中,密封本体800采用的材料可以是以环氧树脂为基体树脂,以高性能酚醛树脂为固化剂,加入硅微粉等为填料,以及添加多种助剂混配而成的模塑料。
可根据不同的设计要求,设计不同形状的塑封模具,进而可塑封得到不同形状结构的密封本体800。例如,密封本体800可以是长方体结构。通过使用热塑性树脂的注入模模制方式或使用热硬性树脂的传递模模制方式,将功率元件300、非功率元件400、连接件700、第一支撑件、第二支撑件包裹起来起到保护作用。
上述的实施例中,基于对半导体电路中非功率元件400部分与功率元件300部分进行立体分层设计,非功率元件400部分与功率元件300部分通过连接柱进行电性连接,实现半导体电路的小型化,以及降低了半导体电路的总体成本。通过对半导体电路进行分层设置,把功率部分和逻辑部分隔离开来,提高绝缘、抗干扰等能力;让出更多地方给功率元件300,使同等面积的半导体电路能放更大的功率元件300,整体来说都是能提高半导体电路的功率密度;通过充分利用半导体电路的立体空间,使得散热基板100或框架面积最小化,实现小型化半导体电路,降低半导体电路综合成本。
在一个示例中,半导体电路还包括引线框架;引脚框架包括第一引脚组件500、第二引脚组件600、第一框架板610和第二框架板620;第一框架板610的第一侧面与第一引脚组件500的第一端电性连接,第二框架板620的第一侧面与第二引脚组件600的第一端电性连接。
其中,引线框架是一种借助于键合材料(金丝、铝丝、铜丝)实现半导体电路的内部电路引出端与外引线的电气连接,形成电气回路的关键结构件,引线框架起到了和外部导线连接的桥梁作用。引线框架可包括第一引脚组件500、第二引脚组件600、第一框架板610和第二框架板620;其中第一引脚组件500与第一框架板610可一体成型;第二引脚组件600与第二框架板620可一体成型。
在一个示例中,如图1和2所示,第一支撑件包括散热基板100、第一框架板610和第二框架板620;第二支撑件包括电路基板200。散热基板100上设置有第一电路层,第一电路层包括第一安装区和第五安装区;第一框架板610的第一侧面和第二框架板620的第一侧面设置有第二安装区;第一框架板610的第二侧面和第二框架板620的第二侧面安装在第五安装区,第一框架板610和第二框架板620分别与第一电路层电性连接;电路基板200的第一侧面设置有第二电路层;电路基板200的与第一侧面相对的第二侧面设置有第四安装区。
其中,散热基板100可以是IMS散热基板100,电路基板200可以是PCB板。第一电路层划分有第一安装区和第五安装区,第一安装区用来安装设置功率元件300,第五安装区用来安装设置第一框架板610和第二框架板620。第一框架板610上和第二框架板620上设置有第二安装区,第二安装区用来安装设置连接件700。电路基板200的第二电路层上(即电路基板200的第一侧面)设置有第三安装区,电路基板200的第二侧面设置有第四安装区,第三安装区用来安装设置非功率元件400,第四安装区用来安装设置连接件700。连接件700与第四安装区电性连接,第四安装区与第三安装区电性连接;连接件700与第一框架板610、第二框架板620电性连接,第一框架板610、第二框架板620与第一安装区中的功率元件300电性连接,进而通过连接件700实现非功率元件400与功率元件300之间的连接。
示例性的,第一安装区设置有用于焊接IGBT、FRD(续流二极管)和MOSFET等功率元件300的焊盘,第五安装区设置有用于焊接第一框架板610和第二框架板620的焊盘。在第一安装区和第五安装区还分别设置有用来引线键合的键合线焊盘。IGBT、FRD(续流二极管)和MOSFET等功率元件300焊接在第一安装区的相应安装位上,IGBT的栅极和MOSFET的栅极分别采用第一线宽的键合线键合到第一安装区;IGBT的发射极、MOSFET的漏极和FRD的阳极分别采用第二线宽的键合线键合到第一安装区;第一线宽小于第二线宽。即IGBT、MOSFET的栅极键合区通过较细的铝键合线键合到散热基板100上对应栅极的键合线焊盘上。IGBT的E极、MOSFET的S极、FRD的阳极的键合区通过较粗的多根铝键合线键合到散热基板100的第一安装区对应的键合线焊盘上。
电路基板200的第一侧面(即上表面)的第二电路层上设置有第三安装区,第三安装区划分为元件焊接区、芯片焊接区、引线键合区,电路基板200的第二侧面(即下表面)设置有第四安装区,第三安装区包括引脚焊接区。HVIC为驱动HVIC芯片,HVIC可以是7通道、6通道、3通道、2通道、单通道,通过回流焊工艺或通过银胶工艺焊接或粘接到第三安装区的芯片焊接区,HVIC表面的引线键合区通过细铝线或铜线或金线或合金线键合到电路基板200的引线键合区上。电阻和电容等非功率元件400通过回流焊工艺焊接到上第三安装区的元件焊接区。
第一框架板610连接第一引脚组件500,第二框架板620连接第二引脚组件600。在第一框架板610和第二框架板620上设置有设置连接件700的第二安装区,连接件700通过焊接工艺焊接到第一框架板610和第二框架板620上;第一框架板610和第二框架板620通过回流焊工艺焊接到第一电路层的第五安装区上。电路基板200的第二侧面(下表面)的第四安装区通过回流焊焊接到连接件700上。通过连接件700实现电路基板200上的第二电路层和散热基板100上的第一电路层电性连接,使非功率元件400和功率元件300电性连接。以上所有的元件进行环氧塑封,且第一引脚组件500和第二引脚组件600的第二端分别从密封本体800露出,形成半导体电路。
需要说明的是,回流焊工艺为设计电路基板200或散热基板100时,焊盘开绿油窗,焊盘进行镀金或防氧化处理,同时根据焊盘位置设计锡膏印刷用的钢网。生产时,先在电路基板200上进行锡膏印刷,再进行元器件放置或结构件放置,再进入回流炉让锡膏回流和冷却固化,完成焊接。银胶粘接工艺为在电路基板200、散热基板100或引线框架上进行点胶,把芯片放置在胶上,然后把产品放在固化炉里高温烘烤一段时间,使银胶固化,完成粘接。环氧塑封工艺为预先设计好模具,把结构件放进模具中,模具进行预热处理,环氧树脂原料放在注塑机里,再把带注塑件的模具放进注塑机内,注塑机高温熔化环氧树脂,把熔化的环氧树脂通过压力注入模具内,保持一段时间高温让环氧树脂硬化(未完全固化)。再把硬化后的产品放进后固化烘箱内高温烘烤一段时间让环氧树脂完全固化,完成环氧塑封。
上述实施例中,通过在电路基板200上设置非功率元件400形成的逻辑电路,以及连接功率元件形成的功率电路的连接点;在散热基板100上设置功率电路以及连接逻辑电路的连接点;第一框架板610和第二框架板620设计连接逻辑电路和功率电路的连接点。通过对半导体电路进行分层设置,把功率部分和逻辑部分隔离开来,提高绝缘、抗干扰等能力;让出更多地方给功率元件300,使同等面积的半导体电路能放更大的功率元件300,整体来说都是能提高半导体电路的功率密度;通过充分利用半导体电路的立体空间,使得散热基板100或框架面积最小化,实现小型化半导体电路,降低半导体电路综合成本。
在一个示例中,如图3和4所示,第一支撑件包括散热基板100和第一框架板610;第二支撑件包括第一延伸板630和第二框架板620。散热基板100上设置有第一电路层,第一电路层包括第一安装区、第二安装区和第五安装区;第一框架板610的第二侧面安装在第五安装区,且第一框架板610与第一电路层电性连接;第二框架板620的第二侧面设置有第四安装区;第一延伸板630设于散热基板100上方,且第一延伸板630与第二框架板620电性连接;第一延伸板630上设置有第二电路层。
其中,散热基板100可以是DBC散热基板100,第一电路层划分有第一安装区、第二安装区和第五安装区,第一安装区用来安装设置功率元件300,第二安装区用来安装设置连接件700,第五安装区用来安装设置第一框架板610和第二框架板620。第一延伸板630上设置有第二电路层,第二电路层上设置有第三安装区,第二框架板620的第二侧面设置有第四安装区,第三安装区用来安装设置非功率元件400,第四安装区用来安装设置连接件700。连接件700与第四安装区电性连接,第四安装区与第三安装区电性连接;连接件700与第一电路层的第二安装区电性连接,进而通过连接件700实现第三安装区的非功率元件400与第一安装区的功率元件300之间的电性连接。
示例性的,第一安装区设置有用于焊接IGBT、FRD(续流二极管)和MOSFET等功率元件300的焊盘,第五安装区设置有用于焊接第一框架板610焊盘。在第一安装区和第五安装区还分别设置有用来引线键合的键合线焊盘。IGBT、FRD(续流二极管)和MOSFET等功率元件300焊接在第一安装区的相应安装位上,IGBT的栅极和MOSFET的栅极分别采用第一线宽的键合线键合到第一安装区;IGBT的发射极、MOSFET的漏极和FRD的阳极分别采用第二线宽的键合线键合到第一安装区;第一线宽小于第二线宽。即IGBT、MOSFET的栅极键合区通过较细的铝键合线键合到散热基板100上对应栅极的键合线焊盘上。IGBT的E极、MOSFET的S极、FRD的阳极的键合区通过较粗的多根铝键合线键合到散热基板100的第一安装区对应的键合线焊盘上。
第一延伸板630的上表面设置有第二电路层,第二电路层上设置有第三安装区,第三安装区划分为元件焊接区、芯片焊接区、引线键合区,第二框架板620的第二侧面(下表面)设置有第四安装区,第三安装区包括引脚焊接区。HVIC为驱动HVIC芯片,HVIC可以是7通道、6通道、3通道、2通道、单通道,通过回流焊工艺或通过银胶工艺焊接或粘接到第三安装区的芯片焊接区,HVIC表面的引线键合区通过细铝线或铜线或金线或合金线键合到电路基板200的引线键合区上。电阻和电容等非功率元件400通过回流焊工艺焊接到上第三安装区的元件焊接区。
第一框架板610连接第一引脚组件500,第二框架板620连接第二引脚组件600。在散热基板100的第一电路层上设置有安装连接件700的第二安装区,连接件700通过焊接工艺焊接到第二安装区上;第一框架板610通过回流焊工艺焊接到第一电路层的第五安装区上。第二框架板620的第二侧面(下表面)的第四安装区通过回流焊焊接到连接件700上。通过连接件700实现第一延伸板630上的第二电路层和散热基板100上的第一电路层电性连接,使非功率元件400和功率元件300电性连接。以上所有的元件进行环氧塑封,且第一引脚组件500和第二引脚组件600的第二端分别从密封本体800露出,形成半导体电路。
上述实施例中,通过在电路基板200上设置非功率元件400形成的逻辑电路,以及连接功率元件300形成的功率电路的连接点;在第一延伸板630上设置功率电路以及连接逻辑电路的连接点。通过对半导体电路进行分层设置,把功率部分和逻辑部分隔离开来,提高绝缘、抗干扰等能力;让出更多地方给功率元件300,使同等面积的半导体电路能放更大的功率元件300,整体来说都是能提高半导体电路的功率密度;通过充分利用半导体电路的立体空间,使得散热基板100或框架面积最小化,实现小型化半导体电路,降低半导体电路综合成本。
在一个示例中,如图5和6所示,第一支撑件包括散热基板100、第二延伸板640和第一框架板610;第二支撑件包括第一延伸板630和第二框架板620。散热基板100上设置有第二延伸板640;第二延伸板640上设置有第一电路层;第一电路层包括第一安装区和第二安装区;第一框架板610与第二延伸板640电性连接;第二框架板620的第二侧面设置有第四安装区;第一延伸板630设于第二延伸板640上方,且第一延伸板630与第二框架板620电性连接;第一延伸板630上设置有第二电路层。
其中,散热基板100可以是铜环氧树脂基板,第二延伸板640上设置有第一电路层,第一电路层划分有第一安装区和第二安装区,第一安装区用来安装设置功率元件300,第二安装区用来安装设置连接件700。第一延伸板630上设置有第二电路层,第二电路层上设置有第三安装区,第二框架板620的第二侧面设置有第四安装区,第三安装区用来安装设置非功率元件400,第四安装区用来安装设置连接件700。连接件700与第四安装区电性连接,第四安装区与第三安装区电性连接;连接件700与第一电路层的第二安装区电性连接,进而通过连接件700实现第三安装区的非功率元件400与第一安装区的功率元件300之间的电性连接。
示例性的,第一安装区设置有用于焊接IGBT、FRD(续流二极管)和MOSFET等功率元件300的焊盘。在第一安装区还设置有用来引线键合的键合线焊盘。IGBT、FRD(续流二极管)和MOSFET等功率元件300焊接在第一安装区的相应安装位上,IGBT的栅极和MOSFET的栅极分别采用第一线宽的键合线键合到第一安装区;IGBT的发射极、MOSFET的漏极和FRD的阳极分别采用第二线宽的键合线键合到第一安装区;第一线宽小于第二线宽。即IGBT、MOSFET的栅极键合区通过较细的铝键合线键合到散热基板100上对应栅极的键合线焊盘上。IGBT的E极、MOSFET的S极、FRD的阳极的键合区通过较粗的多根铝键合线键合到散热基板100的第一安装区对应的键合线焊盘上。
第一延伸板630的上表面设置有第二电路层,第二电路层上设置有第三安装区,第三安装区划分为元件焊接区、芯片焊接区、引线键合区,第二框架板620的第二侧面(下表面)设置有第四安装区,第三安装区包括引脚焊接区。HVIC为驱动HVIC芯片,HVIC可以是7通道、6通道、3通道、2通道、单通道,通过回流焊工艺或通过银胶工艺焊接或粘接到第三安装区的芯片焊接区,HVIC表面的引线键合区通过细铝线或铜线或金线或合金线键合到电路基板200的引线键合区上。电阻和电容等非功率元件400通过回流焊工艺焊接到上第三安装区的元件焊接区。
第一框架板610连接第一引脚组件500,第二框架板620连接第二引脚组件600。在第二延伸板640上设置有安装连接件700的第二安装区,连接件700的第一端面通过焊接工艺焊接到第二安装区上,连接件700的第二端面通过回流焊工艺焊接到第四安装区。第二框架板620的第二侧面(下表面)的第四安装区通过回流焊焊接到连接件700上。通过连接件700实现第一延伸板630上的第二电路层和第二延伸板640上的第一电路层电性连接,使非功率元件400和功率元件300电性连接。以上所有的元件进行环氧塑封,且第一引脚组件500和第二引脚组件600的第二端分别从密封本体800露出,形成半导体电路。
上述实施例中,通过在第二延伸板640上设置非功率元件400形成的逻辑电路,以及连接功率元件300形成的功率电路的连接点;在第一延伸板630上设置功率电路以及连接逻辑电路的连接点。通过对半导体电路进行分层设置,把功率部分和逻辑部分隔离开来,提高绝缘、抗干扰等能力;让出更多地方给功率元件300,使同等面积的半导体电路能放更大的功率元件300,整体来说都是能提高半导体电路的功率密度;通过充分利用半导体电路的立体空间,使得散热基板100或框架面积最小化,实现小型化半导体电路,降低半导体电路综合成本。
在一个示例中,第一引脚组件500、第一框架板610和第二延伸板640为一体成型结构;第二引脚组件600、第二框架板620和第一延伸板630为一体成型结构。
在一个实施例中,如图7所示,本发明还公开一种根据上述的半导体电路的制备方法,该制备方法包括以下步骤:
步骤S100、提供第一支撑件和第二支撑件。
步骤S200、在第一支撑件上制备第一电路层;在第一电路层设置上第一安装区和第二安装区;在第一安装区上安装功率元件;在第二安装区上设置连接件,将连接件的第一端面安装在第二安装区,以使连接件与第一电路层电性连接。
步骤S300、在连接件上设置第二支撑件;在第二支撑件的第一侧面制备第二电路层,在第二电路层设置第三安装区,在第三安装区上安装非功率元件;在第二支撑件的与第一侧面相对的第二侧面设置有第四安装区,将连接件的与第一端面相对的第二端面安装在第四安装区,以使连接件与第二电路层电性连接。
步骤S400、将第一引脚组件配设在第一电路层,且第一引脚组件的第一端通过金属线与第一电路层连接;将第二引脚组件配设在第一电路层或第二电路层,且第二引脚组件的第一端通过金属线与第一电路层或第二电路层连接。
步骤S500、对设置有第一电路层的第一支撑件,连接件,以及设置有第二电路层的第二支撑件通过封装模具进行注塑以形成密封本体,且将第一引脚组件和第二引脚组件的第二端分别从密封本体的第一侧面引出以形成半导体电路。
具体而言,半导体电路具体的制备过程为:根据需要的电路布局设计大小合适的第一支撑件和第二支撑件;第一支撑件散热基板,散热基板可以是IMS散热基板、DBC散热基板或铜环氧树脂基板。第二支撑件可以是电路基板(如PCB板)或引线框架的第一延伸板。在第一支撑件上制备绝缘层,接着在绝缘层的表面压合铜箔,然后通过将铜箔进行蚀刻,局部的取出铜箔,以形成电路布线层;在第一电路层预留的第一安装区的元件安装位通过刷锡膏或点银胶分别将IGBT、FRD和MOSFET等功率元件通过银胶或焊锡粘接到元器件安装位上,在第一电路层预留的第二安装区设置连接件;通过机械手或人工将相应的引脚放置到第一电路层对应的安装位并通过载具进行固定;然后将整个半成品包括载具一起过回流炉将第一支撑件上的所有的元件焊接到对应安装位上。
在连接件上通过焊接工艺焊接第二支撑件,在第二支撑件上制备第二电路层,在第二电路层预留的第三安装区的元件安装位采用绝缘环氧树脂,把HVIC粘接在第三安装区的元件安装位。通过自动贴片SMT设备将阻、容件贴装到第三安装区相应的元件安装位上,通过机械手或人工将相应引脚放置到对应的安装位并通过载具进行固定;然后将整个立体结构的半成品包括载具一起过回流炉将所有的元件焊接到对应安装位上,通过视觉检查AOI设备对元件焊接质量进行检测,通过喷淋、超声等清洗方式,清除残留在第一支撑件或第二支撑件上的助焊剂和铝屑等异物。通过键合线,把HVIC的其它键合焊盘与第一支撑件、第二支撑件键合连接;采用键合线把IGBT、FRD和MOSFET等功率元件的键合焊盘与第一支撑件键合连接。
所有的引脚(如第一引脚组件和第二引脚组件)由金属基材如铜基材制成,如制成长度C为25mm,宽度K为1.5mm,厚度H为1mm的长条状,为便于装配,在其中一端可压制整形出一定的弧度,然后通过化学镀的方法在引脚表面形成镍层:通过镍盐和次亚磷酸钠混合溶液,并添加了适当的络合剂,在已形成特定形状的铜材表面形成镍层,在金属镍具有很强的钝化能力,能迅速生成一层极薄的钝化膜,能抵抗大气、碱和某些酸的腐蚀。镀镍结晶极细小,镍层厚度一般为0.1μm;接着通过酸性硫酸盐工艺,在室温下将已形成形状和镍层的铜材浸在带有正锡离子的镀液中通电,在镍层表面形成镍锡合金层,镍层厚度一般控制在5μm,镍层的形成极大提高了保护性和可焊性。以此完成引脚的制备。然后将各引脚的第一端通过回流焊,锡膏或银浆固化制备在第一支撑件和/或第二支撑件上。
采用预设设计好的塑封模具,在制备过程中,可通过环氧树脂注塑工艺,采用塑封模具,通过塑封料将设置有第一电路层的第一支撑件,连接件,以及设置有第二电路层的第二支撑件塑封在塑封模具内;最后进行脱模,在脱模后,塑封料形成密封本体,且使得设置有第一电路层的第一支撑件,连接件,以及设置有第二电路层的第二支撑件塑封在密封本体内,仅露出引脚。
最后,经过打标,PMC后固化,切筋成型等工序后形成封装半成品;通过电参数测试机对产品进行电性能测试,进而形成半导体电路。
上述的实施例中,基于本申请的半导体电路的制备,能实现小型化半导体电路,降低半导体电路的综合成本;把功率部分和逻辑部分隔离开来,提高绝缘、抗干扰等能力;让出更多地方给功率元件,使同等面积的半导体电路能放更大的功率元件,提高了半导体电路的功率密度。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种半导体电路,其特征在于,包括:
第一支撑件,所述第一支撑件上设置有第一电路层,所述第一电路层上设置有第一安装区和第二安装区;所述第一安装区用于安装功率元件;
连接件,所述连接件的第一端面安装在所述第二安装区,且所述连接件与所述第一电路层电性连接;
第二支撑件,所述第二支撑件的第一侧面设置有第二电路层,所述第二电路层包括第三安装区;所述第二支撑件的与第一侧面相对的第二侧面设置有第四安装区,所述连接件的与第一端面相对的第二端面安装在所述第四安装区,且所述连接件与所述第二电路层电性连接;所述第三安装区用于安装非功率元件;
多个引脚,多个所述引脚划分为第一引脚组件和第二引脚组件;所述第一引脚组件的第一端与所述第一电路层电性连接;所述第二引脚组件的第二端与所述第二电路层或所述第一电路层电性连接;
密封本体,所述密封本体至少包裹设置所述第一电路层的第一支撑件的一表面、所述连接件、设置所述第二电路层的第二支撑件,所述第一引脚组件的第二端和所述第二引脚组件的第二端分别从所述密封本体露出。
2.根据权利要求1所述的半导体电路,其特征在于,所述功率元件包括IGBT、FRD和MOSFET;所述非功率元件包括驱动芯片、电阻和电容。
3.根据权利要求2所述的半导体电路,其特征在于,所述半导体电路还包括引线框架;所述引脚框架包括所述第一引脚组件、所述第二引脚组件、第一框架板和第二框架板;所述第一框架板的第一侧面与所述第一引脚组件的第一端电性连接,所述第二框架板的第一侧面与所述第二引脚组件的第一端电性连接。
4.根据权利要求3所述的半导体电路,其特征在于,所述第一支撑件包括散热基板、所述第一框架板和所述第二框架板;所述第二支撑件包括电路基板;
所述散热基板上设置有所述第一电路层,所述第一电路层包括所述第一安装区和第五安装区;所述第一框架板的第一侧面和所述第二框架板的第一侧面设置有所述第二安装区;所述第一框架板的第二侧面和所述第二框架板的第二侧面安装在所述第五安装区,所述第一框架板和所述第二框架板分别与所述第一电路层电性连接;
所述电路基板的第一侧面设置有所述第二电路层;所述电路基板的与第一侧面相对的第二侧面设置有所述第四安装区。
5.根据权利要求3所述的半导体电路,其特征在于,所述第一支撑件包括散热基板和所述第一框架板;所述第二支撑件包括第一延伸板和所述第二框架板;
所述散热基板上设置有所述第一电路层,所述第一电路层包括所述第一安装区、所述第二安装区和第五安装区;所述第一框架板的第二侧面安装在所述第五安装区,且所述第一框架板与所述第一电路层电性连接;
所述第二框架板的第二侧面设置有所述第四安装区;所述第一延伸板设于所述散热基板上方,且所述第一延伸板与所述第二框架板电性连接;所述第一延伸板上设置有所述第二电路层。
6.根据权利要求3所述的半导体电路,其特征在于,所述第一支撑件包括散热基板、第二延伸板和所述第一框架板;所述第二支撑件包括第一延伸板和所述第二框架板;
所述散热基板上设置有所述第二延伸板;所述第二延伸板上设置有所述第一电路层;所述第一电路层包括所述第一安装区和所述第二安装区;所述第一框架板与所述第二延伸板电性连接;
所述第二框架板的第二侧面设置有所述第四安装区;所述第一延伸板设于所述第二延伸板上方,且所述第一延伸板与所述第二框架板电性连接;所述第一延伸板上设置有所述第二电路层。
7.根据权利要求4-6任意一项所述的半导体电路,其特征在于,所述散热基板为IMS散热基板、DBC散热基板或铜环氧树脂基板。
8.根据权利要求7所述的半导体电路,其特征在于,所述IGBT的栅极和所述MOSFET的栅极分别采用第一线宽的键合线键合到所述第一安装区;所述IGBT的发射极、所述MOSFET的漏极和所述FRD的阳极分别采用第二线宽的键合线键合到所述第一安装区;所述第一线宽小于所述第二线宽。
9.根据权利要求8所述的半导体电路,其特征在于,所述第一引脚组件、所述第一框架板和所述第二延伸板为一体成型结构;所述第二引脚组件、所述第二框架板和所述第一延伸板为一体成型结构。
10.一种根据权利要求9所述的半导体电路的制备方法,其特征在于,包括以下步骤:
提供第一支撑件和第二支撑件;
在所述第一支撑件上制备第一电路层;在所述第一电路层上设置第一安装区和第二安装区;在所述第一安装区上安装功率元件;在第二安装区上设置连接件,将所述连接件的第一端面安装在所述第二安装区,以使所述连接件与所述第一电路层电性连接;
在所述连接件上设置所述第二支撑件;在所述第二支撑件的第一侧面制备第二电路层,在所述第二电路层设置第三安装区,在所述第三安装区上安装非功率元件;在所述第二支撑件的与第一侧面相对的第二侧面设置有第四安装区,将所述连接件的与第一端面相对的第二端面安装在所述第四安装区,以使所述连接件与所述第二电路层电性连接;
将第一引脚组件配设在所述第一电路层,且所述第一引脚组件的第一端通过金属线与所述第一电路层连接;将第二引脚组件配设在所述第一电路层或所述第二电路层,且所述第二引脚组件的第一端通过金属线与所述第一电路层或所述第二电路层连接;
对设置有所述第一电路层的所述第一支撑件,所述连接件,以及设置有所述第二电路层的第二支撑件通过封装模具进行注塑以形成密封本体,且将所述第一引脚组件和所述第二引脚组件的第二端分别从所述密封本体的第一侧面引出以形成所述半导体电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111275716.9A CN114038806A (zh) | 2021-10-29 | 2021-10-29 | 半导体电路及半导体电路的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111275716.9A CN114038806A (zh) | 2021-10-29 | 2021-10-29 | 半导体电路及半导体电路的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114038806A true CN114038806A (zh) | 2022-02-11 |
Family
ID=80142590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111275716.9A Pending CN114038806A (zh) | 2021-10-29 | 2021-10-29 | 半导体电路及半导体电路的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114038806A (zh) |
-
2021
- 2021-10-29 CN CN202111275716.9A patent/CN114038806A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018018847A1 (zh) | 一种智能功率模块及其制造方法 | |
CN113113401A (zh) | 半导体电路和半导体电路的制造方法 | |
CN113823609A (zh) | 半导体电路、控制板和半导体电路的温度控制方法 | |
CN113314515A (zh) | 半导体电路和半导体电路的制备方法 | |
CN113130471A (zh) | 驱动芯片、半导体电路及其制备方法 | |
CN216413057U (zh) | 半导体电路 | |
CN216563126U (zh) | 半导体电路 | |
CN114038806A (zh) | 半导体电路及半导体电路的制备方法 | |
CN113496965A (zh) | 半导体电路和半导体电路的制备方法 | |
CN113113400A (zh) | 半导体电路和半导体电路的制造方法 | |
CN114038812A (zh) | 半导体电路和半导体电路的制造方法 | |
CN114038811A (zh) | 半导体电路和半导体电路的制造方法 | |
CN113161338A (zh) | 智能功率模块和智能功率模块的制备方法 | |
CN216161733U (zh) | 半导体电路 | |
CN217086569U (zh) | 具有整流电路的半导体电路 | |
CN216413050U (zh) | 半导体电路 | |
CN214848625U (zh) | 半导体电路 | |
CN216162925U (zh) | 半导体电路 | |
CN214848624U (zh) | 半导体电路 | |
CN216213385U (zh) | 半导体电路 | |
CN113823620A (zh) | 半导体电路和半导体电路的制备方法 | |
CN114188292A (zh) | 半导体电路和半导体电路的制造方法 | |
CN216213382U (zh) | 半导体电路 | |
CN216213383U (zh) | 半导体电路 | |
CN216413052U (zh) | 半导体电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |