JPS6020544A - 半導体装置実装体 - Google Patents
半導体装置実装体Info
- Publication number
- JPS6020544A JPS6020544A JP12837583A JP12837583A JPS6020544A JP S6020544 A JPS6020544 A JP S6020544A JP 12837583 A JP12837583 A JP 12837583A JP 12837583 A JP12837583 A JP 12837583A JP S6020544 A JPS6020544 A JP S6020544A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- projecting part
- wiring board
- wiring substrate
- recess part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、チップキャリヤ形の半導体パノクージとこれ
を装着する配線基板との構造に関するものである。
を装着する配線基板との構造に関するものである。
従来例の構成とその問題点
チップキャリヤ形の半導体パッケージは、第１図の断面
図で示されるように、セラミック基台１を主体とする容
器内に半導体チップ２をグイボンディングし、同テップ
２上の電極バットを前記セラ）ツク基台１０周辺に配設
された外部電極と、それぞれ、金属細φ３によって接続
（ワイヤボンディング）し、セラミックまだはガラスの
蓋部４で封止を行ない、その外部電極と配線基板６上の
配線パターンとをはんだ６で接続して実装される。
図で示されるように、セラミック基台１を主体とする容
器内に半導体チップ２をグイボンディングし、同テップ
２上の電極バットを前記セラ）ツク基台１０周辺に配設
された外部電極と、それぞれ、金属細φ３によって接続
（ワイヤボンディング）し、セラミックまだはガラスの
蓋部４で封止を行ない、その外部電極と配線基板６上の
配線パターンとをはんだ６で接続して実装される。
この実装体を形成する際、配線基板５上の配線パターン
部分には、はんだ材が予め、印刷塗布されており、この
上に、前記のテップキャリヤを位置合せして載置し、加
熱炉を通して、はんだの溶着を行なう方式が一般的であ
る。しかし、このはんだ溶着の工程では、配線基板上で
のテップキャリヤの位置ずれが起こり易く、安定な実装
体をイＩＩるのに不都合が多い。
部分には、はんだ材が予め、印刷塗布されており、この
上に、前記のテップキャリヤを位置合せして載置し、加
熱炉を通して、はんだの溶着を行なう方式が一般的であ
る。しかし、このはんだ溶着の工程では、配線基板上で
のテップキャリヤの位置ずれが起こり易く、安定な実装
体をイＩＩるのに不都合が多い。
発明の目的
本発明は、上詠の従来例にみられる問題点を解消するも
のであり、テッグキャリャ形半導体パッケージと配線基
板との正確な位置合せを行なうとともに、安定、確実な
配線接続がなされた実装体を得るだめのものである。
のであり、テッグキャリャ形半導体パッケージと配線基
板との正確な位置合せを行なうとともに、安定、確実な
配線接続がなされた実装体を得るだめのものである。
発明の構成
本発明は、要約するに、チップキャリヤパッケージの配
線基板側の面に凸部もしくは凹部を有し、これと接する
配線基板面に前記凸部もしくは凹部を嵌める凹部もしく
は凸部をそなえだ半導体装置実装体であり、これにより
、テップキャリヤの配線基板上への位置合せ、ならびに
その位置での配線パターンとのはんだ接続が確実、容易
に行なわれる。
線基板側の面に凸部もしくは凹部を有し、これと接する
配線基板面に前記凸部もしくは凹部を嵌める凹部もしく
は凸部をそなえだ半導体装置実装体であり、これにより
、テップキャリヤの配線基板上への位置合せ、ならびに
その位置での配線パターンとのはんだ接続が確実、容易
に行なわれる。
実施例の説明
第２図は本発明実施例の断面図である。すなわち、この
実施例構体は、セラミック基台１の裏面に凸部１１を有
し、この凸部１１が、配線基板５の面に設けられた凹所
１２に嵌まり、これにより両者間の相互位置を確実に合
わせたものである。
実施例構体は、セラミック基台１の裏面に凸部１１を有
し、この凸部１１が、配線基板５の面に設けられた凹所
１２に嵌まり、これにより両者間の相互位置を確実に合
わせたものである。
このとき、テンプキャリヤのセラミック基台１の凸部１
１の高さｈよりも、配線基板５の凹部１２の深さｄを少
し浅くすることにより、実装完成時のはんだ層６の厚み
を適度に設定し、確実な接着が可能である。壕だ、テッ
プキャリヤ側の凸部１１と配線基板側の凹部１２とが嵌
合して十分に接触するので、チップキャリヤ側の発熱を
配線基板、たとえば、マザーボードと呼ばれる基板体に
効率よく伝達し、熱放散もよくなる。
１の高さｈよりも、配線基板５の凹部１２の深さｄを少
し浅くすることにより、実装完成時のはんだ層６の厚み
を適度に設定し、確実な接着が可能である。壕だ、テッ
プキャリヤ側の凸部１１と配線基板側の凹部１２とが嵌
合して十分に接触するので、チップキャリヤ側の発熱を
配線基板、たとえば、マザーボードと呼ばれる基板体に
効率よく伝達し、熱放散もよくなる。
寸だ、テップギヤリヤ側の凸部１１ならびに配線基板側
の四部１２の形状は、なるべく、四角形ないしは有限多
角形で、位置合せ後に、振動などの影響でその位置の移
動が起きにくい形状にすることが好捷しい。
の四部１２の形状は、なるべく、四角形ないしは有限多
角形で、位置合せ後に、振動などの影響でその位置の移
動が起きにくい形状にすることが好捷しい。
さらに、凸部ならびに凹部の側面は、適当な角度にテー
バを設けることにより、テップキャリヤを配線基板上に
組み込む際の作業性がよく、確実な組みイリけが可能で
ある。
バを設けることにより、テップキャリヤを配線基板上に
組み込む際の作業性がよく、確実な組みイリけが可能で
ある。
なお、チップキャリヤの凸部ならびに配線基板面の凹部
は、それぞれ、形態の逆になった凹凸関係をもつもので
あってもよい。
は、それぞれ、形態の逆になった凹凸関係をもつもので
あってもよい。
発明の効果
本発明によれば、テップキャリヤの裏面に凸部もしくは
四部を有し、一方、これを組み込む配線基板面にも、こ
れを嵌める凹部もしくは凸部をそなえているから、チッ
プキャリヤの配線基板への取り付けが容易である。捷だ
、その凸部もしくは凹部の形状を適宜に設定することに
より、はんだ材による配線パターンへの電極接続が確実
、安定に達成されることも大きな効果である。さらに、
本発明によれば、テンプキャリヤと配線基板とを嵌め合
いによって密接し得るので、チップキャリヤ側の半導体
テップからの放熱を効率よく行なうことができる。
四部を有し、一方、これを組み込む配線基板面にも、こ
れを嵌める凹部もしくは凸部をそなえているから、チッ
プキャリヤの配線基板への取り付けが容易である。捷だ
、その凸部もしくは凹部の形状を適宜に設定することに
より、はんだ材による配線パターンへの電極接続が確実
、安定に達成されることも大きな効果である。さらに、
本発明によれば、テンプキャリヤと配線基板とを嵌め合
いによって密接し得るので、チップキャリヤ側の半導体
テップからの放熱を効率よく行なうことができる。
第１図は従来例の断面図、第２図は本発明実施例の断面
図である。 １・・・・・セラミック基台、２・・・・・半導体チッ
プ、３・・・・・金属細線、４・・ ・蓋、６・・・・
・配線基板、６・・・・・はんだ、１１・・・・・・セ
ラミック基台の裏面凸部、１２・・・・・・配線基板上
の凹部。
図である。 １・・・・・セラミック基台、２・・・・・半導体チッ
プ、３・・・・・金属細線、４・・ ・蓋、６・・・・
・配線基板、６・・・・・はんだ、１１・・・・・・セ
ラミック基台の裏面凸部、１２・・・・・・配線基板上
の凹部。
Claims (2)
- （１）チップキャリヤパッケージの配線基板側の面に凸
部もしくは凹部を有し、これと接する配線基板面に前記
凸部もしくは凹部を嵌める凹部もしくは凸部をそなえだ
半導体装置実装体。 - （２）互いに嵌合する凸部もしくは四部が、それぞれ、
テーバ状でなる特許請求の範囲第１項に記載の半導体装
置実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12837583A JPS6020544A (ja) | 1983-07-13 | 1983-07-13 | 半導体装置実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12837583A JPS6020544A (ja) | 1983-07-13 | 1983-07-13 | 半導体装置実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020544A true JPS6020544A (ja) | 1985-02-01 |
Family
ID=14983264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12837583A Pending JPS6020544A (ja) | 1983-07-13 | 1983-07-13 | 半導体装置実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020544A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2624294A4 (en) * | 2011-10-12 | 2015-06-17 | Ngk Insulators Ltd | PRINTED CIRCUIT BOARD FOR HIGH CAPACITY MODULE PERIPHERAL CIRCUIT AND HIGH CAPACITY MODULE CONTAINING PERIPHERAL CIRCUIT USING THE CIRCUIT BOARD |
-
1983
- 1983-07-13 JP JP12837583A patent/JPS6020544A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2624294A4 (en) * | 2011-10-12 | 2015-06-17 | Ngk Insulators Ltd | PRINTED CIRCUIT BOARD FOR HIGH CAPACITY MODULE PERIPHERAL CIRCUIT AND HIGH CAPACITY MODULE CONTAINING PERIPHERAL CIRCUIT USING THE CIRCUIT BOARD |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6020544A (ja) | 半導体装置実装体 | |
| JP2523512Y2 (ja) | フラットパッケ−ジ型ｉｃ | |
| JPH10321651A (ja) | 半導体装置 | |
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JP2822496B2 (ja) | プリント配線板へのリードピンの半田付け方法 | |
| JPS59224147A (ja) | 半導体装置 | |
| JP2703999B2 (ja) | 半導体製造装置 | |
| JPH04355955A (ja) | ピングリッドアレイ用リードピン | |
| JP2929934B2 (ja) | リードの熱圧着ヘッド | |
| JPS6249636A (ja) | フリツプチツプ搭載用基板 | |
| JPH04146636A (ja) | フィルムキャリヤテープのインナーリードボンディング方法 | |
| JPH03270060A (ja) | ピングリッドアレイ・パッケージ | |
| JPH0543476Y2 (ja) | ||
| JPH0397296A (ja) | 表面実装型パッケージ | |
| JPS61152046A (ja) | 半導体装置 | |
| JPS6262533A (ja) | 半導体素子の高密度実装方法 | |
| JPH0483370A (ja) | 半導体装置およびその製造方法 | |
| JPS61181151A (ja) | 半導体装置パツケ−ジ用セラミツク基体 | |
| JPH0617234U (ja) | 配線基板装置 | |
| JPS61225824A (ja) | Ｉｃ実装 | |
| JPH04199663A (ja) | パッドグリッドアレイパッケージ | |
| JPH0120558B2 (ja) | ||
| JPH04221846A (ja) | 半導体パッケージ用端子ピン | |
| JPH0498857A (ja) | 半導体装置用パッケージ | |
| JPS5924555B2 (ja) | ヒカリケツゴウハンドウタイソウチノジツソウホウホウ |