JPS6249636A - フリツプチツプ搭載用基板 - Google Patents
フリツプチツプ搭載用基板Info
- Publication number
- JPS6249636A JPS6249636A JP18845785A JP18845785A JPS6249636A JP S6249636 A JPS6249636 A JP S6249636A JP 18845785 A JP18845785 A JP 18845785A JP 18845785 A JP18845785 A JP 18845785A JP S6249636 A JPS6249636 A JP S6249636A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- bump
- land
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体素子を搭載する印刷配線板に係り、特
に、フェイスダウンボンディングによって接続を行う半
導体素子（以下、フリップチップという）を装着するた
めの位置決め手段を有するフリップチップ搭載用基板に
関するものである。
に、フェイスダウンボンディングによって接続を行う半
導体素子（以下、フリップチップという）を装着するた
めの位置決め手段を有するフリップチップ搭載用基板に
関するものである。
（従来の技術）
従来、半導体素子の実装方法の一つとして、ワイヤを用
いずに半導体素子を半田接合により印刷配線板の電極に
直接接合するフェイスダウンボンディング方法が採用さ
れている。
いずに半導体素子を半田接合により印刷配線板の電極に
直接接合するフェイスダウンボンディング方法が採用さ
れている。
この方法はフリップチップの電極に設けられた半田バン
プとこのバンプの配置に対応して印￥り配線板側に設け
られた外部電極接続端子（以下、パッドという）を対向
させ、重ね合わせて、所要の温度を加えて接合するよう
にしている。この方法においては、重ね合わせた時のバ
ンプとパッドとの位置ずれは、例えば、第３図に示され
るように、フリップチップ３を基板１のパッド２に半田
付けする場合、予めフリップチップ３に半田バンプ４を
形成して置く、一方、基板ｌのパッド２上にはフラック
ス５を塗布して置き、このフラックス５の粘着力で仮固
定し、これを加熱して半田バンプ４を溶融する。この場
合板固定の段階でフリップチップ３とパッド２とのずれ
があっても、溶融した半田４′の表面張力によって所定
の位置に位置決めできるようになっている。なお、この
種の技術としては、例えば、ｒ大津 直、「電子材料の
はんだ付技術Ｊ 、 １９８３年９月５日１株式会社、
工業調査会、 Ｐ２３３〜Ｐ２３４Ｊに記載されてい
る。
プとこのバンプの配置に対応して印￥り配線板側に設け
られた外部電極接続端子（以下、パッドという）を対向
させ、重ね合わせて、所要の温度を加えて接合するよう
にしている。この方法においては、重ね合わせた時のバ
ンプとパッドとの位置ずれは、例えば、第３図に示され
るように、フリップチップ３を基板１のパッド２に半田
付けする場合、予めフリップチップ３に半田バンプ４を
形成して置く、一方、基板ｌのパッド２上にはフラック
ス５を塗布して置き、このフラックス５の粘着力で仮固
定し、これを加熱して半田バンプ４を溶融する。この場
合板固定の段階でフリップチップ３とパッド２とのずれ
があっても、溶融した半田４′の表面張力によって所定
の位置に位置決めできるようになっている。なお、この
種の技術としては、例えば、ｒ大津 直、「電子材料の
はんだ付技術Ｊ 、 １９８３年９月５日１株式会社、
工業調査会、 Ｐ２３３〜Ｐ２３４Ｊに記載されてい
る。
（発明が解決しようとする問題点）
しかしながら、上記従来技術におけるバンプとバンドの
位置決め方法によれば、精度の良いバンプ接合を再現性
よく行うには、位置ずれの範囲はバンプの先端がパッド
上にあることが必要である。
位置決め方法によれば、精度の良いバンプ接合を再現性
よく行うには、位置ずれの範囲はバンプの先端がパッド
上にあることが必要である。
しかし、往々にしてフリップチップの装着時の押圧によ
り、横方向にスリップし、バンプがパッドから外れるこ
とがあり、そのため未接合となり、表面張力による位置
修正が不可能になったり、或いは不十分となり、接続不
良や特性不良となるといった問題があった。
り、横方向にスリップし、バンプがパッドから外れるこ
とがあり、そのため未接合となり、表面張力による位置
修正が不可能になったり、或いは不十分となり、接続不
良や特性不良となるといった問題があった。
本発明は、上記問題点を除去し、再現性が良く、しかも
精度の良いバンブ接合を行うことができるフリップチッ
プ搭載用基板を提供することを目的とする。
精度の良いバンブ接合を行うことができるフリップチッ
プ搭載用基板を提供することを目的とする。
（問題点を解決するための手段）
本発明は、上記問題点を解決するために、フリップチッ
プのバンプに対向した印刷配′ｉｌＡ板のバンドの中央
に窪みを設けて、フリップチップを装着した時にバンプ
の先端が前記窪みに落ち込み嵌り合うようにしたもので
ある。
プのバンプに対向した印刷配′ｉｌＡ板のバンドの中央
に窪みを設けて、フリップチップを装着した時にバンプ
の先端が前記窪みに落ち込み嵌り合うようにしたもので
ある。
（作用）
本発明によれば、フリップチップのバンプは印刷配線板
のバンドの中央に設けられた窪みに落ち込み嵌り合うこ
とにより、フリップチップのスリップを防止し、フリッ
プチップを確実に位置決めすることができる。
のバンドの中央に設けられた窪みに落ち込み嵌り合うこ
とにより、フリップチップのスリップを防止し、フリッ
プチップを確実に位置決めすることができる。
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。
に説明する。
第１図は本発明に係るフリップチップ搭載用基板の要部
斜視図、第２図はフリップチップの位置決め状態説明図
である。
斜視図、第２図はフリップチップの位置決め状態説明図
である。
図中、１１は基板、１２はランド、１３はランドの中央
に設けられる窪み、１４はフリップチップ、１５は半田
バンプである。
に設けられる窪み、１４はフリップチップ、１５は半田
バンプである。
図に示されるように、基板１１上に印刷配線が行なわれ
、そのランド１２の中央には窪み１３が設けられる。一
方、フリップチップ１４には半田バンプ１５が設けられ
る。
、そのランド１２の中央には窪み１３が設けられる。一
方、フリップチップ１４には半田バンプ１５が設けられ
る。
そこで、ランド１２にフリップチップ１４を接合する際
には、まず、第２図に示されるように、フリ７プチツプ
の半田バンプ１５をランド１２の窪み１３に落とし込ん
で係合した後、半田を溶融して接続を完了する。
には、まず、第２図に示されるように、フリ７プチツプ
の半田バンプ１５をランド１２の窪み１３に落とし込ん
で係合した後、半田を溶融して接続を完了する。
このように構成することにより、例えば、押圧力１６が
加えられても、半田バンプ１５とランド１２間の横ずれ
を防止することができる。
加えられても、半田バンプ１５とランド１２間の横ずれ
を防止することができる。
従って、精度の良い確実なフリップチップの装着を容易
に行うことができる。
に行うことができる。
第４図は本発明の他の実施例を示すフリップチップの位
置決め状態説明図である。
置決め状態説明図である。
この実施例においては、基板上のランドの全てに窪みを
設けるのではなく、その要所にのみ窪みを設けるように
したものである。即ち、図に示されるように、−置端の
ランドに窪み１３′を設けるようにする。この場合のフ
リップチップのバンプは窪み１３′には両端のパン１１
５′が嵌り合い係合する。そして、この両端のパン１１
５′は他のバンプ１５“よりは寸法を大きくし、このバ
ンプ１５′によってすべりを防止し、位置決めを行うよ
うに構成されている。
設けるのではなく、その要所にのみ窪みを設けるように
したものである。即ち、図に示されるように、−置端の
ランドに窪み１３′を設けるようにする。この場合のフ
リップチップのバンプは窪み１３′には両端のパン１１
５′が嵌り合い係合する。そして、この両端のパン１１
５′は他のバンプ１５“よりは寸法を大きくし、このバ
ンプ１５′によってすべりを防止し、位置決めを行うよ
うに構成されている。
この場合、嵌め合い係合する部分はフリップチップ上に
おいて、なるべく間隔をおいて設けた方が嵌め合い時の
ガタによる角度ずれを少なくすることができる。しかし
、嵌め合い箇所数や位置は任意に選定することができる
。
おいて、なるべく間隔をおいて設けた方が嵌め合い時の
ガタによる角度ずれを少なくすることができる。しかし
、嵌め合い箇所数や位置は任意に選定することができる
。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果）
以上、詳細に説明したように本発明によれば、基板上に
設けられるランドにフリップチップのバンプを接続する
フリップチップ搭載用基板において、前記ランドに前記
バンプと嵌り合う窪みを設けるようにしたので、 （１）再現性の良い、しかも精度の高いバンブ接合を容
易に行うことができる。
設けられるランドにフリップチップのバンプを接続する
フリップチップ搭載用基板において、前記ランドに前記
バンプと嵌り合う窪みを設けるようにしたので、 （１）再現性の良い、しかも精度の高いバンブ接合を容
易に行うことができる。
（２）構成は簡単であり、製造工程の簡素化を図ること
ができる。
ができる。
このように、本発明は簡単な構成にもかかわらず、それ
によりてもたらされる効果は著大である。
によりてもたらされる効果は著大である。
第１図は本発明に係るフリ７プチツプ搭載用基板の要部
斜視図、第２図は同フリンプチンブの位置決め状態説明
図、第３図は従来のフリップチップの位置決め説明図、
第４図は本発明の他の実施例を示すフリップチップの位
置決め状態説明図である。 １１・・・基板、１２・・・ランド、１３・・・窪み、
１４・・・フリップチップ、１５・・・半田バンプ。
斜視図、第２図は同フリンプチンブの位置決め状態説明
図、第３図は従来のフリップチップの位置決め説明図、
第４図は本発明の他の実施例を示すフリップチップの位
置決め状態説明図である。 １１・・・基板、１２・・・ランド、１３・・・窪み、
１４・・・フリップチップ、１５・・・半田バンプ。
Claims (1)
- 基板上に設けられるランドにフリップチップのバンプを
接続するフリップチップ搭載用基板において、前記ラン
ドに前記バンプと嵌り合う窪みを設けるようにしたこと
を特徴とするフリップチップ搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18845785A JPS6249636A (ja) | 1985-08-29 | 1985-08-29 | フリツプチツプ搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18845785A JPS6249636A (ja) | 1985-08-29 | 1985-08-29 | フリツプチツプ搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6249636A true JPS6249636A (ja) | 1987-03-04 |
Family
ID=16224038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18845785A Pending JPS6249636A (ja) | 1985-08-29 | 1985-08-29 | フリツプチツプ搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521523A (ja) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Works Ltd | 半導体装置実装用基板 |
| WO2002069385A2 (de) * | 2001-02-27 | 2002-09-06 | Infineon Technologies Ag | Anordnung mit einem eine integrierte schaltung aufweisenden chip und einem träger beziehungsweise ein trägerelement |
-
1985
- 1985-08-29 JP JP18845785A patent/JPS6249636A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521523A (ja) * | 1991-07-17 | 1993-01-29 | Matsushita Electric Works Ltd | 半導体装置実装用基板 |
| WO2002069385A2 (de) * | 2001-02-27 | 2002-09-06 | Infineon Technologies Ag | Anordnung mit einem eine integrierte schaltung aufweisenden chip und einem träger beziehungsweise ein trägerelement |
| WO2002069385A3 (de) * | 2001-02-27 | 2003-03-13 | Infineon Technologies Ag | Anordnung mit einem eine integrierte schaltung aufweisenden chip und einem träger beziehungsweise ein trägerelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6076189A (ja) | 集積回路パツケージのアラインメントの方法 | |
| JPH06151506A (ja) | フリップチップ実装用基板の電極構造 | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| JPS6249636A (ja) | フリツプチツプ搭載用基板 | |
| JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
| JPH11312759A (ja) | フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法 | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP2001036224A (ja) | 樹脂製配線基板及びその製造方法 | |
| JPS61231797A (ja) | 小型電子部品取付方法 | |
| JPH04370995A (ja) | Ｐｇａ型電子部品の面実装方法 | |
| JPH07273146A (ja) | 半導体装置の実装方法 | |
| JPH04102339A (ja) | 半導体素子及びその実装方法 | |
| JPS5935439A (ja) | バンプ付リ−ドレスチツプキヤリアの基板搭載方法 | |
| JPS63284890A (ja) | 電子部品の実装方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06132353A (ja) | 半導体装置 | |
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JPH05198936A (ja) | ヒートシールコネクタの接続方法 | |
| JP3349361B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0955400A (ja) | 電子部品及び電子部品の実装方法 | |
| JPH09135060A (ja) | 半導体装置 | |
| KR100716868B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JPS58121654A (ja) | パツケ−ジｉｃ | |
| JPH02129991A (ja) | 半導体パッケージの実装方法 | |
| JPH1126932A (ja) | 端子部の接合方法 |