JPH09135060A

JPH09135060A - 半導体装置

Info

Publication number: JPH09135060A
Application number: JP29001295A
Authority: JP
Inventors: Tetsuo Washida; 哲郎鷲田; Yasuhiro Murasawa; 靖博村沢
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-11-08
Filing date: 1995-11-08
Publication date: 1997-05-20

Abstract

(57)【要約】【課題】実装される電子部品の高さよりも高くならな
いように樹脂を塗布することができると共に、電子部品
のパッケージにおいて該樹脂を塗布することができる面
積を大きくすることができ、樹脂による電子部品の実装
基板への固着強度を更に高めることができる半導体装置
を得る。【解決手段】大略四角形の平板状に形成されたパッケ
ージの相対する側面に複数のリード端子を設けた電子部
品を実装基板上に実装してなる半導体装置において、上
記電子部品のパッケージは、リード端子を設けていない
各側面から底面にかけて切り欠いた切り欠き部をそれぞ
れ有し、上記電子部品を実装基板に実装する際、該切り
欠き部と実装基板との間に樹脂を流入させて上記パッケ
ージを実装基板に固着する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パッケージの相対
する側面に複数のリード端子を設けた電子部品を実装基
板上に実装してなる半導体装置に関し、特に電子部品を
実装後の実装基板における厚みが制限されるＩＣカード
等の半導体装置に関する。

【０００２】

【従来の技術】図８は、従来の半導体装置における、パ
ッケージの相対する側面に複数のリード端子を設けたＩ
Ｃを実装基板に実装した状態を示した図であり、図８
(ａ)は平面図であり、図８(ｂ)は正面図であり、図８
(ｃ)は側面図である。

【０００３】図８(ａ)から図８(ｃ)において、半導体装
置５１は、半導体素子（図示せず）をパッケージ５３で
封止し、該パッケージ５３の相対する側面に複数のリー
ド端子５４を設けたＩＣ５２が、実装基板５５上のパタ
ーンにおける所定の位置に設けられた各パッド（図示せ
ず）に対応する上記リード端子５４をそれぞれはんだ付
けにより接合されている。更に、はんだ付けされた該Ｉ
Ｃ５２のパッケージ５３におけるリード端子５４が設け
られていない側面と実装基板５５とに樹脂５７を塗布
し、ＩＣ５２における実装基板５５への固着強度を高め
ている。

【０００４】上記ＩＣ５２等の電子部品が薄型化される
と共に、各リード端子５４の微細化が進み、ＩＣ５２を
実装基板５５上に実装した際の実装強度が低くなってき
ており、耐落下、ヒートサイクル性等の信頼性試験を行
った際、リード端子５４の破断やリード端子５４のはん
だ付け部にクラック等の不良が発生するという問題が起
こっていた。そこで、このような問題を解決するため、
パッケージ５３の周囲の任意の箇所、例えば上記のよう
にリード端子５４のないパッケージ５３の側面、又はパ
ッケージ５３のリード端子５４が設けられた側面と実装
基板５５とを樹脂５７を塗布して固着させ、ＩＣ５２と
実装基板５５との接合強度を高めている。

【０００５】ここで、図９は、ＤＴＰパッケージの１Ｍ
ＢのＳＲＡＭを示した斜視図であり、図９において、Ａ
はパッケージの厚みを、Ｂはリード端子の幅を、Ｄはリ
ード端子のピッチを、Ｅはリード端子の実装する部分の
長さであるフット長を、Ｆは両側のリード端子の先端間
の幅を、Ｇはリード端子が設けられていないパッケージ
側面の幅を、Ｈはリード端子が設けられているパッケー
ジ側面の幅を示している。また、Ｃ（図示せず）はリー
ド端子の厚みを示している。上記Ａ〜Ｈが、Ａ＝０.５
ｍｍ、Ｂ＝０.２ｍｍ、Ｃ＝０.０５ｍｍ、Ｄ＝０.５ｍ
ｍ、Ｅ＝０.５ｍｍ、Ｆ＝２０.０ｍｍ、Ｇ＝１８.４ｍ
ｍ、Ｈ＝８.４ｍｍである１ＭＢのＳＲＡＭにおいて、
上記のように樹脂５７を用いたものと用いなかったもの
との強度の違いを測定した。

【０００６】上記測定の方法としては、上記ＳＲＡＭの
パッケージにおけるリード端子が設けられていない側面
を、１０ｋｇゲージのダイシェアテスタ（DIE SHEAR TE
STERMODEL1750）を使用して０.３ｍｍ／ｓｅｃの速さで
力を加えていき、片側のリード端子におけるパッケージ
との付け根近辺の肩部でリード端子が切断したときを不
良モードＤＷ（正ベンド）とし、リード端子すべてが切
断したときを不良モードＲＤ（逆ベンド）として、１８
個の試料について該両不良モードが起きたときの上記ダ
イシェアテスタの値を測定する。

【０００７】上記測定方法で測定した結果、ＳＲＡＭを
はんだ付けのみによって接合した場合、不良モードＤＷ
（正ベンド）の平均値は２.１１７ｋｇであり、不良モ
ードＲＤ（逆ベンド）の平均値は２.９９７ｋｇであっ
た。これに対して、はんだ付けしたＳＲＡＭのパッケー
ジを上記樹脂５７で実装基板に固着した場合、上記両不
良モードの各平均値が、共に１０ｋｇ以上となった。こ
れらのことから、樹脂によるＩＣパッケージの実装基板
への接合及び固着強度が向上することが分かる。

【０００８】

【発明が解決しようとする課題】しかし、上記のように
樹脂を塗布することにより、電子部品の実装強度は向上
するが、塗布された樹脂が電子部品の高さよりも高く盛
り上がってしまい、電子部品を実装した後の実装基板の
厚みが制限される半導体装置においては、実装される電
子部品の高さよりも高くならないように樹脂を塗布する
制御が困難であるという問題があった。また、薄型の電
子部品は、パッケージの底面から実装基板までの距離で
あるスタンドオフ高さがほぼ０に設計されて作られてい
るため、電子部品のパッケージにおいて、樹脂をパッケ
ージの側面だけしか塗布することができず、樹脂による
電子部品の実装基板への固着強度を更に高めることがで
きなかった。

【０００９】そこで、本発明は、上記のような問題を解
決するためになされたものであり、実装される電子部品
の高さよりも高くならないように樹脂を塗布することが
できると共に、電子部品のパッケージにおいて該樹脂を
塗布することができる面積を大きくすることができ、樹
脂による電子部品の実装基板への固着強度を更に高める
ことができる半導体装置を得ることを目的とする。

【００１０】

【課題を解決するための手段】本発明は、大略四角形の
平板状に形成されたパッケージの相対する側面に複数の
リード端子を設けた電子部品を実装基板上に実装してな
る半導体装置において、上記電子部品のパッケージに、
リード端子を設けていない各側面から底面にかけて切り
欠いた切り欠き部をそれぞれ設け、上記電子部品を実装
基板に実装する際、該切り欠き部と実装基板との間に樹
脂を流入させて上記パッケージを実装基板に固着するこ
とを特徴とする半導体装置を提供するものである。

【００１１】このように、上記切り欠き部に樹脂を流入
させることから、該樹脂が切り欠き部を設けた電子部品
の高さよりも高く盛り上がることがなく、スタンドオフ
高さがほぼ０である電子部品のパッケージにおいても、
上記切り欠き部を設けることにより、従来における底面
まで上記樹脂によって固着することができることから、
樹脂による固着面積を大きくすることができ、樹脂によ
る電子部品の実装基板への固着強度を高めることができ
る。また、電子部品を実装基板にはんだ付けする前後の
いずれの場合においても上記樹脂による固着を行うこと
ができる。

【００１２】また、上記切り欠き部は、具体的には上記
パッケージのリード端子を設けていない各側面の下部を
切り欠き、該各側面を階段状に形成したり、上記パッケ
ージのリード端子を設けていない各側面の下部にテーパ
をつけて形成される。更に、該階段状に形成した切り欠
き部に接する底面を歯形状に切り込んで形成し、樹脂に
よる固着面積を大きくすることができ、樹脂による電子
部品の実装基板への固着強度を高めることができる。

【００１３】更に、本発明は、大略四角形の平板状に形
成されたパッケージの相対する側面に複数のリード端子
を設けた電子部品を実装基板上に実装してなる半導体装
置において、上記電子部品のパッケージにおけるリード
端子を設けていない各側面から底面にかけて切り欠き、
実装基板に実装する際、該切り欠きと実装基板との間に
樹脂を流入させて上記パッケージを実装基板に固着する
ことを特徴とする半導体装置を提供するものである。

【００１４】このように、上記切り欠きに樹脂を流入さ
せることから、該樹脂が切り欠きを設けた電子部品の高
さよりも高く盛り上がることがなく、スタンドオフ高さ
がほぼ０である電子部品のパッケージにおいても、上記
切り欠きを設けることにより、従来における底面まで上
記樹脂によって固着することができることから、樹脂に
よる固着面積を大きくすることができ、樹脂による電子
部品の実装基板への固着強度を高めることができる。ま
た、電子部品を実装基板にはんだ付けする前後のいずれ
の場合においても上記樹脂による固着を行うことができ
る。

【００１５】

【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。実施の形態１．図１は、本発明の実施の形態１の半導体
装置における、パッケージの相対する側面に複数のリー
ド端子を設けたＩＣを実装基板に実装した状態を示した
図であり、図１(ａ)は平面図であり、図１(ｂ)は正面図
であり、図１(ｃ)は側面図である。

【００１６】図１(ａ)から図１(ｃ)において、半導体装
置１は、半導体素子（図示せず）を大略四角形の平板状
に形成される樹脂又はセラミック等のパッケージ３で封
止し、該パッケージ３の相対する側面に複数のリード端
子４を設けたＩＣ２が、実装基板５上のパターンにおけ
る所定の位置に設けられた各パッド（図示せず）に、対
応する上記リード端子４がそれぞれはんだ付けによって
接合されている。上記パッケージ３は、リード端子４を
設けていない各側面の下部から底面にかけて、該各側面
が階段状になるように切り欠いた切り欠き部６が形成さ
れている。このようなＩＣ２を実装基板５に実装する
際、該切り欠き部６と実装基板５との間に樹脂７を流入
させ上記パッケージ３を実装基板５に固着させて、ＩＣ
２における実装基板５への固着強度を高めている。

【００１７】次に、図２は、ＩＣ２を実装基板５に実装
する工程例を示した図であり、図２を用いて上記ＩＣ２
を実装基板５に実装する工程を説明する。なお、図２に
おいて、説明を簡単に分かりやすくするために半導体装
置１における１つのＩＣ２を例にして示している。

【００１８】まず最初に図２(ａ)で示すように、マスク
にて実装基板５にはんだ印刷を行いパッド１１を形成す
る。このときのはんだは、例えばＳｎ／Ｐｂ共晶はんだ
であり、印刷厚みは約１５０μｍである。次に、図２
(ｂ)で示すように、ＩＣ２の各リード端子４を対応する
パッド１１上に配置して搭載した後、図２(ｃ)で示すよ
うに、ＩＣ２等の電子部品を搭載した実装基板５をリフ
ロー炉に投入してはんだのリフロー（はんだ溶融）を行
う。このときのリフロー条件としては、例えば、８０±
２０secの間１４０〜１６０℃で予熱を行った後、５０s
ec以下の間１８０℃以上の温度（ピーク温度は２１０〜
２３０℃）ではんだのリフローを行う。リフローを行っ
た後、ＩＣ２等の電子部品を搭載した実装基板５の洗浄
を行う。

【００１９】次に、図２(ｄ)で示すように、はんだ付け
されたＩＣ２の切り欠き部６に樹脂７を流入させ、該樹
脂７が硬化することによって、該切り欠き部６、及び実
装基板５における、該切り欠き部６と近接する部位を固
着する。このとき、上記樹脂７を流入させる方法として
は、例えばディスペンス塗布（注射塗布）によって行わ
れ、樹脂７の硬化は、１２０〜１５０℃で２〜３時間放
置して硬化させる。また、上記樹脂７としては、例え
ば、基板表面処理剤、ＩＣパッケージの樹脂材と同じエ
ポキシ系の樹脂を使用するとよく、該エポキシ系の樹脂
を使用することにより、ＩＣ２のパッケージ３と実装基
板５との固着強度が向上すると共に、該樹脂７によるマ
イグレーション不良も起こりにくくなる。なお、上記実
装工程のうち、はんだのリフローを行った後に樹脂７の
流入及び硬化を行い、その後ＩＣ２等の電子部品を搭載
した実装基板５の洗浄を行ってもよい。

【００２０】また、上記樹脂７に熱硬化樹脂を使用して
もよく、この場合、上記はんだリフロー条件で硬化可能
な樹脂を採用することにより、はんだのリフローと樹脂
硬化を同時に行うことができる。図３は、このような熱
硬化樹脂を使用した場合における、ＩＣ２を実装基板５
に実装する工程例を示した図であり、図３を用いて、樹
脂７に熱硬化樹脂を使用した場合における上記ＩＣ２を
実装基板５に実装する工程例を説明する。なお、図３に
おいても図２と同様に、説明を簡単に分かりやすくする
ために半導体装置１における１つのＩＣ２を例にして示
している。

【００２１】まず最初に図３(ａ)で示すように、上記図
２(ａ)と同様に、マスクにて実装基板５にはんだ印刷を
行いパッド１１を形成する。次に、図３(ｂ)で示すよう
に、ＩＣ２の各リード端子４が対応するパッド１１上に
配置したときの、上記切り欠き部６が配置される実装基
板５の所定の位置に熱硬化樹脂の樹脂７を塗布する。次
に、図３(ｃ)で示すように、ＩＣ２の各リード端子４を
対応するパッド１１上に配置して搭載した後、図３(ｄ)
で示すように、ＩＣ２等の電子部品を搭載した実装基板
５をリフロー炉に投入してはんだのリフロー（はんだ溶
融）を行うと共に、上記樹脂７の硬化を行い、その後、
ＩＣ２等の電子部品を搭載した実装基板５の洗浄を行
う。

【００２２】このように、本実施の形態１における半導
体装置は、搭載する電子部品、特にパッケージの相対す
る側面に複数のリード端子を設けた上記ＩＣ２のような
電子部品を実装基板５上に実装する際、該ＩＣ２のよう
な電子部品のパッケージにおけるリード端子を設けてい
ない各側面から底面にかけて切り欠いた切り欠き部６に
樹脂７を流入させることから、該樹脂７が切り欠き部６
を設けた上記ＩＣ２の高さよりも高く盛り上がることが
なく、上記ＩＣ２のパッケージ３がスタンドオフ高さが
ほぼ０であっても、上記切り欠き部６を設けることによ
り、従来における底面まで上記樹脂７によって固着する
ことができることから、樹脂７による固着面積を大きく
することができ、樹脂７によるＩＣ２の実装基板５への
固着強度を高めることができる。また、上記ＩＣ２を実
装基板５にはんだ付けする前後、又は同時のいずれの場
合においても上記樹脂７による固着を行うことができ
る。

【００２３】これらのことから、パッケージの相対する
側面に複数のリード端子を設けた電子部品を、該電子部
品の高さよりも盛り上がることなく上記樹脂を用いて実
装基板に固着することができ、電子部品を実装した実装
基板の厚みを大きくすることなく、電子部品を実装基板
に強固に固着することができ、耐落下、ヒートサイクル
性等の信頼性試験を行った際、実装された電子部品にお
いてリード端子の破断やリード端子のはんだ付け部にク
ラック等の不良が発生せず、半導体装置における信頼性
を向上させることができる。

【００２４】実施の形態２．上記実施の形態１における
ＩＣ２のパッケージ３において、更に、上記切り欠き部
６に接する底面に歯形状の切り込みを形成してもよく、
これを本発明の実施の形態２における半導体装置とす
る。図４は、本発明の実施の形態２の半導体装置におけ
る、パッケージの相対する側面に複数のリード端子を設
けたＩＣを実装基板に実装した状態を示した図であり、
図４(ａ)は平面図であり、図４(ｂ)は正面図であり、図
４(ｃ)は側面図である。なお、図４(ａ)から図４(ｃ)に
おいて、上記図１(ａ)から図１(ｃ)で示したものと同じ
ものは同じ符号で示しており、ここではその説明を省略
する。

【００２５】図４(ａ)から図４(ｃ)において、半導体装
置２１は、半導体素子（図示せず）を大略四角形の平板
状に形成される樹脂又はセラミック等のパッケージ２３
で封止し、該パッケージ２３の相対する側面に複数のリ
ード端子２４を設けたＩＣ２２が、実装基板５上のパタ
ーンにおける所定の位置に設けられた各パッド（図示せ
ず）に、対応する上記リード端子２４がそれぞれはんだ
付けによって接合されている。上記パッケージ２３は、
リード端子２４を設けていない各側面の下部から底面に
かけて、該各側面が階段状になるように切り欠き、更
に、該切り欠いた部分に接する底面に歯形状の切り込み
を形成して切り欠き部２６が形成されている。このよう
なＩＣ２２を実装基板５に実装する際、該切り欠き部２
６と実装基板５との間に樹脂７を流入させ、上記パッケ
ージ２３を実装基板５に固着させて、ＩＣ２２における
実装基板５への固着強度を高めている。

【００２６】本実施の形態２における半導体装置におい
て、ＩＣ２２を実装基板５に実装する工程は、上記実施
の形態１と同様であるのでここではその説明を省略す
る。

【００２７】このように、本実施の形態２における半導
体装置は、搭載する電子部品、特にパッケージの相対す
る側面に複数のリード端子を設けた上記ＩＣ２２のよう
な電子部品を実装基板５上に実装する際、該ＩＣ２２の
ような電子部品のパッケージにおけるリード端子を設け
ていない各側面から底面にかけて、該各側面が階段状に
なるように切り欠き、更に、該切り欠いた部分に接する
底面に歯形状の切り込みを形成した切り欠き部２６に樹
脂７を流入させることから、該樹脂７が切り欠き部２６
を設けた上記ＩＣ２２の高さよりも高く盛り上がること
がなく、更に、樹脂７が接する切り欠き部２６の面積が
大きくなったことから、樹脂７によってＩＣ２２を実装
基板に固着する強度を高めることができる。

【００２８】また、上記ＩＣ２２のパッケージ２３にお
いてスタンドオフ高さがほぼ０であっても、上記切り欠
き部２６を設けることにより、従来における底面まで上
記樹脂７によって固着することができることから、樹脂
７による固着面積を大きくすることができ、樹脂７によ
るＩＣ２２の実装基板５への固着強度を更に高めること
ができる。また、上記ＩＣ２２を実装基板５にはんだ付
けする前後、又は同時のいずれの場合においても上記樹
脂７による固着を行うことができる。

【００２９】これらのことから、パッケージの相対する
側面に複数のリード端子を設けた電子部品を、該電子部
品の高さよりも盛り上がることなく上記樹脂を用いて実
装基板に固着することができ、電子部品を実装した実装
基板の厚みを大きくすることなく、電子部品を実装基板
に一層強固に固着することができ、耐落下、ヒートサイ
クル性等の信頼性試験を行った際、実装された電子部品
においてリード端子の破断やリード端子のはんだ付け部
にクラック等の不良が発生せず、半導体装置における信
頼性を向上させることができる。

【００３０】実施の形態３．上記実施の形態１において
は、パッケージの切り欠き部を、リード端子４を設けて
いない各側面の下部から底面にかけて、該各側面が階段
状になるように切り欠いて形成したが、パッケージのリ
ード端子を設けていない各側面の下部から底面にかけて
テーパを付ける形状に切り欠いてもよく、これを本発明
の実施の形態３における半導体装置とする。

【００３１】図５は、本発明の実施の形態３の半導体装
置における、パッケージの相対する側面に複数のリード
端子を設けたＩＣを実装基板に実装した状態を示した図
であり、図５(ａ)は平面図であり、図５(ｂ)は正面図で
あり、図５(ｃ)は側面図である。なお、図５(ａ)から図
５(ｃ)において、上記図１(ａ)から図１(ｃ)で示したも
のと同じものは同じ符号で示しており、ここではその説
明を省略する。

【００３２】図５(ａ)から図５(ｃ)において、半導体装
置３１は、半導体素子（図示せず）を大略四角形の平板
状に形成される樹脂又はセラミック等のパッケージ３３
で封止し、該パッケージ３３の相対する側面に複数のリ
ード端子３４を設けたＩＣ３２が、実装基板５上のパタ
ーンにおける所定の位置に設けられた各パッド（図示せ
ず）に、対応する上記リード端子３４がそれぞれはんだ
付けによって接合されている。上記パッケージ３３は、
リード端子３４を設けていない各側面の下部から底面に
かけてテーパを付ける形状に切り欠いた切り欠き部３６
が形成され、それによって該各側面が階段状に形成され
ている。このようなＩＣ３２を実装基板５に実装する
際、該切り欠き部３６と実装基板５との間に樹脂７を流
入させ上記パッケージ３３を実装基板５に固着させて、
ＩＣ３２における実装基板５への固着強度を高めてい
る。

【００３３】本実施の形態３における半導体装置におい
て、ＩＣ３２を実装基板５に実装する工程は、上記実施
の形態１と同様であるのでここではその説明を省略す
る。

【００３４】このように、本実施の形態３における半導
体装置は、搭載する電子部品、特にパッケージの相対す
る側面に複数のリード端子を設けた上記ＩＣ３２のよう
な電子部品を実装基板５上に実装する際、該ＩＣ３２の
ような電子部品のパッケージにおけるリード端子を設け
ていない各側面から底面にかけて切り欠いた切り欠き部
３６に樹脂７を流入させることから、該樹脂７が切り欠
き部３６を設けた上記ＩＣ３２の高さよりも高く盛り上
がることがなく、上記ＩＣ３２のパッケージ３３がスタ
ンドオフ高さがほぼ０であっても、上記切り欠き部３６
を設けることにより、従来における底面まで上記樹脂７
によって固着することができることから、樹脂７による
固着面積を大きくすることができ、樹脂７によるＩＣ３
２の実装基板５への固着強度を高めることができる。ま
た、上記ＩＣ３２を実装基板５にはんだ付けする前後、
又は同時のいずれの場合においても上記樹脂７による固
着を行うことができる。

【００３５】これらのことから、パッケージの相対する
側面に複数のリード端子を設けた電子部品を、該電子部
品の高さよりも盛り上がることなく上記樹脂を用いて実
装基板に固着することができ、電子部品を実装した実装
基板の厚みを大きくすることなく、電子部品を実装基板
に強固に固着することができ、耐落下、ヒートサイクル
性等の信頼性試験を行った際、実装された電子部品にお
いてリード端子の破断やリード端子のはんだ付け部にク
ラック等の不良が発生せず、半導体装置における信頼性
を向上させることができる。

【００３６】

【実施例】次に、本発明の半導体装置の実施例について
説明する。図６は、上記実施の形態１におけるＩＣ２を
示した斜視図であり、図７は、リード端子４の部分の拡
大平面図である。図６及び図７において、Ａはパッケー
ジ３の厚みを、Ｂはリード端子４の幅を、Ｃはリード端
子４の厚みを、Ｄはリード端子４のピッチを、Ｅはリー
ド端子４の実装する部分の長さであるフット長を、Ｚは
切り欠き部６の高さを示している。

【００３７】上記ＩＣ２のパッケージがＴＳＯＰ（Thin
Small Outline Package）である場合、上記Ａ〜Ｅ及び
Ｚの値は、下記のようになる。Ａ≦１.２７ｍｍ（通常はＡ＝１.０ｍｍ）Ｂ＝０.２ｍｍＣ＝０.１〜０.１５ｍｍＤ＝０.５ｍｍＥ＝０.５〜１.０ｍｍの場合、Ｚ＝０.５ｍｍ≒Ａ／２とする。なお、切り欠き部６の奥行きは、リード端子４
の配置に支障のないような寸法にする。

【００３８】上記ＩＣ２のパッケージがＤＴＰ（Dual T
ape carrier Package）である場合、上記Ａ〜Ｅ及びＺ
の値は、下記のようになる。Ａ＝０.５ｍｍＢ＝０.２ｍｍＣ＝０.０５ｍｍＤ＝０.５ｍｍＥ＝０.５〜１.０ｍｍの場合、Ｚ＝０.２〜０.３ｍｍ≒Ａ／２とする。なお、切り欠き部６の奥行きは、リード端子４
の配置に支障のないような寸法にする。

【図面の簡単な説明】

【図１】本発明の実施の形態１の半導体装置におけ
る、ＩＣを実装基板に実装した状態を示す平面図、正面
図及び側面図である。

【図２】図１で示したＩＣ２を実装基板に実装する工
程例を示した図である。

【図３】熱硬化樹脂を使用した場合における、上記図
１で示したＩＣ２を実装基板に実装する工程例を示した
図である。

【図４】本発明の実施の形態２の半導体装置におけ
る、ＩＣを実装基板に実装した状態を示す平面図、正面
図及び側面図である。

【図５】本発明の実施の形態３の半導体装置におけ
る、ＩＣを実装基板に実装した状態を示す平面図、正面
図及び側面図である。

【図６】図１で示したＩＣ２の斜視図である。

【図７】図１で示したＩＣ２におけるリード端子４の
部分拡大平面図である。

【図８】従来の半導体装置における、ＩＣを実装基板
に実装した状態を示す平面図、正面図及び側面図であ
る。

【図９】従来におけるＤＴＰパッケージの１ＭＢのＳ
ＲＡＭを示した斜視図である。

【符号の説明】

１，２１，３１，５１半導体装置、２，２２，３２，
５２ＩＣ、３，２３，３３，５３パッケージ、４，
２４，３４，５４リード端子、５，５５実装基板、
６，２６，３６切り欠き部、７，５７樹脂

Claims

【特許請求の範囲】

【請求項１】大略四角形の平板状に形成されたパッケ
ージの相対する側面に複数のリード端子を設けた電子部
品を実装基板上に実装してなる半導体装置において、上記電子部品のパッケージは、リード端子を設けていな
い各側面から底面にかけて切り欠いた切り欠き部をそれ
ぞれ有し、上記電子部品を実装基板に実装する際、該切り欠き部と
実装基板との間に樹脂を流入させて上記パッケージを実
装基板に固着することを特徴とする半導体装置。
【請求項２】請求項１に記載の半導体装置にして、上
記切り欠き部は、上記パッケージのリード端子を設けて
いない各側面の下部を切り欠き、該各側面を階段状に形
成してなることを特徴とする半導体装置。
【請求項３】請求項２に記載の半導体装置にして、上
記切り欠き部は、更に、該切り欠き部に接する底面を歯
形状に切り込んで形成してなることを特徴とする半導体
装置。
【請求項４】請求項１に記載の半導体装置にして、上
記切り欠き部は、上記パッケージのリード端子を設けて
いない各側面の下部にテーパをつけて形成してなること
を特徴とする半導体装置。
【請求項５】大略四角形の平板状に形成されたパッケ
ージの相対する側面に複数のリード端子を設けた電子部
品を実装基板上に実装してなる半導体装置において、上記電子部品のパッケージにおけるリード端子を設けて
いない各側面から底面にかけて切り欠き、実装基板に実
装する際、該切り欠きと実装基板との間に樹脂を流入さ
せて上記パッケージを実装基板に固着することを特徴と
する半導体装置。