JPH02129991A - 半導体パッケージの実装方法 - Google Patents
半導体パッケージの実装方法Info
- Publication number
- JPH02129991A JPH02129991A JP63284148A JP28414888A JPH02129991A JP H02129991 A JPH02129991 A JP H02129991A JP 63284148 A JP63284148 A JP 63284148A JP 28414888 A JP28414888 A JP 28414888A JP H02129991 A JPH02129991 A JP H02129991A
- Authority
- JP
- Japan
- Prior art keywords
- guide
- pin
- signal pin
- semiconductor package
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 14
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 238000007639 printing Methods 0.000 abstract description 3
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 238000005476 soldering Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
各種電子機器の構成に広く使用されるプリント板の半導
体パフケージ実装方法に関し、半導体パッケージの位置
決め用ガイドを簡単且つ、高精度の位置に配設して、信
頼性の高い半導体パッケージの実装を行うことを目的と
し、基板の表面に半導体パッケージの信号ピンと接続す
るリフローパッド群と、該半導体パッケージのガイドピ
ンと対向する位置に少なくとも２個のガイドパターンを
同時に印刷し、該ガイドパターンの表面に半田を供給し
て溶融することにより位置決め用突起を形成して、該ガ
イドピンを上記位置決め用突起に係合するとともに信号
ピンの先端を上記リフローパッドに当接させ、該信号ピ
ンと該リフローバンドに施した予備半田を溶融する。
体パフケージ実装方法に関し、半導体パッケージの位置
決め用ガイドを簡単且つ、高精度の位置に配設して、信
頼性の高い半導体パッケージの実装を行うことを目的と
し、基板の表面に半導体パッケージの信号ピンと接続す
るリフローパッド群と、該半導体パッケージのガイドピ
ンと対向する位置に少なくとも２個のガイドパターンを
同時に印刷し、該ガイドパターンの表面に半田を供給し
て溶融することにより位置決め用突起を形成して、該ガ
イドピンを上記位置決め用突起に係合するとともに信号
ピンの先端を上記リフローパッドに当接させ、該信号ピ
ンと該リフローバンドに施した予備半田を溶融する。
本発明は、各種電子機器の構成に広く使用されるプリン
ト板の半導体パッケージ実装方法に関する。
ト板の半導体パッケージ実装方法に関する。
最近、各種電算機等の電子回路を構成するプリント板は
、高密度集積化されて多数本の入出力端子を一面に垂設
し、たピングリットアレイ形半導体パッケージ（以下Ｌ
Ｓｉと略称する）を、プリント配線基板（以下基板と略
称する）の表面に多数個実装されており、そのため、実
装時にＬＳｉを基板の実装位置へ正確にガイドして信頼
性の高い半田付けが行える新しい半導体パッケージ実装
方法が必要とされている。
、高密度集積化されて多数本の入出力端子を一面に垂設
し、たピングリットアレイ形半導体パッケージ（以下Ｌ
Ｓｉと略称する）を、プリント配線基板（以下基板と略
称する）の表面に多数個実装されており、そのため、実
装時にＬＳｉを基板の実装位置へ正確にガイドして信頼
性の高い半田付けが行える新しい半導体パッケージ実装
方法が必要とされている。
従来広く使用されている半導体パッケージの実装方法は
、第５図の（ａ）に示すように基板１の表面に例えば０
．４５鶴ピツチで印刷された約０．４０直径のリフロー
パッド１−１群と、ＬＳｉ２に垂設された微細径２例え
ば０．１５ｎ直径の信号ピン２−１を位置合わせして当
接させた時、そのＬＳｉ２の外周縁に設けたガイドピン
２−２と対向するそれぞれの位置に、（ｂ）の拡大図に
示すＬＳｉ２のガイドピン２−２が挿入できる内径２例
えば０．２ Ｍの孔３ａを有し外径が約１龍の金属より
成形した円筒状の微小なガイド部材３を載置して、その
ガイド部材３を接着あるいは半田付けにより基板ｌの表
面に垂設する。
、第５図の（ａ）に示すように基板１の表面に例えば０
．４５鶴ピツチで印刷された約０．４０直径のリフロー
パッド１−１群と、ＬＳｉ２に垂設された微細径２例え
ば０．１５ｎ直径の信号ピン２−１を位置合わせして当
接させた時、そのＬＳｉ２の外周縁に設けたガイドピン
２−２と対向するそれぞれの位置に、（ｂ）の拡大図に
示すＬＳｉ２のガイドピン２−２が挿入できる内径２例
えば０．２ Ｍの孔３ａを有し外径が約１龍の金属より
成形した円筒状の微小なガイド部材３を載置して、その
ガイド部材３を接着あるいは半田付けにより基板ｌの表
面に垂設する。
そして、垂設したガイド部材３の孔３ａにＬＳｉ２のガ
イドピン２−２を挿入して信号ピン２−１の先端と基板
１のリフローパッド１−１を当接させ、その状態で加熱
炉に搬入してリフローパッド１−１と信号ピン２−１に
施した予備半田を溶融することにより、基板ｌのそれぞ
れ所定位置にＬ Ｓ ｉ ２が表面実装されている。
イドピン２−２を挿入して信号ピン２−１の先端と基板
１のリフローパッド１−１を当接させ、その状態で加熱
炉に搬入してリフローパッド１−１と信号ピン２−１に
施した予備半田を溶融することにより、基板ｌのそれぞ
れ所定位置にＬ Ｓ ｉ ２が表面実装されている。
以上説明した従来の実装方法で問題となるのは、ＬＳｉ
の実装位置でそのＬＳｉのガイドピンと対向する位置の
基板表面に、ガイドピンを挿入する微小なガイド部材を
接着あるいは半田付は等により垂設せねばならぬため、
その作業にガイド部材の位置決め治具が必要となるとと
もに接着あるいは半田付は等に多（の工数を要するとい
う問題が生じている。
の実装位置でそのＬＳｉのガイドピンと対向する位置の
基板表面に、ガイドピンを挿入する微小なガイド部材を
接着あるいは半田付は等により垂設せねばならぬため、
その作業にガイド部材の位置決め治具が必要となるとと
もに接着あるいは半田付は等に多（の工数を要するとい
う問題が生じている。
本発明は上記ような問題点に鑑み、ＬＳｉの位置決め用
ガイドを簡単且つ、高精度の位置に配設して、信軌性の
高いＬＳｉの実装が行える新しい半導体パッケージ実装
方法の提供を目的とする。
ガイドを簡単且つ、高精度の位置に配設して、信軌性の
高いＬＳｉの実装が行える新しい半導体パッケージ実装
方法の提供を目的とする。
本発明は、第１図の原理図に示すように基板１１の表面
にＬＳｉ２の信号ピン２−１ と接続するリフローパッ
ド１１−１群と、ガイドピン２−２と対向する位置に少
なくとも２個のガイドパターン１１−２を同時に印刷し
、該ガイドパターン１１−２の表面に半田１１−２３を
供給して溶融することにより位置決め用突起１２を形成
して、ＬＳｉ２のガイドピン２−２を位置決め用突起１
２に係合するとともに信号ピン２１をリフローパッド１
１−１に当接させ、上記信号ピン２−１と該リフローパ
ッド１１−１に施した予備半田を溶融することによりＬ
Ｓｉ２が実装される。
にＬＳｉ２の信号ピン２−１ と接続するリフローパッ
ド１１−１群と、ガイドピン２−２と対向する位置に少
なくとも２個のガイドパターン１１−２を同時に印刷し
、該ガイドパターン１１−２の表面に半田１１−２３を
供給して溶融することにより位置決め用突起１２を形成
して、ＬＳｉ２のガイドピン２−２を位置決め用突起１
２に係合するとともに信号ピン２１をリフローパッド１
１−１に当接させ、上記信号ピン２−１と該リフローパ
ッド１１−１に施した予備半田を溶融することによりＬ
Ｓｉ２が実装される。
本発明では、ＬＳｉ２の信号ピン２−１と接続するリフ
ローパッド１１−１と、実装時にＬＳｉ２の位置決めを
行うガイドパターン１１−２を同時に印刷して基板１１
を形成し、そのガイドパターン１１−２上に半田１１−
２ ａを供給して溶融することにより位置決め用突起１
２が形成されるため、リフローパッド１１−１に対して
位置決め用突起１２は高精度の位置に配設できるととも
にその形成が簡単となるので、信軌性が高く且つ、安価
な実装が可能となる。
ローパッド１１−１と、実装時にＬＳｉ２の位置決めを
行うガイドパターン１１−２を同時に印刷して基板１１
を形成し、そのガイドパターン１１−２上に半田１１−
２ ａを供給して溶融することにより位置決め用突起１
２が形成されるため、リフローパッド１１−１に対して
位置決め用突起１２は高精度の位置に配設できるととも
にその形成が簡単となるので、信軌性が高く且つ、安価
な実装が可能となる。
以下第２図および第４図について本発明の詳細な説明す
る。
る。
第２図は本実施例による半導体パッケージの実装方法を
工程順で示す図、第３図は他の位置決め突起の平面図を
示し、図中において、第４図と同一部材には同一記号が
付しである。
工程順で示す図、第３図は他の位置決め突起の平面図を
示し、図中において、第４図と同一部材には同一記号が
付しである。
第２図の（ａ）は、ＬＳｉ２に垂設された信号ピン２−
１と対向する位置の絶縁板表面に０．４ ｍ直径よりな
る接続用のリフローパッド１１−１と、ガイドピン２−
２と対向する位置に内径０．２鶴で外径が約１ｎのリン
グ状のガイドパターン１１−２を同時に印刷して基板１
１を形成した状態、 （ｂ）は、上記ガイドパターン１１−２表面に例えば−
定厚さの半田１１−２ ａを印刷によＪ７供給した状態
、［Ｃ）は、ガイドパターン１１−２上の半田１１−２
ａを溶融して、ＬＳｉ２の位置決め用突起１２を形成
した状態、 （ｄ）は、上記リフローパッド１１−１の表面に予備半
田１１−１ ａを施した状態、 （ｅ）は、基板１１の表面に形成された上記位置決め用
突起１２の内径にＬＳｉ２のガイドピン２−２を挿入す
ることにより、信号ピン２−１をリフローパッド１１−
１に当接させてＬＳｉ２をＲ置した状態、（ｆ）は、（
８１項で示す状態で加熱炉に搬入し、ＬＳｉ２の信号ピ
ン２−１に施した図示していない予備半田と、（ｄ１項
で施したリフローパッド１１−１の予備半田１１−１２
を溶融することにより、ＬＳｉ２の信号ピン２−１と基
板１１のリフローパッド１１−１を接続した状態、 の順序によりＬＳｉ２が実装される。
１と対向する位置の絶縁板表面に０．４ ｍ直径よりな
る接続用のリフローパッド１１−１と、ガイドピン２−
２と対向する位置に内径０．２鶴で外径が約１ｎのリン
グ状のガイドパターン１１−２を同時に印刷して基板１
１を形成した状態、 （ｂ）は、上記ガイドパターン１１−２表面に例えば−
定厚さの半田１１−２ ａを印刷によＪ７供給した状態
、［Ｃ）は、ガイドパターン１１−２上の半田１１−２
ａを溶融して、ＬＳｉ２の位置決め用突起１２を形成
した状態、 （ｄ）は、上記リフローパッド１１−１の表面に予備半
田１１−１ ａを施した状態、 （ｅ）は、基板１１の表面に形成された上記位置決め用
突起１２の内径にＬＳｉ２のガイドピン２−２を挿入す
ることにより、信号ピン２−１をリフローパッド１１−
１に当接させてＬＳｉ２をＲ置した状態、（ｆ）は、（
８１項で示す状態で加熱炉に搬入し、ＬＳｉ２の信号ピ
ン２−１に施した図示していない予備半田と、（ｄ１項
で施したリフローパッド１１−１の予備半田１１−１２
を溶融することにより、ＬＳｉ２の信号ピン２−１と基
板１１のリフローパッド１１−１を接続した状態、 の順序によりＬＳｉ２が実装される。
その結果、基板１１にリフローパッド１１−１とガイド
パターン１１−２を同時に印刷され、そのガイドパター
ン１１−２上に位置決め用突起１２が形成されるために
、リフローバンド１１−１と位置決め用突起１２との位
置精度が高くなるとともに、位置決め用突起１２の形成
が簡単となるので信頼性が高（且つ、安価な実装を行う
ことができる。
パターン１１−２を同時に印刷され、そのガイドパター
ン１１−２上に位置決め用突起１２が形成されるために
、リフローバンド１１−１と位置決め用突起１２との位
置精度が高くなるとともに、位置決め用突起１２の形成
が簡単となるので信頼性が高（且つ、安価な実装を行う
ことができる。
また、第３図に示すようにＬＳｉのガイドピンと対向す
る位置に、例えば幅が０．５ｍ、長さ２１重パターンを
間隔０．２龍の平行な二字形で、相対的に９０＠回転さ
せた状態に配したガイドパターン２１−２を、信号ピン
と接続するリフローパッド２１−１群と同時に印刷して
基板２１を形成し、その後、上記（′ｂ）項から（ｆ）
項までの工程を経ることにより同一の効果を得ることが
できる。
る位置に、例えば幅が０．５ｍ、長さ２１重パターンを
間隔０．２龍の平行な二字形で、相対的に９０＠回転さ
せた状態に配したガイドパターン２１−２を、信号ピン
と接続するリフローパッド２１−１群と同時に印刷して
基板２１を形成し、その後、上記（′ｂ）項から（ｆ）
項までの工程を経ることにより同一の効果を得ることが
できる。
以上、図示実施例に基づき説明したが、本発明は上記実
施例の態様のみに限定されるものでなく、例えばガイド
パターンはＬＳｉのガイドピンが係合して位置決めが行
える形状２例えばＬ字形、あるいはコ字形でも良い。
施例の態様のみに限定されるものでなく、例えばガイド
パターンはＬＳｉのガイドピンが係合して位置決めが行
える形状２例えばＬ字形、あるいはコ字形でも良い。
以上の説明から明らかなように本発明によれば極めて簡
単な方法で、ＬＳｉの実装用ガイドを簡単且つ、高精度
の位置に配設できので信頼性の高い実装が可能となる等
の利点があり、著しい経済的及び、信頼性向上の効果が
期待できる半導体パッケージの実装方法を提供すること
ができる。
単な方法で、ＬＳｉの実装用ガイドを簡単且つ、高精度
の位置に配設できので信頼性の高い実装が可能となる等
の利点があり、著しい経済的及び、信頼性向上の効果が
期待できる半導体パッケージの実装方法を提供すること
ができる。
１１．２１は基板、
１１−１．２１−１はリフローパッド、１ｌ−１ａは予
備半田、 １１−２．２１−２はガイドパターン、１ｌ−２ａは半
田、 １２は位置決め用突起、 を示す。
備半田、 １１−２．２１−２はガイドパターン、１ｌ−２ａは半
田、 １２は位置決め用突起、 を示す。
第１図は本発明の原理を示す斜視図、
第２図は本発明の一実施例による半導体パッケージの実
装方法を示す工程図、 第３図は他の位置決め突起を示す平面図、第４図は従来
の実装方法を示す斜視図である。 図において、 ２はＬ Ｓ ｉ ％ ２−１は信号ピン、 ２−２はガイドピン、メトｉ
とθ月Ａ原理をｊミ１ｆ斗７摺５σ第１図 ・４５≧６２巧む少乙方ρ伊Ｊ＋：ｔｓ半・導・不トノ
リノブー一ソ゛う６友３１１不７１社口 第２図（Ｉ硝２） 第 図 文３乏ｆｔ呆ＩＬ謹閃 第２図（＄＝ｎ＋） （ｂ） 拓ｉ突裟λ殖を木Ｔ桝視の 第４図
装方法を示す工程図、 第３図は他の位置決め突起を示す平面図、第４図は従来
の実装方法を示す斜視図である。 図において、 ２はＬ Ｓ ｉ ％ ２−１は信号ピン、 ２−２はガイドピン、メトｉ
とθ月Ａ原理をｊミ１ｆ斗７摺５σ第１図 ・４５≧６２巧む少乙方ρ伊Ｊ＋：ｔｓ半・導・不トノ
リノブー一ソ゛う６友３１１不７１社口 第２図（Ｉ硝２） 第 図 文３乏ｆｔ呆ＩＬ謹閃 第２図（＄＝ｎ＋） （ｂ） 拓ｉ突裟λ殖を木Ｔ桝視の 第４図
Claims (1)
- 基板（１１）の表面に半導体パッケージ（２）の信号
ピン（２−１）と接続するリフローパッド（１１−１）
群と、該半導体パッケージ（２）のガイドピン（２−２
）と対向する位置に少なくとも２個のガイドパターン（
１１−２）を同時に印刷し、該ガイドパターン（１１−
２）の表面に半田（１１−２ａ）を供給して溶融するこ
とにより位置決め用突起（１２）を形成して、該ガイド
ピン（２−２）を上記位置決め用突起（１２）に係合す
るとともに信号ピン（２−１）の先端を上記リフローパ
ッド（１１−１）に当接させ、該信号ピン（２−１）と
該リフローパッド（１１−１）に施した予備半田を溶融
してなることを特徴とする半導体パッケージの実装方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284148A JPH02129991A (ja) | 1988-11-09 | 1988-11-09 | 半導体パッケージの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284148A JPH02129991A (ja) | 1988-11-09 | 1988-11-09 | 半導体パッケージの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02129991A true JPH02129991A (ja) | 1990-05-18 |
Family
ID=17674794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63284148A Pending JPH02129991A (ja) | 1988-11-09 | 1988-11-09 | 半導体パッケージの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02129991A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297333A (en) * | 1991-09-24 | 1994-03-29 | Nec Corporation | Packaging method for flip-chip type semiconductor device |
| US7980715B2 (en) * | 2007-11-12 | 2011-07-19 | Lg Display Co., Ltd. | Backlight unit and method for manufacturing the same |
-
1988
- 1988-11-09 JP JP63284148A patent/JPH02129991A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5297333A (en) * | 1991-09-24 | 1994-03-29 | Nec Corporation | Packaging method for flip-chip type semiconductor device |
| US7980715B2 (en) * | 2007-11-12 | 2011-07-19 | Lg Display Co., Ltd. | Backlight unit and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| US6272741B1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| JPH02129991A (ja) | 半導体パッケージの実装方法 | |
| JPS61138476A (ja) | ターミナルアセンブリ | |
| JP2555720B2 (ja) | 半田バンプ部品の実装方法 | |
| JPH06204655A (ja) | プリント配線板及びその製造方法 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JPH02196455A (ja) | 半導体集積回路装置 | |
| JPH0983093A (ja) | プリント配線板 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPH0483355A (ja) | 半導体素子の実装方法 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH04261054A (ja) | 半導体パッケージのリード | |
| JPH05129370A (ja) | チツプ部品取付構造 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPH04267535A (ja) | フィルムキャリヤテープ | |
| JP2509351Y2 (ja) | 配線基材 | |
| JPH04255300A (ja) | ガイドブロックの形成方法 | |
| JPH02177390A (ja) | 表面実装型電子部品の半田付け方法 | |
| JPH0311747A (ja) | 半導体装置 | |
| JPH09191173A (ja) | 回路基板 | |
| JPH07202355A (ja) | 配線基板とその実装方法 | |
| JPS598391A (ja) | 平面実装用ハンダ板 | |
| JPH036036A (ja) | プリント配線板の製造方法及び該方法に使用するフレキシブルプリント配線板 | |
| JPS63310128A (ja) | ベアチップ実装基板及びベアチップ実装方法 |