JPH07202355A - 配線基板とその実装方法 - Google Patents
配線基板とその実装方法Info
- Publication number
- JPH07202355A JPH07202355A JP5351971A JP35197193A JPH07202355A JP H07202355 A JPH07202355 A JP H07202355A JP 5351971 A JP5351971 A JP 5351971A JP 35197193 A JP35197193 A JP 35197193A JP H07202355 A JPH07202355 A JP H07202355A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- board
- hole
- mother board
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【目的】 裏面に外部接続端子を設けた配線基板をマザ
ー基板に実装する場合に、相互の接続部の位置が分かり
難くても、実装時の位置ずれ等の実装不良が起こり難く
する。 【構成】 半導体ＬＳＩ，チップ部品等の電子部品を実
装した配線基板７の四隅の内の少なくとも２箇所以上
に、位置合わせ用の貫通孔８を形成し、又、マザー基板
10において配線基板７に形成した貫通孔８と対応する位
置に凹部11又は貫通孔を形成する。次に、配線基板７の
貫通孔８に棒状の位置合わせ用ピン12を貫通させた上、
位置合わせ用ピン12をマザー基板10の凹部11又は貫通孔
に差し込んで、配線基板７とマザー基板10との位置合わ
せを行った後、配線基板をマザー基板10に半田13で半田
付けする。
ー基板に実装する場合に、相互の接続部の位置が分かり
難くても、実装時の位置ずれ等の実装不良が起こり難く
する。 【構成】 半導体ＬＳＩ，チップ部品等の電子部品を実
装した配線基板７の四隅の内の少なくとも２箇所以上
に、位置合わせ用の貫通孔８を形成し、又、マザー基板
10において配線基板７に形成した貫通孔８と対応する位
置に凹部11又は貫通孔を形成する。次に、配線基板７の
貫通孔８に棒状の位置合わせ用ピン12を貫通させた上、
位置合わせ用ピン12をマザー基板10の凹部11又は貫通孔
に差し込んで、配線基板７とマザー基板10との位置合わ
せを行った後、配線基板をマザー基板10に半田13で半田
付けする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ＬＳＩ、チップ
部品等を搭載した配線基板とその実装方法に関するもの
である。
部品等を搭載した配線基板とその実装方法に関するもの
である。
【０００２】
【従来の技術】近年、配線基板の裏面に格子状に並んだ
外部接続端子を有する半導体パッケージ（ランドグリッ
ドアレイ，ボールグリッドアレイ等）や配線基板が出現
してきている。これは、特開昭60−49697号公報に開示
されるような半導体ＩＣを搭載したチップキャリアの下
面内側に接続部分を有するものである。
外部接続端子を有する半導体パッケージ（ランドグリッ
ドアレイ，ボールグリッドアレイ等）や配線基板が出現
してきている。これは、特開昭60−49697号公報に開示
されるような半導体ＩＣを搭載したチップキャリアの下
面内側に接続部分を有するものである。
【０００３】図３は、従来の配線基板をマザー基板に実
装したときの断面図で、１は半導体ＩＣ、２は端子電極
パッド、３は半田、４は配線基板、５はマザー基板であ
る。これらのパッケージは、従来のチップキャリアのよ
うに、配線基板のサイド部に外部接続端子を設けたもの
に比べて、マザー基板５への実装面積が小さくなるとい
う特徴がある。このため、この種のパッケージは、高密
度化を図る手段として大変有効な方法とされており、高
密度を要するようなデバイスにおいては、パッケージの
裏面に外部接続端子を設けたパッケージが使われ始めて
いる。
装したときの断面図で、１は半導体ＩＣ、２は端子電極
パッド、３は半田、４は配線基板、５はマザー基板であ
る。これらのパッケージは、従来のチップキャリアのよ
うに、配線基板のサイド部に外部接続端子を設けたもの
に比べて、マザー基板５への実装面積が小さくなるとい
う特徴がある。このため、この種のパッケージは、高密
度化を図る手段として大変有効な方法とされており、高
密度を要するようなデバイスにおいては、パッケージの
裏面に外部接続端子を設けたパッケージが使われ始めて
いる。
【０００４】ところで、これらのパッケージをマザー基
板５に実装する場合、端子電極パッド２とマザー基板５
に設けた端子とをペースト状の半田３等によって半田付
けする。
板５に実装する場合、端子電極パッド２とマザー基板５
に設けた端子とをペースト状の半田３等によって半田付
けする。
【０００５】
【発明が解決しようとする課題】ところが、外部接続端
子が裏面に設けられている配線基板４をマザー基板５の
上に実装するときには、相互の接続部の位置が分かり難
いために、実装時に位置ずれ等の実装不良を起こし易い
という問題があった。
子が裏面に設けられている配線基板４をマザー基板５の
上に実装するときには、相互の接続部の位置が分かり難
いために、実装時に位置ずれ等の実装不良を起こし易い
という問題があった。
【０００６】本発明は、このような問題に鑑みてなされ
たもので、配線基板とマザー基板との接続部の位置が分
かり難くても、実装時に位置ずれ等の実装不良を起こし
難い配線基板とその実装方法を提供することを目的とす
る。
たもので、配線基板とマザー基板との接続部の位置が分
かり難くても、実装時に位置ずれ等の実装不良を起こし
難い配線基板とその実装方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、半導体ＬＳ
Ｉ，チップ部品等の電子部品を実装した配線基板の四隅
の内の少なくとも２箇所以上に、位置合わせ用の貫通孔
を形成すると共に、マザー基板に配線基板の貫通孔と対
応する位置に凹部又は貫通孔を形成し、配線基板の貫通
孔に貫通させた棒状の位置合わせ用ピンを、マザー基板
に形成した凹部又は貫通孔に差し込んで、配線基板とマ
ザー基板との位置合わせを行うようにしたものである。
Ｉ，チップ部品等の電子部品を実装した配線基板の四隅
の内の少なくとも２箇所以上に、位置合わせ用の貫通孔
を形成すると共に、マザー基板に配線基板の貫通孔と対
応する位置に凹部又は貫通孔を形成し、配線基板の貫通
孔に貫通させた棒状の位置合わせ用ピンを、マザー基板
に形成した凹部又は貫通孔に差し込んで、配線基板とマ
ザー基板との位置合わせを行うようにしたものである。
【０００８】
【作用】本発明によれば、電子部品を実装した配線基板
とマザー基板との実装位置決めが、実装時の位置ずれ等
の実装不良を起こすことなく、容易に行えるようになる
と共に、部品実装に特別な部品実装機が必要なくなる
上、不良が出たときの部品リペアも容易に行えるように
なる。
とマザー基板との実装位置決めが、実装時の位置ずれ等
の実装不良を起こすことなく、容易に行えるようになる
と共に、部品実装に特別な部品実装機が必要なくなる
上、不良が出たときの部品リペアも容易に行えるように
なる。
【０００９】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１０】図１は本発明の一実施例の配線基板の斜視
図、図２は本発明の一実施例の配線基板をマザー基板に
実装したときの断面図であり、６は半導体ＩＣ、７は配
線基板、８は貫通孔、９は端子電極パッド、10はマザー
基板、11は凹部、12は位置合わせ用ピン、13は半田であ
る。
図、図２は本発明の一実施例の配線基板をマザー基板に
実装したときの断面図であり、６は半導体ＩＣ、７は配
線基板、８は貫通孔、９は端子電極パッド、10はマザー
基板、11は凹部、12は位置合わせ用ピン、13は半田であ
る。
【００１１】アルミナとホウ珪酸鉛ガラスとからなるガ
ラス・セラミック製の配線基板７の四隅には、実装用の
貫通孔８がパンチ或いはドリルで製造時に形成され、配
線基板７の表面には、Ｃuからなる配線パターンが形成
される。又、配線基板７の基板実装面には、マトリック
ス状に外部接続用の端子電極パッド９が形成され、チッ
プ実装面には、半導体ＩＣ６がボンディングされる。
ラス・セラミック製の配線基板７の四隅には、実装用の
貫通孔８がパンチ或いはドリルで製造時に形成され、配
線基板７の表面には、Ｃuからなる配線パターンが形成
される。又、配線基板７の基板実装面には、マトリック
ス状に外部接続用の端子電極パッド９が形成され、チッ
プ実装面には、半導体ＩＣ６がボンディングされる。
【００１２】又、ガラス・エポキシ樹脂からなるマザー
基板10には、配線基板７の実装用の端子電極パッド９が
形成，配線され、又、凹部11が配線基板７に形成した貫
通孔８と対応する位置にドリルで形成される。
基板10には、配線基板７の実装用の端子電極パッド９が
形成，配線され、又、凹部11が配線基板７に形成した貫
通孔８と対応する位置にドリルで形成される。
【００１３】このような構成の本実施例の配線基板７の
マザー基板10への実装方法について説明する。
マザー基板10への実装方法について説明する。
【００１４】先ず、配線基板７の四隅に形成した貫通孔
８の径より若干小さい径のステンレス製の棒状の位置合
わせ用ピン12を貫通孔８に、位置合わせ用ピン12の先端
が貫通孔８から突出するまで挿入して固定する。
８の径より若干小さい径のステンレス製の棒状の位置合
わせ用ピン12を貫通孔８に、位置合わせ用ピン12の先端
が貫通孔８から突出するまで挿入して固定する。
【００１５】又、マザー基板10の端子電極パッド９に半
田13を供給する。
田13を供給する。
【００１６】そして、位置合わせ用ピン12の先端部をマ
ザー基板10の凹部11に嵌合させて、配線基板７をマザー
基板10の端子電極パッド９に供給した半田13に接触させ
た上、位置合わせ用ピン12を貫通孔８から抜き取って、
配線基板７が実装されたマザー基板10を半田13が溶融す
る温度で加熱することにより、配線基板７をマザー基板
10に半田付けする。
ザー基板10の凹部11に嵌合させて、配線基板７をマザー
基板10の端子電極パッド９に供給した半田13に接触させ
た上、位置合わせ用ピン12を貫通孔８から抜き取って、
配線基板７が実装されたマザー基板10を半田13が溶融す
る温度で加熱することにより、配線基板７をマザー基板
10に半田付けする。
【００１７】尚、位置合わせ用ピン12を配線基板７の貫
通孔８に貫通させると共に、マザー基板10の凹部11に嵌
合させたままの状態で、配線基板７及びマザー基板10を
加熱して、半田付けを行ってもよい。
通孔８に貫通させると共に、マザー基板10の凹部11に嵌
合させたままの状態で、配線基板７及びマザー基板10を
加熱して、半田付けを行ってもよい。
【００１８】又、マザー基板10に形成した凹部11を、貫
通孔としてもよい。
通孔としてもよい。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
電子部品を実装した配線基板とマザー基板との実装位置
決めが、実装時の位置ずれ等の実装不良を起こすことな
く、容易に行えるという効果を奏する。
電子部品を実装した配線基板とマザー基板との実装位置
決めが、実装時の位置ずれ等の実装不良を起こすことな
く、容易に行えるという効果を奏する。
【００２０】又、部品実装の位置決めが容易に行えるよ
うにするため、部品実装に特別な部品実装機が必要なく
なるという効果を奏する。
うにするため、部品実装に特別な部品実装機が必要なく
なるという効果を奏する。
【００２１】更に、不良が出たときの部品リペアも容易
に行えるようなるという効果を奏する。
に行えるようなるという効果を奏する。
【図１】本発明の一実施例の配線基板の斜視図である。
【図２】本発明の一実施例の配線基板をマザー基板に実
装したときの断面図である。
装したときの断面図である。
【図３】従来の配線基板をマザー基板に実装したときの
断面図である。
断面図である。
６…半導体ＩＣ、 ７…配線基板、 ８…貫通孔、 ９
…端子電極パッド、 10…マザー基板、 11…凹部、
12…位置合わせ用ピン、 13…半田。
…端子電極パッド、 10…マザー基板、 11…凹部、
12…位置合わせ用ピン、 13…半田。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 箱谷 靖彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 三浦 和裕 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】 基板実装面にマトリックスに配置された
外部接続端子を有する配線基板において、 少なくとも２つ以上の位置合わせ用貫通孔が設けられて
いることを特徴する配線基板。 - 【請求項２】 位置合わせ用の貫通孔が四隅に設けられ
ていることを特徴とする請求項１記載の配線基板。 - 【請求項３】 １つの半導体チップを有することを特徴
とする請求項１記載の配線基板。 - 【請求項４】 少なくとも２つ以上設けた位置合わせ用
の貫通孔に棒状物を貫通させた上、前記貫通孔の裏面か
ら突出した前記棒状物を、マザー基板に設けた貫通孔或
いは凹部に挿入して、前記マザー基板との位置合わせを
行うことを特徴とする配線基板の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5351971A JPH07202355A (ja) | 1993-12-29 | 1993-12-29 | 配線基板とその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5351971A JPH07202355A (ja) | 1993-12-29 | 1993-12-29 | 配線基板とその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202355A true JPH07202355A (ja) | 1995-08-04 |
Family
ID=18420888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5351971A Pending JPH07202355A (ja) | 1993-12-29 | 1993-12-29 | 配線基板とその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202355A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015151292A1 (ja) * | 2014-04-04 | 2015-10-08 | 三菱電機株式会社 | プリント配線板ユニット |
-
1993
- 1993-12-29 JP JP5351971A patent/JPH07202355A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015151292A1 (ja) * | 2014-04-04 | 2015-10-08 | 三菱電機株式会社 | プリント配線板ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570505A (en) | Method of manufacturing a circuit module | |
| KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| US5533665A (en) | Method of making a printed circuit board with adaptor pins | |
| JPH02100392A (ja) | 回路板と半田付けの方法 | |
| US6182884B1 (en) | Method and apparatus for reworking ceramic ball grid array or ceramic column grid array on circuit cards | |
| JP2001203435A (ja) | ボールグリッドアレイ型パッケージの接続構造 | |
| US6272741B1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| US4851966A (en) | Method and apparatus of printed circuit board assembly with optimal placement of components | |
| JP2001177235A (ja) | モジュール基板接合方法 | |
| US20020040810A1 (en) | Mounting electronic components | |
| JPH07202355A (ja) | 配線基板とその実装方法 | |
| JPH06334294A (ja) | プリント配線構造 | |
| JP2752038B2 (ja) | Ｂｇａ−ｐｇａ変換装置 | |
| JPH08330716A (ja) | ボールグリッドアレイの製造方法 | |
| JPH0823163A (ja) | 基板の実装方法 | |
| JPH10326961A (ja) | 配線基板のバンプ形成方法 | |
| JPS62243347A (ja) | 面付可能な電子部品 | |
| JP3239071B2 (ja) | ボール・グリッド・アレイ（ｂｇａ）とその製造方法および電子装置 | |
| JPH1187873A (ja) | 配線板及びその製造方法並びに半導体装置 | |
| JPH09162527A (ja) | Ｂｇａ実装用プリント基板 | |
| JP3608258B2 (ja) | プリント基板実装構造および実装方法 | |
| KR19990004363A (ko) | 솔더 공급용기구 및 이를 이용한 솔더링 방법 | |
| US20020079132A1 (en) | Structure for inspecting electrical component alignment | |
| KR20020055197A (ko) | 반도체 칩 실장 지그 | |
| JPH09213744A (ja) | 半導体装置及びその製造方法 |