JPH09162527A - Bga実装用プリント基板 - Google Patents
Bga実装用プリント基板Info
- Publication number
- JPH09162527A JPH09162527A JP32424695A JP32424695A JPH09162527A JP H09162527 A JPH09162527 A JP H09162527A JP 32424695 A JP32424695 A JP 32424695A JP 32424695 A JP32424695 A JP 32424695A JP H09162527 A JPH09162527 A JP H09162527A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- bga
- circuit board
- printed circuit
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 BGAのプリント基板への実装時における搭
載位置ずれの確認、および、その修正を容易に行なうこ
とができない点。 【解決手段】 ボールグリッドアレー(BGA)1の実
装用のプリント基板4において、正常な位置に実装され
るボールグリッドアレー1の各はんだバンプ2に対応す
るそれぞれの位置(ランド5)に、凹みを形成する非貫
通スルーホール3を設け、各非貫通スルーホール3にボ
ールグリッドアレー1の各はんだバンプ2を嵌入しては
んだ付けする。
載位置ずれの確認、および、その修正を容易に行なうこ
とができない点。 【解決手段】 ボールグリッドアレー(BGA)1の実
装用のプリント基板4において、正常な位置に実装され
るボールグリッドアレー1の各はんだバンプ2に対応す
るそれぞれの位置(ランド5)に、凹みを形成する非貫
通スルーホール3を設け、各非貫通スルーホール3にボ
ールグリッドアレー1の各はんだバンプ2を嵌入しては
んだ付けする。
Description
【0001】
【発明の属する技術分野】本発明は、ボールグリッドア
レー(Ball Grid Array:以下BGAと記載)を実装搭載
するプリント基板に関し、特に、BGA搭載時の搭載位
置決めを容易とするのに好適なBGA実装用プリント基
板に関するものである。
レー(Ball Grid Array:以下BGAと記載)を実装搭載
するプリント基板に関し、特に、BGA搭載時の搭載位
置決めを容易とするのに好適なBGA実装用プリント基
板に関するものである。
【0002】
【従来の技術】従来よりコンピュータの中央演算処理装
置(Central Processing Unit:CPU)等に使用されて
いるパッケージは、その多くがPGA(Pin Grid Arra
y)と呼ばれるものである。このPGAパッケージはセ
ラミック、またはプラスティックボディから2.54mm
ピッチ(グリッド上)でピンリードがでているものであ
り、貫通スルーホールを用いてプリント基板に実装され
る。そのため、表面実装部品と比較するとどうしても部
品実装効率や配線効率が悪くなってしまう。
置(Central Processing Unit:CPU)等に使用されて
いるパッケージは、その多くがPGA(Pin Grid Arra
y)と呼ばれるものである。このPGAパッケージはセ
ラミック、またはプラスティックボディから2.54mm
ピッチ(グリッド上)でピンリードがでているものであ
り、貫通スルーホールを用いてプリント基板に実装され
る。そのため、表面実装部品と比較するとどうしても部
品実装効率や配線効率が悪くなってしまう。
【0003】また、バス信号やI/O信号、あるいはメ
モリ信号等の制御を行うチップセットは、制御信号が大
量に入出力するため、部品実装効率と配線効率に優れる
狭ピッチで多ピン(200〜400ピンクラス)のQF
P(Quad Flat Package)が多く使用されている。この部
品実装効率と配線効率に優れるQFPでは、QFPのピ
ンピッチを狭くし、またQFPパッケージサイズを大き
くして、多ピン化への対応を図っている。その結果、ピ
ンピッチ0.3mmで、パッケージサイズ□40程度まで
のものに到達している(例えば384ピンQFP)。
モリ信号等の制御を行うチップセットは、制御信号が大
量に入出力するため、部品実装効率と配線効率に優れる
狭ピッチで多ピン(200〜400ピンクラス)のQF
P(Quad Flat Package)が多く使用されている。この部
品実装効率と配線効率に優れるQFPでは、QFPのピ
ンピッチを狭くし、またQFPパッケージサイズを大き
くして、多ピン化への対応を図っている。その結果、ピ
ンピッチ0.3mmで、パッケージサイズ□40程度まで
のものに到達している(例えば384ピンQFP)。
【0004】しかし、これ以上のピンピッチの縮小化、
およびパッケージサイズの拡大は、パッケージを製造す
ることは可能であっても、プリント基板との接続(はん
だ付け)が、これまでのはんだペーストを印刷してリフ
ローする実装技術では困難となる。この問題を解消する
ための技術としては、シリコンチップを直接プリント基
板に実装し、ワイヤボンディングにより電気的接続をす
る技術(Chip On Board)や、シリコンチップをポリイ
ミドテープ上に実装し、テープごとプリント基板に熱圧
着する技術(Tape Carrier Pacage)、あるいは、ボー
ルグリッドアレー(BGA)技術がある。
およびパッケージサイズの拡大は、パッケージを製造す
ることは可能であっても、プリント基板との接続(はん
だ付け)が、これまでのはんだペーストを印刷してリフ
ローする実装技術では困難となる。この問題を解消する
ための技術としては、シリコンチップを直接プリント基
板に実装し、ワイヤボンディングにより電気的接続をす
る技術(Chip On Board)や、シリコンチップをポリイ
ミドテープ上に実装し、テープごとプリント基板に熱圧
着する技術(Tape Carrier Pacage)、あるいは、ボー
ルグリッドアレー(BGA)技術がある。
【0005】このBGAは、ピンリードを、ボール状の
はんだ、すなわち、はんだバンプとしたものであり、Q
FPの200〜300ピンパッケージのサイズで、40
0〜500ピンクラスのものをピンリードピッチ1.2
7mmで実現できる。そのため、従来のはんだペースト印
刷による実装技術の延長で搭載でき多ピン化への移行が
容易にできる。しかし、このBGAは、そのピンリード
がパッケージの下にあるため、実装時、はんだ接続部が
目視によって確認できない。従って、搭載ずれが生じて
も確認できない問題がある。このようなBGAの搭載ず
れを解決するために、従来は、プリント基板に、BGA
外形の基準となる印を、銅箔、または、シルクスクリー
ン等で印し、大きくずれて搭載したものの確認程度がで
きるようにしている。しかし、BGAの搭載ずれを効果
的に確認し、修正することはできない。
はんだ、すなわち、はんだバンプとしたものであり、Q
FPの200〜300ピンパッケージのサイズで、40
0〜500ピンクラスのものをピンリードピッチ1.2
7mmで実現できる。そのため、従来のはんだペースト印
刷による実装技術の延長で搭載でき多ピン化への移行が
容易にできる。しかし、このBGAは、そのピンリード
がパッケージの下にあるため、実装時、はんだ接続部が
目視によって確認できない。従って、搭載ずれが生じて
も確認できない問題がある。このようなBGAの搭載ず
れを解決するために、従来は、プリント基板に、BGA
外形の基準となる印を、銅箔、または、シルクスクリー
ン等で印し、大きくずれて搭載したものの確認程度がで
きるようにしている。しかし、BGAの搭載ずれを効果
的に確認し、修正することはできない。
【0006】これまで表面実装部品の代表とされるQF
Pパッケージは数多く出回っており、これらを自動搭載
する実装技術等は確立されている。BGAも搭載につい
てはQFPと同一技術で行うことができる。しかし、自
動搭載後のずれについてはどちらも手作業にて修正を行
っているため、QFPとBGAのパッケージ外形が大き
く影響する。例えば、QFPは、ピンリードがモールド
パッケージの外に出ているので、搭載ずれの修正を行う
とき、QFP搭載ランドとピンリードとのずれを真上か
ら目視により確認して修正することができる。
Pパッケージは数多く出回っており、これらを自動搭載
する実装技術等は確立されている。BGAも搭載につい
てはQFPと同一技術で行うことができる。しかし、自
動搭載後のずれについてはどちらも手作業にて修正を行
っているため、QFPとBGAのパッケージ外形が大き
く影響する。例えば、QFPは、ピンリードがモールド
パッケージの外に出ているので、搭載ずれの修正を行う
とき、QFP搭載ランドとピンリードとのずれを真上か
ら目視により確認して修正することができる。
【0007】しかし、BGAは、前述したようにピンリ
ードをはんだバンプにして表面実装部品としたものであ
るため、BGAのはんだ付け部分は、パッケージとプリ
ント基板との間に挟まれて隠れてしまい目視による確認
ができない。従って、BGAのピンリードであるはんだ
ボールが確実にプリント基板のランド上の正常な位置に
搭載されているか否かを確認するには、BGA搭載後、
その搭載プリント基板を真横2方向(X、Y方向)から
見ることしかできない。
ードをはんだバンプにして表面実装部品としたものであ
るため、BGAのはんだ付け部分は、パッケージとプリ
ント基板との間に挟まれて隠れてしまい目視による確認
ができない。従って、BGAのピンリードであるはんだ
ボールが確実にプリント基板のランド上の正常な位置に
搭載されているか否かを確認するには、BGA搭載後、
その搭載プリント基板を真横2方向(X、Y方向)から
見ることしかできない。
【0008】また、電気的接続については、導通テスト
やインサーキットテスト等で確認するが、この時点で、
はんだ付け不良(未接続、はんだブリッジ)が確認され
た場合、BGAでは、部品交換やはんだ修正が極めて困
難である。このためBGAでは最初のはんだ付けの際に
確実に接続する必要がある。尚、このようなBGAに関
しては、例えば、関口存哉、田中省二共著「わかりやす
い集積回路 《電子科学シリーズ》23」(1979年
産報出版株式会社発行)の第133〜137頁に「フ
ェース・ボンディング技術/ボール・ボンディング法」
として記載されている。
やインサーキットテスト等で確認するが、この時点で、
はんだ付け不良(未接続、はんだブリッジ)が確認され
た場合、BGAでは、部品交換やはんだ修正が極めて困
難である。このためBGAでは最初のはんだ付けの際に
確実に接続する必要がある。尚、このようなBGAに関
しては、例えば、関口存哉、田中省二共著「わかりやす
い集積回路 《電子科学シリーズ》23」(1979年
産報出版株式会社発行)の第133〜137頁に「フ
ェース・ボンディング技術/ボール・ボンディング法」
として記載されている。
【0009】
【発明が解決しようとする課題】解決しようとする問題
点は、従来の技術では、BGAのプリント基板への実装
時における搭載位置ずれの確認、および、その修正を容
易に行なうことができない点である。本発明の目的は、
これら従来技術の課題を解決し、実装作業の効率化およ
び高信頼化を可能とするBGA実装用プリント基板を提
供することである。
点は、従来の技術では、BGAのプリント基板への実装
時における搭載位置ずれの確認、および、その修正を容
易に行なうことができない点である。本発明の目的は、
これら従来技術の課題を解決し、実装作業の効率化およ
び高信頼化を可能とするBGA実装用プリント基板を提
供することである。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、本発明のBGA実装用プリント基板は、(1)ボー
ルグリッドアレー(BGA)1の実装用のプリント基板
4において、正常に実装されるボールグリッドアレー1
の各はんだバンプ2に対応する位置に凹み3,3’を設
け、各凹み3,3’にボールグリッドアレー1の各はん
だバンプ2を嵌入してはんだ付けすることを特徴とす
る。また、(2)上記(1)に記載のBGA実装用プリ
ント基板において、ランド5内に凹み3,3’を設ける
ことを特徴とする。また、(3)上記(1)、もしく
は、(2)のいずれかに記載のBGA実装用プリント基
板において、凹み3,3’は、非貫通スルーホールから
なることを特徴とする。
め、本発明のBGA実装用プリント基板は、(1)ボー
ルグリッドアレー(BGA)1の実装用のプリント基板
4において、正常に実装されるボールグリッドアレー1
の各はんだバンプ2に対応する位置に凹み3,3’を設
け、各凹み3,3’にボールグリッドアレー1の各はん
だバンプ2を嵌入してはんだ付けすることを特徴とす
る。また、(2)上記(1)に記載のBGA実装用プリ
ント基板において、ランド5内に凹み3,3’を設ける
ことを特徴とする。また、(3)上記(1)、もしく
は、(2)のいずれかに記載のBGA実装用プリント基
板において、凹み3,3’は、非貫通スルーホールから
なることを特徴とする。
【0011】
【発明の実施の形態】本発明においては、例えば、図1
に示すように、BGA実装用プリント基板4上の、BG
A搭載用のランド5の中央に、非貫通スルーホール3を
設けて凹みをつける。尚、非貫通スルーホール3の穴径
は、凹みの部分にBGA1の球形はんだバンプ2の円弧
の一部がはまるように決定する。このような凹みを設け
ることにより、BGAの搭載ずれが発生した場合は、球
形はんだバンプ2が非貫通スルーホール3の凹みにはま
っていないということになる。従って、手作業による搭
載ずれの修正では、目視による確認は必要なく、はんだ
バンプ2が非貫通スルーホール3にはまる感覚のみで正
常な位置に搭載できる。このことにより、BGA搭載ず
れを容易に修正でき、確実にはんだ付けを行うことがで
きる。また、非貫通スルーホール3を使用することで配
線効率の向上を図ることができる。
に示すように、BGA実装用プリント基板4上の、BG
A搭載用のランド5の中央に、非貫通スルーホール3を
設けて凹みをつける。尚、非貫通スルーホール3の穴径
は、凹みの部分にBGA1の球形はんだバンプ2の円弧
の一部がはまるように決定する。このような凹みを設け
ることにより、BGAの搭載ずれが発生した場合は、球
形はんだバンプ2が非貫通スルーホール3の凹みにはま
っていないということになる。従って、手作業による搭
載ずれの修正では、目視による確認は必要なく、はんだ
バンプ2が非貫通スルーホール3にはまる感覚のみで正
常な位置に搭載できる。このことにより、BGA搭載ず
れを容易に修正でき、確実にはんだ付けを行うことがで
きる。また、非貫通スルーホール3を使用することで配
線効率の向上を図ることができる。
【0012】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図1は、本発明のBGA実装用プリント基板
の本発明に係る構成の第1の実施例を示す側断面図であ
り、図2は、図1におけるBGA実装用プリント基板と
BGAパッケージの代表的な外形を示す上面および正面
図である。図2において、1はBGAパッケージ、2は
はんだバンプ、4は本発明に係るBGA実装用プリント
基板である。本例のBGAパッケージ1には、球形をし
たはんだバンプ2が、1.27mmピッチで縦横に整列し
ており、この部分(はんだバンプ2)で、BGA実装用
プリント基板4とのはんだ接続ができる。
説明する。図1は、本発明のBGA実装用プリント基板
の本発明に係る構成の第1の実施例を示す側断面図であ
り、図2は、図1におけるBGA実装用プリント基板と
BGAパッケージの代表的な外形を示す上面および正面
図である。図2において、1はBGAパッケージ、2は
はんだバンプ、4は本発明に係るBGA実装用プリント
基板である。本例のBGAパッケージ1には、球形をし
たはんだバンプ2が、1.27mmピッチで縦横に整列し
ており、この部分(はんだバンプ2)で、BGA実装用
プリント基板4とのはんだ接続ができる。
【0013】図1において、特に図1(b)に詳細に示
すように、BGA実装用プリント基板3には、全てのB
GA搭載用ランド5の中央に、非貫通スルーホール3を
設け、凹みを形成している。各はんだバンプ2は球形で
あり、そのため、BGAパッケージ1がBGA実装用プ
リント基板3に正常に搭載されると、各はんだバンプ2
の円弧の一部が非貫通スルーホール3にはまった状態に
なる。
すように、BGA実装用プリント基板3には、全てのB
GA搭載用ランド5の中央に、非貫通スルーホール3を
設け、凹みを形成している。各はんだバンプ2は球形で
あり、そのため、BGAパッケージ1がBGA実装用プ
リント基板3に正常に搭載されると、各はんだバンプ2
の円弧の一部が非貫通スルーホール3にはまった状態に
なる。
【0014】ここで、搭載ずれを起こした場合は、BG
Aパッケージ1の各はんだバンプ2は、非貫通スルーホ
ール3にはまらず、BGA搭載用ランド5の上に乗り上
げた状態となる。このようにして搭載ずれが発生した場
合は、BGA搭載用ランド5の上に乗り上げたはんだバ
ンプ2を、非貫通スルーホール3にはめこむように、手
で修正すれば良い。また、BGAパッケージ1を、BG
A実装用プリント基板3の正常な位置に搭載できたかど
うかの確認は、はんだバンプ2が非貫通スルーホール3
にはまる感触により確認することができる。
Aパッケージ1の各はんだバンプ2は、非貫通スルーホ
ール3にはまらず、BGA搭載用ランド5の上に乗り上
げた状態となる。このようにして搭載ずれが発生した場
合は、BGA搭載用ランド5の上に乗り上げたはんだバ
ンプ2を、非貫通スルーホール3にはめこむように、手
で修正すれば良い。また、BGAパッケージ1を、BG
A実装用プリント基板3の正常な位置に搭載できたかど
うかの確認は、はんだバンプ2が非貫通スルーホール3
にはまる感触により確認することができる。
【0015】図3は、本発明のBGA実装用プリント基
板の本発明に係る構成の第2の実施例を示す側断面図で
ある。本例においては、図1における非貫通スルーホー
ル3の穴径を大きくした非貫通スルーホール3’を設け
ている。このように、非貫通スルーホール3’の穴径を
大きくすることにより、BGAパッケージ1の各はんだ
バンプ2は、非貫通スルーホール3’が形成する凹みに
完全に入ってしまう。この場合、図1に示した例に比
べ、搭載ずれの確認および修正がさらに容易となる。
板の本発明に係る構成の第2の実施例を示す側断面図で
ある。本例においては、図1における非貫通スルーホー
ル3の穴径を大きくした非貫通スルーホール3’を設け
ている。このように、非貫通スルーホール3’の穴径を
大きくすることにより、BGAパッケージ1の各はんだ
バンプ2は、非貫通スルーホール3’が形成する凹みに
完全に入ってしまう。この場合、図1に示した例に比
べ、搭載ずれの確認および修正がさらに容易となる。
【0016】以上、図1〜図3を用いて説明したよう
に、本実施例のBGA実装用プリント基板では、BGA
の搭載用ランドの中央に非貫通スルーホールを設け、凹
みを形成している。そして、この凹みに、BGAパッケ
ージの各球形はんだバンプを嵌入させることにより、B
GAの搭載ずれを容易に確認でき、かつ修正でき、はん
だ付け作業を高信頼に行うことができる。
に、本実施例のBGA実装用プリント基板では、BGA
の搭載用ランドの中央に非貫通スルーホールを設け、凹
みを形成している。そして、この凹みに、BGAパッケ
ージの各球形はんだバンプを嵌入させることにより、B
GAの搭載ずれを容易に確認でき、かつ修正でき、はん
だ付け作業を高信頼に行うことができる。
【0017】尚、本発明は、図1〜図3を用いて説明し
た実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能である。例えば、本実施
例では、ランド上に非貫通スルーホールを設け、凹みを
形成しているが、ランドレスの配線パターン上でも、ま
た、非貫通スルーホール以外による凹みを形成するもの
でも良い。
た実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能である。例えば、本実施
例では、ランド上に非貫通スルーホールを設け、凹みを
形成しているが、ランドレスの配線パターン上でも、ま
た、非貫通スルーホール以外による凹みを形成するもの
でも良い。
【0018】
【発明の効果】本発明によれば、BGAのプリント基板
への実装時における搭載位置ずれの確認、および、その
修正を容易に行なうことができ、実装作業の効率化およ
び高信頼化が可能である。
への実装時における搭載位置ずれの確認、および、その
修正を容易に行なうことができ、実装作業の効率化およ
び高信頼化が可能である。
【図1】本発明のBGA実装用プリント基板の本発明に
係る構成の第1の実施例を示す側断面図である。
係る構成の第1の実施例を示す側断面図である。
【図2】図1におけるBGA実装用プリント基板とBG
Aパッケージの代表的な外形を示す上面および正面図で
ある。
Aパッケージの代表的な外形を示す上面および正面図で
ある。
【図3】本発明のBGA実装用プリント基板の本発明に
係る構成の第2の実施例を示す側断面図である。
係る構成の第2の実施例を示す側断面図である。
1:BGAパッケージ、2:はんだバンプ、3,3’:
非貫通スルーホール、4:BGA実装用プリント基板、
5:BGA搭載用ランド。
非貫通スルーホール、4:BGA実装用プリント基板、
5:BGA搭載用ランド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水野 秀明 愛知県尾張旭市晴丘町池上1番地 株式会 社日立製作所オフィスシステム事業部内
Claims (3)
- 【請求項1】 ボールグリッドアレー(BGA)の実装
用のプリント基板において、正常に実装される上記ボー
ルグリッドアレーの各はんだバンプに対応する位置に凹
みを設け、該各凹みに上記ボールグリッドアレーの各は
んだバンプを嵌入してはんだ付けすることを特徴とする
BGA実装用プリント基板。 - 【請求項2】 請求項1に記載のBGA実装用プリント
基板において、ランド内に上記凹みを設けることを特徴
とするBGA実装用プリント基板。 - 【請求項3】 請求項1、もしくは、請求項2のいずれ
かに記載のBGA実装用プリント基板において、上記凹
みは、非貫通スルーホールからなることを特徴とするB
GA実装用プリント基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32424695A JPH09162527A (ja) | 1995-12-13 | 1995-12-13 | Bga実装用プリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32424695A JPH09162527A (ja) | 1995-12-13 | 1995-12-13 | Bga実装用プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09162527A true JPH09162527A (ja) | 1997-06-20 |
Family
ID=18163668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32424695A Pending JPH09162527A (ja) | 1995-12-13 | 1995-12-13 | Bga実装用プリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09162527A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123774A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | プリント回路板、電子機器、およびプリント回路板の製造方法 |
JP2020191436A (ja) * | 2019-05-22 | 2020-11-26 | レノボ・シンガポール・プライベート・リミテッド | 基板、電子基板および電子基板の製造方法 |
-
1995
- 1995-12-13 JP JP32424695A patent/JPH09162527A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123774A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | プリント回路板、電子機器、およびプリント回路板の製造方法 |
JP2020191436A (ja) * | 2019-05-22 | 2020-11-26 | レノボ・シンガポール・プライベート・リミテッド | 基板、電子基板および電子基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8232641B2 (en) | Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure | |
US5744827A (en) | Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements | |
US6493240B2 (en) | Interposer for connecting two substrates and resulting assembly | |
JPH07202378A (ja) | パッケージ化電子ハードウェア・ユニット | |
JP2982729B2 (ja) | 半導体装置 | |
US20030235044A1 (en) | Electronic circuit board manufacturing process and associated apparatus | |
KR20050030126A (ko) | 반도체 집적 회로 장치 및 전자 기기 | |
US8927878B2 (en) | Printed circuit board and electronic apparatus thereof | |
JP2006344789A (ja) | 電子回路モジュール及び半導体パッケージ | |
US6272741B1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
JP3833124B2 (ja) | 表示装置 | |
JPH1174637A (ja) | 電子回路基板 | |
JP3166490B2 (ja) | Bga型半導体装置 | |
US6038135A (en) | Wiring board and semiconductor device | |
JPH09162527A (ja) | Bga実装用プリント基板 | |
JPH10189863A (ja) | 実装用基板 | |
CN213718311U (zh) | 印制电路板、芯片和电子设备 | |
JPH06112395A (ja) | 混成集積回路装置 | |
JPH11163489A (ja) | 電子部品の実装構造 | |
JP2001053399A (ja) | 表面実装ユニット | |
JP3508739B2 (ja) | インターポーザ基板 | |
JPH05251840A (ja) | 半導体装置モジュール | |
JPH0983093A (ja) | プリント配線板 | |
JPH10335520A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
JP3239071B2 (ja) | ボール・グリッド・アレイ(bga)とその製造方法および電子装置 |