CN103700635A - 一种带腔体的芯片封装结构及其封装方法 - Google Patents

一种带腔体的芯片封装结构及其封装方法 Download PDF

Info

Publication number
CN103700635A
CN103700635A CN201310727342.9A CN201310727342A CN103700635A CN 103700635 A CN103700635 A CN 103700635A CN 201310727342 A CN201310727342 A CN 201310727342A CN 103700635 A CN103700635 A CN 103700635A
Authority
CN
China
Prior art keywords
chip
plastic
sealed body
leadframe
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310727342.9A
Other languages
English (en)
Other versions
CN103700635B (zh
Inventor
周浩楠
张威
苏卫国
李宋
陈广忠
詹清颖
张亚婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Jingxin Sensor Technology Co ltd
Original Assignee
BEIJING BEETECH TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING BEETECH TECHNOLOGY Inc filed Critical BEIJING BEETECH TECHNOLOGY Inc
Priority to CN201310727342.9A priority Critical patent/CN103700635B/zh
Publication of CN103700635A publication Critical patent/CN103700635A/zh
Application granted granted Critical
Publication of CN103700635B publication Critical patent/CN103700635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种带腔体的芯片封装结构及其封装方法。本发明的芯片封装结构包括：芯片、基板、引脚框、导线和塑封体；其中，芯片的下表面设置在基板上；芯片通过导线与引脚框相连；塑封体将芯片、引脚框和基板封装，并在塑封体的底面或侧面露出引脚框；塑封体与芯片之间具有空腔，从而芯片的侧面和上表面至少存在一处与塑封体不接触的表面。本发明在塑封体与芯片之间具有空腔，从而芯片表面的敏感部位与塑封体不接触，敏感部位没有被塑封体覆盖，减少封装结构对于芯片内部结构的应力影响；进一步包括通孔，有利于芯片的通风和散热；本发明的封装方具有制作工艺简单先进、体积相对较小及散热优良等特点，从而提高电子芯片使用过程中的可靠性。

Description

一种带腔体的芯片封装结构及其封装方法
技术领域
本发明涉及半导体封装技术，具体涉及一种带腔体的芯片封装结构及其封装方法。
背景技术
在当今消费电子、汽车电子，以及要求更高的航空、航天及军工产业领域中，对电子芯片等产品具有多功能、高性能、小型化、轻量化、携带方便以及低成本等特点的要求越来越高。对这些带有I/O引脚的芯片进行封装，制成满足各种用途和要求的电子产品，需要采用晶圆级芯片尺寸封装（WL-CSP）、多芯片组件（MCM）或三维系统级封装模块（3D SiP module）等现代微电子封装技术。现代微电子封装技术的飞速发展，正不断变革着人们的工作和生活方式，促使整个世界高速迈向现代化。
微电子封装是连接半导体芯片和电子系统的一道桥梁，通常是指将半导体集成电路芯片及用来固定、保护它的基体通过热固性和热塑性材料塑封而成的模块。现有技术中的微电子封装虽然在电、热、光和机械性能方面对芯片提供了保护，但是却不能满足在一定的成本下不断增加的性能要求和可靠性、散热及功率分配等功能的需要。
发明内容
针对以上对芯片封装技术不断提出的各种要求，本发明提供一种带腔体的芯片封装结构及其封装方法，本发明的封装方法具有制作工艺先进、保证芯片不受应力影响、性能完整、体积相对较小、散热优良等特点，从而提高电子芯片使用过程中的可靠性。
本发明的一个目的在于提供一种带腔体的芯片封装结构。
本发明的芯片封装结构包括：芯片、基板、引脚框、导线和塑封体；其中，芯片的下表面设置在基板上；芯片通过导线与引脚框相连；塑封体将芯片、引脚框和基板封装，并在塑封体的底面或侧面露出引脚框；塑封体与芯片之间具有空腔，从而芯片的侧面和上表面至少存在一处与塑封体不接触的表面。
芯片的下表面通过芯片粘接物粘贴在基板上；导线通过导线粘接物或压焊工艺将芯片与引脚框相连接，为芯片导电。导线粘接物包括导电银浆或焊料等。
塑封体与芯片之间的空腔可采用在塑封体开设空腔形成。在塑封体与芯片的侧面和上表面相对应的一处或多处开设空腔，从而在芯片的侧面和上表面存在一处以上与塑封体不接触的表面。
塑封体与芯片之间的空腔也可采用密封薄膜形成。芯片的下表面粘贴在基板上，通过导线连接引脚框，密封薄膜包裹芯片、引脚框和基板，并露出引脚框的底面或侧面，将密封薄膜与引脚框的边缘密封；塑封体在密封薄膜外将其封装，并在塑封体的底面或侧面露出没有被密封薄膜包裹的引脚框，从而密封薄膜将塑封体与芯片之间形成空腔。采用密封薄膜包裹芯片，从而在塑封体与芯片之间形成空腔，芯片的侧面和上表面存在一处以上与塑封体不接触的表面。密封薄膜采用干净的薄膜，薄膜变形可以对芯片误差进行补偿。清洁的密封薄膜解决方案，可以在超净间进行封装，低成本的高密度集成封装方案。对密封薄膜和引线框加热，从而保证密封薄膜的边缘的密闭性，也保证了芯片不受封装外界的应力影响，大大提高了芯片的可靠性。
对于如MEMS压力计或惯性器件等芯片，芯片的表面存在一些应力结构的敏感部位，现有的封装技术中，芯片表面的敏感部位被塑封体覆盖，对于芯片的内部结构的应力会产生影响。本发明采用密封薄膜包裹芯片或者在塑封体与敏感部位相对应处开设空腔，从而芯片表面的敏感部位与塑封体不接触，敏感部位没有被塑封体覆盖，减少封装结构对于芯片内部结构的应力影响。
由于塑封体、芯片、导线和引脚框采用不同的物质，不同的物质具有不同的膨胀系数，在高温或者恶劣的环境下，热膨胀系数会相差很大，封装结构内部的不同物质材料就会产生应力，容易影响芯片本身的内部结构特性，或者影响金属导线的焊接点，焊接点周围产生大的应力，容易导致焊接点断裂，金属导线剥离、断路等。为了解决这个问题，本发明的芯片封装结构进一步包括通孔，在空腔与塑封体的外表面之间开设通孔。这样，芯片与塑封体之间的腔体使得芯片至少存在一处与塑封体不接触的表面，并且此处表面通过腔体与塑封体的外表面之间的通孔与外界连通，有利于芯片的通风和散热，保障芯片的性能完整和正常的功能。
通孔的边缘不紧贴导线，与导线之间具有一定的安全距离，距离在100～150um之间，以保证金属导线不外漏，在塑封体的保护中。通孔与导线之间的距离根据具体芯片的尺寸和塑封体的材料确定。
本发明的另一个目的在于提供一种带腔体的芯片封装结构的封装方法。
本发明的芯片封装结构的封装方法，包括以下步骤：
1）将芯片的下表面粘贴在基板上，通过导线将芯片与引脚框相连接；
2）制备进行包括空腔的塑封体注塑的模具；
3）进行塑封体注塑，然后冷却，形成包括空腔的塑封体；
4）塑封体将芯片、引脚框和基板封装，并与芯片之间形成空腔，在塑封体的底面或侧面露出引脚框。
本发明的芯片封装结构的封装方法，还可以采用以下步骤：
1）将芯片的下表面粘贴在基板上，通过导线将芯片与引脚框相连接；
2）采用密封薄膜包裹芯片、引脚框和基板，在芯片的上表面形成空腔，并露出引脚框的底面或侧面；
3）对密封薄膜和引脚框加热，将密封薄膜与引脚框的边缘密封；
4）制备进行塑封体注塑的模具；
5）进行塑封体注塑，然后冷却，形成塑封体；
6）塑封体将芯片、引脚框和基板封装，并在塑封体的底面或侧面露出没有被密封薄膜包裹的引脚框。
本发明的优点：
本发明采用密封薄膜包裹芯片或者在塑封体与敏感部位相对应处开设空腔，从而芯片表面的敏感部位与塑封体不接触，敏感部位没有被塑封体覆盖，减少封装结构对于芯片内部结构的应力影响；进一步包括通孔，有利于芯片的通风和散热，保障芯片的性能完整和正常的功能；本发明的封装方法进行模具注塑一次成型，减少焊接次数，具有制作工艺简单先进、保证芯片不受应力影响、性能完整、体积相对较小、散热优良等特点，从而提高电子芯片使用过程中的可靠性。
附图说明
图1为本发明的芯片封装结构的实施例一的剖面图；
图2为本发明的芯片、基板和引脚框的结构示意图，其中（a）位为俯视图，（b）为沿（a）中A-A’线的剖面图；
图3为本发明的芯片封装结构的密封薄膜包裹芯片、引脚框和基板的结构示意图；
图4为本发明的芯片封装结构的实施例二的剖面图。
具体实施方式
下面结合附图，通过实施例对本发明做进一步说明。
实施例一
如图1所示，本实施例的芯片封装结构包括：芯片1、基板2、引脚框3、导线4和塑封体5；其中，芯片1的下表面粘贴在基板2上；芯片1通过导线4与引脚框3相连；塑封体5将芯片1、引脚框3和基板2封装，并在塑封体5的侧面露出引脚框3；芯片的上表面设置有应力结构，塑封体5与芯片1的上表面相对应处开设有空腔6，从而芯片的上表面与塑封体不接触；并且空腔6与塑封体5的上表面之间开设通孔7，从而芯片的上表面没有被塑封体覆盖，保证了芯片的应力不受影响，并且与外界连通，有利于通风和散热。
塑封体5采用环氧树脂；导线4和引脚框3为金属；导线4通过导电银浆粘接将芯片1与引脚框3相连接。通孔7与导线4具有一定的安全距离。
本实施例的芯片封装结构的封装方法，包括以下步骤：
1）将芯片1的下表面粘贴在基板2上，通过导线将芯片与引脚框3相连接，如图2所示；
2）制备进行具有空腔6和通孔7的塑封体5注塑的模具，摸具的外表面为方形；
3）进行塑封体注塑，然后冷却，形成具有空腔6和通孔7的塑封体5；
4）塑封体5将芯片、引脚框和基板封装，塑封体5与芯片1的敏感部位之间具有空腔6
和通孔7，在塑封体的底面或侧面露出引脚框，如图1所示。
实施例二
本实施例的芯片封装结构包括：芯片1、基板2、引脚框3、导线4、塑封体5和密封薄膜8；其中，芯片1的下表面粘贴在基板2上；芯片1通过导线4与引脚框3相连；密封薄膜8包裹芯片、引脚框和基板，并露出引脚框的底面或侧面，将密封薄膜与引脚框的边缘密封，从而在塑封体与芯片之间形成空腔6，如图3所示；塑封体在密封薄膜外将其封装，并在塑封体的底面或侧面露出没有被密封薄膜包裹的引脚框；塑封体5与敏感部位对应的密封薄膜8之间具有通孔7，如图4所示。
本实施例中，塑封体5采用环氧树脂；密封薄膜8采用聚酯薄膜，成本很低，薄膜内干净，没有溢胶。通孔7与导线4具有一定的安全距离，芯片的尺寸1mm×1mm，导线直径0.2mm，距离通孔0.45mm，距离塑封体外边界3mm。
1）将芯片1的下表面粘贴在基板2上，通过导线将芯片与引脚框3相连接，如图2所示；
2）采用密封薄膜8包裹芯片、引脚框和基板，在芯片的上表面形成空腔6，并露出引脚框的底面或侧面，如图3所示；
3）对密封薄膜和引脚框加热，将密封薄膜与引脚框的边缘密封；
4）制备进行塑封体注塑的模具；
5）进行塑封体注塑，然后冷却，形成塑封体5，包括通孔7；
6）塑封体5将芯片、引脚框和基板封装，在塑封体5的底面或侧面露出引脚框，塑封体5与敏感部位对应的密封薄膜8之间具有通孔7，如图4所示。
最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (7)

1.一种芯片封装结构，其特征在于，所述芯片封装结构包括：芯片（1）、基板（2）、引脚框（3）、导线（4）和塑封体（5）；其中，所述芯片（1）的下表面设置在基板（2）上；芯片（1）通过导线（4）与引脚框（3）相连；所述塑封体（5）将芯片（1）、引脚框（3）和基板（2）封装，并在塑封体（5）的底面或侧面露出引脚框（3）；所述塑封体（5）与芯片（1）之间具有空腔（6），从而芯片（1）的侧面和上表面至少存在一处与塑封体（5）不接触的表面。
2.如权利要求1所述的芯片封装结构，其特征在于，在所述塑封体（5）与芯片（1）的侧面和上表面相对应的一处或多处开设空腔（6），从而在芯片（1）的侧面和上表面至少存在一处与塑封体（5）不接触的表面。
3.如权利要求1所述的芯片封装结构，其特征在于，密封薄膜（8）包裹所述芯片（1）、引脚框（3）和基板（2），并露出引脚框的底面或侧面，将密封薄膜（8）与引脚框的边缘密封；所述塑封体（5）在所述密封薄膜（8）外将其封装，从而在塑封体（5）与芯片（1）之间形成空腔（6）。
4.如权利要求2或3所述的芯片封装结构，其特征在于，进一步包括通孔（7），在空腔（6）与塑封体（5）的外表面之间开设通孔。
5.如权利要求4所述的芯片封装结构，其特征在于，所述通孔（7）的边缘不紧贴导线（4），与导线（4）之间具有一定的安全距离，距离在100～150um之间。
6.一种权利要求1所述的芯片封装结构的封装方法，其特征在于，包括以下步骤：
1）将芯片的下表面粘贴在基板上，通过导线将芯片与引脚框相连接；
2）制备进行包括空腔的塑封体注塑的模具；
3）进行塑封体注塑，然后冷却，形成包括空腔的塑封体；
4）塑封体将芯片、引脚框和基板封装，并与芯片之间形成空腔，在塑封体的底面或侧面露出引脚框。
7.一种权利要求1所述的芯片封装结构的封装方法，其特征在于，包括以下步骤：
1）将芯片的下表面粘贴在基板上，通过导线将芯片与引脚框相连接；
2）采用密封薄膜包裹芯片、引脚框和基板，在芯片的上表面形成空腔，并露出引脚框的
底面或侧面；
3）对密封薄膜和引脚框加热，将密封薄膜与引脚框的边缘密封；
4）制备进行塑封体注塑的模具；
5）进行塑封体注塑，然后冷却，形成塑封体；
6）塑封体将芯片、引脚框和基板封装，并在塑封体的底面或侧面露出没有被密封薄膜包裹的引脚框。
CN201310727342.9A 2013-12-25 2013-12-25 一种带腔体的芯片封装结构及其封装方法 Active CN103700635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310727342.9A CN103700635B (zh) 2013-12-25 2013-12-25 一种带腔体的芯片封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310727342.9A CN103700635B (zh) 2013-12-25 2013-12-25 一种带腔体的芯片封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN103700635A true CN103700635A (zh) 2014-04-02
CN103700635B CN103700635B (zh) 2017-01-18

Family

ID=50362119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310727342.9A Active CN103700635B (zh) 2013-12-25 2013-12-25 一种带腔体的芯片封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN103700635B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281706A (zh) * 2015-11-06 2016-01-27 江苏长电科技股份有限公司 一种声表面波滤波器封装结构及制造方法
CN106449479A (zh) * 2016-09-30 2017-02-22 山东盛品电子技术有限公司 用于芯片区域裸露封装的单元封装体模具及精准成型模具
CN107734216A (zh) * 2016-08-12 2018-02-23 宁波舜宇光电信息有限公司 阵列摄像模组及其模塑感光组件和制造方法以及带有阵列摄像模组的电子设备
CN109524372A (zh) * 2018-12-29 2019-03-26 山东盛品电子技术有限公司 封装结构、解决传感器芯片封装后封装体内部应力的方法
CN110061069A (zh) * 2019-04-30 2019-07-26 烟台艾睿光电科技有限公司 一种wlp器件封装产品
CN110987280A (zh) * 2019-12-02 2020-04-10 歌尔科技有限公司 防水防尘压力传感器及其加工方法
CN112309872A (zh) * 2019-07-30 2021-02-02 苏州远创达科技有限公司 一种多芯片模块的封装工艺
CN112694060A (zh) * 2020-12-22 2021-04-23 青岛歌尔微电子研究院有限公司 Mems封装结构及其封装方法
US11824071B2 (en) 2016-03-28 2023-11-21 Ningbo Sunny Opotech Co., Ltd. Camera module and molded photosensitive assembly and manufacturing method thereof, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1602555A (zh) * 2001-04-10 2005-03-30 奥斯兰姆奥普托半导体有限责任公司 辐射元件的芯片引线架、辐射元件及其制造方法
CN101764114A (zh) * 2009-12-30 2010-06-30 上海凯虹电子有限公司 一种倒装式封装结构及其制作方法
US20100230693A1 (en) * 2009-03-10 2010-09-16 Nepes Led, Inc. White light emitting diode package and method of making the same
US20110291143A1 (en) * 2008-12-30 2011-12-01 Samsung Led Co., Ltd. Light-emitting-device package and a method for producing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1602555A (zh) * 2001-04-10 2005-03-30 奥斯兰姆奥普托半导体有限责任公司 辐射元件的芯片引线架、辐射元件及其制造方法
US20110291143A1 (en) * 2008-12-30 2011-12-01 Samsung Led Co., Ltd. Light-emitting-device package and a method for producing the same
US20100230693A1 (en) * 2009-03-10 2010-09-16 Nepes Led, Inc. White light emitting diode package and method of making the same
CN101764114A (zh) * 2009-12-30 2010-06-30 上海凯虹电子有限公司 一种倒装式封装结构及其制作方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281706A (zh) * 2015-11-06 2016-01-27 江苏长电科技股份有限公司 一种声表面波滤波器封装结构及制造方法
CN105281706B (zh) * 2015-11-06 2018-05-25 江苏长电科技股份有限公司 一种声表面波滤波器封装结构及制造方法
US11824071B2 (en) 2016-03-28 2023-11-21 Ningbo Sunny Opotech Co., Ltd. Camera module and molded photosensitive assembly and manufacturing method thereof, and electronic device
CN107734216A (zh) * 2016-08-12 2018-02-23 宁波舜宇光电信息有限公司 阵列摄像模组及其模塑感光组件和制造方法以及带有阵列摄像模组的电子设备
CN107734216B (zh) * 2016-08-12 2023-12-26 宁波舜宇光电信息有限公司 阵列摄像模组及其模塑感光组件和制造方法以及带有阵列摄像模组的电子设备
CN106449479A (zh) * 2016-09-30 2017-02-22 山东盛品电子技术有限公司 用于芯片区域裸露封装的单元封装体模具及精准成型模具
CN109524372A (zh) * 2018-12-29 2019-03-26 山东盛品电子技术有限公司 封装结构、解决传感器芯片封装后封装体内部应力的方法
CN110061069A (zh) * 2019-04-30 2019-07-26 烟台艾睿光电科技有限公司 一种wlp器件封装产品
CN112309872A (zh) * 2019-07-30 2021-02-02 苏州远创达科技有限公司 一种多芯片模块的封装工艺
WO2021017744A1 (zh) * 2019-07-30 2021-02-04 苏州远创达科技有限公司 一种多芯片模块的封装工艺
CN110987280A (zh) * 2019-12-02 2020-04-10 歌尔科技有限公司 防水防尘压力传感器及其加工方法
CN112694060A (zh) * 2020-12-22 2021-04-23 青岛歌尔微电子研究院有限公司 Mems封装结构及其封装方法

Also Published As

Publication number Publication date
CN103700635B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CN103700635A (zh) 一种带腔体的芯片封装结构及其封装方法
US8558367B2 (en) Semiconductor module
CN103681543B (zh) 倒装芯片封装的矩阵盖散热器
US7776648B2 (en) High thermal performance packaging for circuit dies
CN103674399B (zh) 一种应力分散mems塑封压力传感器及其制备方法
US8310045B2 (en) Semiconductor package with heat dissipation devices
TWI245437B (en) Package structure of a surface mount device light emitting diode
JP5121353B2 (ja) オーバーモールドされたｍｃｍｉｃパッケージ及びその製造方法
US20140374848A1 (en) Semiconductor sensor device with metal lid
CN104458101A (zh) 侧通气压力传感器装置
CN103515332A (zh) 半导体封装件
CN107527874B (zh) 腔式压力传感器器件
US20150035133A1 (en) Electronic modules and methods of making electronic modules
TW201312711A (zh) 塑封預模內空封裝之結構改良
WO2018113574A1 (zh) 一种贴装预包封金属导通三维封装结构的工艺方法
US9257311B2 (en) Method of fabricating a semiconductor package with heat dissipating structure having a deformed supporting portion
US9064838B2 (en) Heat spreader for integrated circuit device
CN104810462A (zh) 一种中大功率led驱动芯片的esop8引线框架
TWI425676B (zh) 半導體封裝結構
CN207503960U (zh) 一次封装成型的增强散热的封装结构
EP2545584B1 (en) Package having spaced apart heat sink
CN104112733A (zh) 用于封装半导体芯片的模制材料和方法
CN208111424U (zh) 芯片封装结构
US20090191669A1 (en) Method of encapsulating an electronic component
CN202025735U (zh) 新型引线框架结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 100085 Beijing city Haidian District on the seven Street No. 1, building 2, room 710, Shanghai

Patentee after: BEIJING WILL CREATE TECHNOLOGY Co.,Ltd.

Address before: 100085 Beijing city Haidian District on the seven Street No. 1, building 2, room 710, Shanghai

Patentee before: BEIJING BEETECH TECHNOLOGY CO.,LTD.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230619

Address after: 233010 6 # factory building in the intelligent display industrial park at the west side of H-2 Road, the south side of Xinghua Road, Changqing Township, Yuhui District, Bengbu Free Trade Pilot Zone, Bengbu City, Anhui Province

Patentee after: Anhui Jingxin Sensor Technology Co.,Ltd.

Address before: Room 710, Building 2, Huizhong, No.1 Shangdiqi Street, Haidian District, Beijing, 100085

Patentee before: BEIJING WILL CREATE TECHNOLOGY Co.,Ltd.