CN109524372A - 封装结构、解决传感器芯片封装后封装体内部应力的方法 - Google Patents

封装结构、解决传感器芯片封装后封装体内部应力的方法 Download PDF

Info

Publication number
CN109524372A
CN109524372A CN201811645507.7A CN201811645507A CN109524372A CN 109524372 A CN109524372 A CN 109524372A CN 201811645507 A CN201811645507 A CN 201811645507A CN 109524372 A CN109524372 A CN 109524372A
Authority
CN
China
Prior art keywords
chip
encapsulated layer
substrate
frame
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811645507.7A
Other languages
English (en)
Inventor
刘昭麟
邢广军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Contents Electron Technology Co Ltd
Original Assignee
Shandong Contents Electron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Contents Electron Technology Co Ltd filed Critical Shandong Contents Electron Technology Co Ltd
Priority to CN201811645507.7A priority Critical patent/CN109524372A/zh
Publication of CN109524372A publication Critical patent/CN109524372A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明公开了封装结构、解决传感器芯片封装后封装体内部应力的方法，它解决了现有技术中封装体受到内部应力变化而导致导线断裂的问题，同时降低整个封装体内部由应力问题对芯片功能影响，其方案如下：一种封装结构，包括基板或框架；基板或框架表面贴装芯片，芯片与基板或框架设置的引脚通过导线连接；第一封装层，覆盖芯片的表面及周侧，并覆盖芯片与导线的连接点处；第二封装层，覆盖于第一封装层的部分外侧和基板或框架表面，且第二封装层设有用于芯片局部区域裸露的腔体结构。

Description

封装结构、解决传感器芯片封装后封装体内部应力的方法
技术领域
本发明涉及半导体芯片封装领域，特别是涉及封装结构、解决传感器芯片封装后封装体内部应力的方法。
背景技术
具有敏感结构的封装结构封装一般都不采用传统IC的封装形式，而采用腔体式封装，这种封装直接将压力封装结构裸露在前期制定的型腔中，而起电路连接作用的金线直接裸露在空气中，金线在受到外界的震动作用后很容易发生断裂，从而整个产品失效。
由于封装体内包含几种不同的材质，各种材质具有不同的体积膨胀系数，特别是塑封料、芯片贴片胶水、芯片，在外界恶劣的环境下，各种材料体积膨胀系数不匹配，封装体内部的不同材质就会产生应力，由于封装结构被塑封料包裹，塑封料与芯片间产生的应力影响或破坏封装结构表面及内部的结构特征，间接的影响芯片的功能，甚至使该芯片失效。
发明内容
为了克服现有技术的不足，本发明提供了一种封装结构，能够消除塑封料对具有敏感结构的传感器的应力。
一种封装结构的具体方案如下：
一种封装结构，包括：
基板或框架；
基板或框架表面贴装芯片，芯片与基板或框架设置的引脚通过导线连接；
第一封装层，覆盖芯片的表面及周侧，并覆盖芯片与导线的连接点处；
第二封装层，覆盖于第一封装层的部分外侧和基板或框架表面，且第二封装层设有用于芯片局部区域裸露的腔体结构。
上述的封装结构，通过第一封装层固定芯片与导线的连接点，且对芯片和导线进行初步保护，导线不会直接裸露在空气中，保证了产品的寿命，避免第二封装层直接与芯片、连接点接触产生较大的应力。
进一步地，所述第一封装层的材料为硅橡胶和/或聚酰亚胺类涂层胶；
为了对连接点进行加固，第一封装层在芯片与导线连接点处的设置厚度大于第一封装层在芯片表面的设置厚度。
进一步地，所述第二封装层为传统塑封料形成的保护层，并在芯片敏感结构周围设计开腔结构。
进一步地，所述基板或框架与所述芯片通过粘结剂连接，粘结剂为胶水，第一封装层与基板或框架接触，固化后，第一封装层与基板或框架连接，进一步对芯片进行保护。
进一步地，所述第一封装层的厚度为10-100um。
为了克服现有技术的不足，本发明还提供了一种解决传感器芯片封装后封装体内部应力的方法，包括如下步骤：
1)将芯片贴装置基板或框架，芯片顶面通过导线与基板或框架的引脚连接；
2)对芯片的表面及周侧设置第一封装层，第一封装层与基板或框架表面接触；
3)待第一封装层固化后，通过模具对芯片和基板或框架进行整体封装，形成第二封装层。
进一步地，所述第二封装层设置腔体结构，用于形成芯片部分裸露的封装结构。
进一步地，所述步骤2)中通过点胶机或喷涂机设置所述的第一封装层。
进一步地，所述步骤2)中设于芯片周侧的第一封装层厚度大于设于芯片表面第一封装层的厚度。
与现有技术相比，本发明的有益效果是：
1)本发明通过第一封装层的设置，有效对芯片、芯片与导线的连接点处进行初步保护，延长产品的使用寿命，而且消除直接封装对传感器内部材料产生的应力。
2)本发明通过第一封装层的设置，可对芯片与基板或框架起到进一步的连接作用，保证芯片的设置稳定性和可靠性。
3)本发明通过第一封装层的设置，即使第二封装层设置腔体结构用于裸露芯片，也不会影响到整个传感器的使用寿命。
4)本发明通过第一封装层的设置，可降低第二封装层对芯片、导线与芯片连接点的应力影响，然后再通过第二封装层起到二次保护作用，延长传感器芯片的使用寿命。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为本发明第一步封装步骤示意图；
图2为本发明第二步封装步骤示意图；
图3为本发明整体结构示意图；
其中：101.芯片，102.基板或框架，103.导线，104.第一封装层，105.第二封装层。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
正如背景技术所介绍的，现有技术中存在的不足，为了解决如上的技术问题，本申请提出了一种封装结构。
本申请的一种典型的实施方式中，如图1-图3所示，一种封装结构，包括基板或框架102；基板或框架102表面贴装芯片101，芯片101与基板或框架102设置的引脚通过导线连接；第一封装层104，覆盖芯片101的表面及周侧，并覆盖芯片101与导线103的连接点处；第二封装层105，覆盖于第一封装层104外侧和基板或框架102的表面，且第二封装层105设有用于芯片局部区域裸露的腔体结构。
上述的芯片传感器，通过第一封装层104初步固定芯片101与导线103的连接点，且对芯片101和导线103进行初步保护，导线103不会直接裸露在空气中，保证了产品的寿命，避免第二封装层105直接与芯片101、连接点直接接触产生的较大应力，不容易受到外界环境的影响，其封装可靠性大大提高。
第一封装层104的材料为硅橡胶和/或聚酰亚胺类涂层胶。
为了对连接点进行加固，导线103为金线，延长导线的使用寿命，导线103通过焊接的方式与芯片、基板或框架引脚分别连接，基板或框架第一封装层104在芯片101与导线103连接点处的设置厚度大于第一封装层104在芯片101表面的设置厚度。第一封装层104的厚度为10-100um，以提供一个合适的厚度，保证导线与芯片的连接效果，同时，降低产生的应力。
第二封装层105为传统塑封料形成的保护层，并在芯片敏感结构周围设计开腔结构，第二封装层105的空腔结构位于封装体顶部的局部区域，具体由模具的设置来实现；第二封装层105具有设定的长度和宽度，且与基板或框架102的尺寸相适配，第二封装层105包覆基板或框架的一侧面。
基板或框架102与芯片101通过粘结剂连接，粘结剂为胶水，第一封装层104与基板或框架102接触，固化后，第一封装层104与基板或框架102连接，进一步对芯片101进行保护。
为了克服现有技术的不足，本发明还提供了一种解决传感器芯片封装后封装体内部应力的方法，包括如下步骤：
1)如图1所示，将芯片101贴装置基板或框架102，芯片101顶面的pad通过导线103与基板或框架102的引脚连接；
2)对芯片101的表面及周侧设置第一封装层104，第一封装层104与基板或框架102表面接触，如图2所示；
3)待第一封装层104固化后，通过模具对芯片101和基板或框架102进行整体封装，形成第二封装层。
第二封装层105设置腔体结构，用于形成芯片部分裸露的封装结构。
步骤2)中通过点胶机或喷涂机设置所述的第一封装层104，具体通过喷涂或点涂的方式进行设置第一封装层，第一封装层104的厚度为10-100um。
步骤2)中设于芯片101周侧的第一封装层厚度大于设于芯片表面第一封装层的厚度。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种封装结构，其特征在于，包括：
基板或框架；
基板或框架表面贴装芯片，芯片与基板或框架设置的引脚通过导线连接；
第一封装层，覆盖芯片的表面及周侧，并覆盖芯片与导线的连接点处；
第二封装层，覆盖于第一封装层的部分外侧和基板或框架表面，且第二封装层设有用于芯片局部区域裸露的腔体结构。
2.根据权利要求1所述的一种封装结构，其特征在于，所述第一封装层的材料为硅橡胶和/或聚酰亚胺类涂层胶。
3.根据权利要求1所述的一种封装结构，其特征在于，所述第一封装层在芯片与导线连接点处的设置厚度大于第一封装层在芯片表面的设置厚度。
4.根据权利要求1所述的一种封装结构，其特征在于，所述基板或框架与所述芯片通过粘结剂连接。
5.根据权利要求1所述的一种封装结构，其特征在于，所述第一封装层的厚度为10-100um。
6.一种解决传感器芯片封装后封装体内部应力的方法，其特征在于，包括如下步骤：
1)将芯片贴装置基板或框架，芯片顶面通过导线与基板或框架的引脚连接；
2)对芯片的表面及周侧设置第一封装层，第一封装层与基板或框架表面接触；
3)待第一封装层固化后，通过模具对芯片和基板或框架进行整体封装，形成第二封装层。
7.根据权利要求6所述的一种解决传感器芯片封装后封装体内部应力的方法，其特征在于，所述第二封装层设置腔体结构，用于形成芯片部分裸露的封装体。
8.根据权利要求6所述的一种解决传感器芯片封装后封装体内部应力的方法，其特征在于，所述步骤2)中通过点胶机或喷涂机设置所述的第一封装层。
9.根据权利要求6所述的一种解决传感器芯片封装后封装体内部应力的方法，其特征在于，所述步骤2)中设于芯片周侧的第一封装层厚度大于设于芯片表面第一封装层的厚度。
CN201811645507.7A 2018-12-29 2018-12-29 封装结构、解决传感器芯片封装后封装体内部应力的方法 Pending CN109524372A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811645507.7A CN109524372A (zh) 2018-12-29 2018-12-29 封装结构、解决传感器芯片封装后封装体内部应力的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811645507.7A CN109524372A (zh) 2018-12-29 2018-12-29 封装结构、解决传感器芯片封装后封装体内部应力的方法

Publications (1)

Publication Number Publication Date
CN109524372A true CN109524372A (zh) 2019-03-26

Family

ID=65798273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811645507.7A Pending CN109524372A (zh) 2018-12-29 2018-12-29 封装结构、解决传感器芯片封装后封装体内部应力的方法

Country Status (1)

Country Link
CN (1) CN109524372A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110061069A (zh) * 2019-04-30 2019-07-26 烟台艾睿光电科技有限公司 一种wlp器件封装产品
CN112014027A (zh) * 2019-05-28 2020-12-01 合肥杰发科技有限公司 多器件封装结构及其制作方法
WO2021109303A1 (zh) * 2019-12-02 2021-06-10 潍坊歌尔微电子有限公司 防水防尘压力传感器及其加工方法
CN114440954A (zh) * 2021-12-28 2022-05-06 荣成歌尔微电子有限公司 传感器封装结构、封装方法及电子设备
WO2023070443A1 (zh) * 2021-10-28 2023-05-04 深圳市大疆创新科技有限公司 二极管芯片的封装结构及方法、测距装置、可移动平台

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379988B1 (en) * 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
CN101667548A (zh) * 2008-08-11 2010-03-10 森斯瑞股份公司 制造具有应力消除层的传感器装置的方法
CN102779795A (zh) * 2011-05-13 2012-11-14 松下电器产业株式会社 半导体装置及半导体装置的制造方法
CN103700635A (zh) * 2013-12-25 2014-04-02 北京必创科技有限公司 一种带腔体的芯片封装结构及其封装方法
CN106505048A (zh) * 2015-09-04 2017-03-15 株式会社东芝 半导体装置及光耦合装置
CN209312746U (zh) * 2018-12-29 2019-08-27 山东盛品电子技术有限公司 一种封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379988B1 (en) * 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
CN101667548A (zh) * 2008-08-11 2010-03-10 森斯瑞股份公司 制造具有应力消除层的传感器装置的方法
CN102779795A (zh) * 2011-05-13 2012-11-14 松下电器产业株式会社 半导体装置及半导体装置的制造方法
CN103700635A (zh) * 2013-12-25 2014-04-02 北京必创科技有限公司 一种带腔体的芯片封装结构及其封装方法
CN106505048A (zh) * 2015-09-04 2017-03-15 株式会社东芝 半导体装置及光耦合装置
CN209312746U (zh) * 2018-12-29 2019-08-27 山东盛品电子技术有限公司 一种封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110061069A (zh) * 2019-04-30 2019-07-26 烟台艾睿光电科技有限公司 一种wlp器件封装产品
CN112014027A (zh) * 2019-05-28 2020-12-01 合肥杰发科技有限公司 多器件封装结构及其制作方法
CN112014027B (zh) * 2019-05-28 2023-09-01 武汉杰开科技有限公司 多器件封装结构及其制作方法
WO2021109303A1 (zh) * 2019-12-02 2021-06-10 潍坊歌尔微电子有限公司 防水防尘压力传感器及其加工方法
WO2023070443A1 (zh) * 2021-10-28 2023-05-04 深圳市大疆创新科技有限公司 二极管芯片的封装结构及方法、测距装置、可移动平台
CN114440954A (zh) * 2021-12-28 2022-05-06 荣成歌尔微电子有限公司 传感器封装结构、封装方法及电子设备

Similar Documents

Publication Publication Date Title
CN109524372A (zh) 封装结构、解决传感器芯片封装后封装体内部应力的方法
CN107742630A (zh) 影像感测器封装结构
JP2002118207A (ja) 半導体パッケージ及びその製造方法
SG120219A1 (en) Super thin/super thermal ball grid array package
US20120032350A1 (en) Systems and Methods for Heat Dissipation Using Thermal Conduits
KR20010061849A (ko) 웨이퍼 레벨 패키지
CN209312746U (zh) 一种封装结构
CN101944492A (zh) 板上收缩封装
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
TW200729429A (en) Semiconductor package structure and fabrication method thereof
CN108878382A (zh) 一种具有电磁屏蔽的封装结构及其工艺方法
CN110301042A (zh) 带有导线键合网的半导体封装
TWI284990B (en) Universal chip package structure
CN201838581U (zh) 四面无引脚封装结构
CN203589000U (zh) 一种基于无框架csp封装背面植球塑封封装件
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
CN208507649U (zh) 一种电子元件封装结构及电器设备
CN108022886A (zh) 一种倒装芯片式滤波器的封装结构
CN208478331U (zh) 用于sot/tsot封装的引线框架
CN201134426Y (zh) 芯片封装结构
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JPS60160627A (ja) 半導体集積回路装置
KR100342403B1 (ko) 솔더마스크가 장착된 리드프레임 및 그 제조방법
JPH0982846A (ja) 樹脂封止型半導体装置及びその製造方法及びそれに用いるリードフレーム
TWI308380B (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination