CN112420649B - 芯片封装结构及电子产品 - Google Patents

芯片封装结构及电子产品 Download PDF

Info

Publication number
CN112420649B
CN112420649B CN201910786655.9A CN201910786655A CN112420649B CN 112420649 B CN112420649 B CN 112420649B CN 201910786655 A CN201910786655 A CN 201910786655A CN 112420649 B CN112420649 B CN 112420649B
Authority
CN
China
Prior art keywords
chip
lead frame
chip packaging
packaging structure
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910786655.9A
Other languages
English (en)
Other versions
CN112420649A (zh
Inventor
吴彦
李欢欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Semiconductor Co Ltd filed Critical BYD Semiconductor Co Ltd
Priority to CN201910786655.9A priority Critical patent/CN112420649B/zh
Publication of CN112420649A publication Critical patent/CN112420649A/zh
Application granted granted Critical
Publication of CN112420649B publication Critical patent/CN112420649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开涉及一种芯片封装结构及电子产品，该芯片封装结构由多个芯片封装单元组成，芯片封装单元包括：第一引线框架，第一引线框架上形成有功率引脚以及承载平台，承载平台的上表面用于与芯片的下表面固定连接；第二引线框架，第二引线框架用于固定于芯片的上表面并与功率引脚相连；第二引线框架与芯片以及与功率引脚的接合面上分别形成有第一半蚀刻凹槽和第二半蚀刻凹槽。结合材可以设置在该第一半蚀刻凹槽以及第二半蚀刻凹槽内而不溢出，以使所述第二引线框架与芯片的上表面以及第一引线框架上的功率引脚紧密贴合，不会出现倾斜的问题，从而避免出现后续与塑封模具表面贴合不紧、产生溢料的问题，避免增加去溢料和研磨等工艺。

Description

芯片封装结构及电子产品
技术领域
本公开涉及电子产品技术领域，具体地，涉及一种芯片封装结构及电子产品。
背景技术
随着电子产品的多样化需求和发展，不仅要求产品体积越来越小，而且也要它的功能更加强大，特别是低功耗便携式产品。电源是系统中体积比较大的部件，如果要将产品做小，就需要电源系统的功率密度要高，体积小，功率大。随之而来的问题是，空间变小了，内部产生的热量散发不出去，很容易导致电源系统损坏。而电源系统中的主开关器件是低电压功率MOSFET(金属-氧化物半导体效应晶体管)，为了减小电源系统的体积及大功率输出，就需要解决改进MOSFET的封装散热性。
现有技术中的DFN(双面无引脚扁平封装)封装外形产品，因其引脚无外露，较其他封装外形产品，产品尺寸更小、封装厚度更薄等优势，越来越被业界广泛使用；该种DFN封装外形产品双面散热的实现方法为芯片上贴铜片，铜片上再贴散热块，塑封成型，此种方法因贴装的铜片为打弯工艺，铜片易出现贴装表面不平问题，回流焊接后容易倾斜变形，从而导致散热块表面不平，与塑封模具表面贴合不紧，易产生溢料，需要增加去溢料和研磨等工艺，操作复杂。
发明内容
本公开的目的是提供一种芯片封装结构及电子产品，该芯片封装结构平整度高，能省去后续的去溢料和研磨工艺，操作简单。
为了实现上述目的，本公开提供一种芯片封装结构，所述芯片封装结构由多个芯片封装单元组成，所述芯片封装单元包括：第一引线框架，所述第一引线框架上形成有功率引脚以及承载平台，所述承载平台的上表面用于与芯片的下表面固定连接；第二引线框架，所述第二引线框架用于固定于所述芯片的上表面并与所述功率引脚相连；所述第二引线框架用于与所述芯片的接合面上形成有第一半蚀刻凹槽，所述第二引线框架与所述功率引脚的接合面上形成有第二半蚀刻凹槽。
可选地，所述芯片封装单元还包括第三引线框架，所述第三引线框架设置在所述第一引线框架和所述第二引线框架之间，且其上形成有多个间隔设置的连接引脚，以连接所述功率引脚及所述第二引线框架。
可选地，所述连接引脚上形成有第三半蚀刻凹槽，所述第三半蚀刻凹槽和所述第二半蚀刻凹槽相对设置。
可选地，所述第三引线框架和所述芯片的厚度相同。
可选地，所述第一引线框架的外周间隔设置有多个上下贯通的第一塑封槽；相邻两个所述连接引脚之间设置有上下贯通的第三塑封槽；所述第二引线框架的下表面上形成有多个间隔设置的第二塑封槽。
可选地，所述第一引线框架上还形成有控制引脚，所述控制引脚通过引线用于与所述芯片相连。
可选地，所述引线的最高点距离所述第二引线框架的上表面至少为50μm。
可选地，所述第一引线框架的下表面设置有高温胶膜。
可选地，所述芯片封装结构还包括塑封体，所述塑封体用于对所述芯片封装结构进行模封。
本公开还提供一种电子产品，所述电子产品包括芯片以及所述的芯片封装结构，所述芯片封装于所述芯片封装结构中。
通过上述技术方案，在第二引线框架上设置第一半蚀刻凹槽以及第二半蚀刻凹槽，在该第二引线框架通过结合材与芯片以及功率引脚连接时，结合材可以设置在该第一半蚀刻凹槽以及第二半蚀刻凹槽内而不溢出，以能使所述第二引线框架与芯片的上表面以及第一引线框架上的功率引脚紧密贴合，保证第二引线框架的平整度高，不会出现倾斜的问题，从而避免出现后续与塑封模具表面贴合不紧、产生溢料的问题，避免增加去溢料和研磨等工艺。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是本公开一种可选的实施方式的芯片封装结构的第一引线框架和电子产品中的芯片的结构示意图，其中芯片设置在承载台上；
图2是本公开一种可选的实施方式的芯片封装结构的第三引线框架的结构示意图；
图3是本公开一种可选的实施方式的芯片封装结构的第一引线框架第三引线框架、及电子产品中的芯片结合在一起的结构示意图；
图4和图5是本公开一种可选的实施方式的芯片封装结构的第二引线框架的结构示意图；
图6是本公开一种可选的实施方式的芯片封装结构的芯片封装单元的结构示意图；
图7是本公开一种可选的实施方式的芯片封装结构的芯片封装单元的剖视图。
附图标记说明
1 芯片 2 第一引线框架
3 第二引线框架 4 第三引线框架
5 高温胶膜 10 芯片封装单元
21 功率引脚 22 承载平台
23 控制引脚 24 第一塑封槽
31 第一半蚀刻凹槽 32 第二半蚀刻凹槽
33 第二塑封槽 41 第三半蚀刻凹槽
42 连接引脚 43 第三塑封槽
100 结合材
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
在本公开中，在未作相反说明的情况下，使用的方位词如“上、下”指的是芯片封装结构安装于电子产品中并处于平置使用状态下的上和下，定义上和下分别用A和B表示，具体可参照图6所示。此外，所使用的术语如“第一”、“第二”等仅用来区分一个要素和另一个要素，并不具有顺序性及重要性。
如图1至图7所示，本公开提供一种芯片封装结构，该芯片封装结构可以由多个芯片封装单元10组成，芯片封装单元10之间可以通过框架连筋相连，当需要使用不同数量的芯片封装单元10时，可以通过切割该框架连筋以获得所需数量的芯片封装单元10。该芯片封装单元10用于对芯片1进行封装。，芯片1作为芯片封装单元10内的核心部件，在工作状态下时，芯片1会发散一定的热量，如不及时的将热量散发出去容易使芯片1发生损坏而不能正常的工作。基于此，可以在芯片1下方及上方分别设置第一引线框架2和第二引线框架3，以用于吸收芯片1散发出的热量并将热量释放至芯片封装单元10的外部，从而达到对芯片1散热的目的。
具体地，第一引线框架2上可以形成有功率引脚21以及承载平台22，芯片1的下表面可以采用焊接的方式固定在承载平台22上，从而使芯片1一部分热量经由第一引线框架2的吸收并释放至外部，而功率引脚21用于将芯片1所处理的信号输出。第二引线框架3可以固定于芯片1的上表面从而使芯片1的另一部分热量经由第二引线框架3的吸收并释放至外部，从而达到良好的散热效果。并且，该第二引线框架3还可以与功率引脚21相连，也即将芯片1上表面的端口输出的信号经由第二引线框架3传输给功率引脚21，再通过功率引脚21将信号向外输出。此外，第二引线框架3与芯片1以及与功率引脚21的接合面上可以分别形成有第一半蚀刻凹槽31和第二半蚀刻凹槽32。此处需要作出说明的是，“半蚀刻”指产品表面有腐蚀凹下去的一级面，低一级的面有深有浅，不同的材料厚度的产品，对蚀刻低一级的面会有不同的要求，统一称为“半蚀刻”。
通过上述技术方案，在第二引线框架3上设置第一半蚀刻凹槽31以及第二半蚀刻凹槽32，在该第二引线框架3通过结合材100与芯片1以及功率引脚21连接时，结合材100(例如结合材100可以选用锡焊料等进行连接)可以设置在该第一半蚀刻凹槽31以及第二半蚀刻凹槽32内而不溢出，以能使所述第二引线框架3与芯片1的上表面以及第一引线框架2上的功率引脚21紧密贴合，保证第二引线框架3的平整度高，不会出现倾斜的问题，从而避免出现后续与塑封模具表面贴合不紧、产生溢料的问题，避免增加去溢料和研磨等工艺。
在一种可选的实施方式中，上述的第一引线框架2和第二引线框架3可以采用铜片制成，并且该铜片的厚度可以和芯片1的厚度相当，从而不会轻易出现弯折的现象，更进一步地提高第一引线框架2和第二引线框架3的平整度。
如图2、图3以及图7所示，芯片封装单元10还可以包括第三引线框架4，第三引线框架4可以设置在第一引线框架2和第二引线框架3之间，且其上可以形成有多个间隔设置的连接引脚42，以连接功率引脚21及第二引线框架3。在该种实施方式中，通过设置第三引线框架4能够对第二引线框架3起到有效的支撑作用，此外其上设置的多个连接引脚42能够实现芯片1上表面的信号端口与功率引脚21之间的电气连接，从而将信号传输给功率引脚21，再通过功率引脚21将信号向外输出。
进一步地，如图7所示，连接引脚42上形成有第三半蚀刻凹槽41，第三半蚀刻凹槽41和第二半蚀刻凹槽32相对设置，上述的结合材可以设置在该两个相对的第二半蚀刻凹槽32和第三半蚀刻凹槽41内，从而可以进一步地增加结合材的量以更进一步地提高第二引线框架3和第三引线框架4之间连接的稳定性。
作为一种可选的实施方式，第三引线框架4可以和芯片1的厚度相同，由上可知，第三引线框架4和芯片1均是设置在第一引线框架2上，而第二引线框架3又是设置在第三引线框架4以及芯片1上的，将第三引线框架4的厚度设置与芯片1的厚度相同，那么第三引线框架4的上表面与芯片1的上表面处于同一水平面，将第二引线框架3设置在该两个上表面之上能够更进一步地提高第二引线框架3的平整度，使其不会发生倾斜。
如图1所示，第一引线框架2的外周可以间隔设置有多个上下贯通的第一塑封槽24。具体地，在第一引线框架2的外周间隔设置的第一塑封槽24为矩形槽状，在承载平台22和功率引脚21之间设置的第一塑封槽24为长条槽状；如图2所示，相邻两个连接引脚42之间可以设置有上下贯通的第三塑封槽43；如图5所示，第二引线框架3的下表面上可以形成有多个间隔设置的第二塑封槽33，该多个第二塑封槽33形成为矩形槽状。通过设置上述第一塑封槽24、第二塑封槽33以及第三塑封槽43，在对芯片封装结构进行模封时，塑封体可以填充在该多个塑封槽内，以实现多个不同结构之间的紧密连接，提高芯片封装结构的稳定性。
此外，如图1所示，第一引线框架2上还可以形成有控制引脚23，该控制引脚23可以通过引线与芯片1相连，具体地，控制引脚23可以包括D极端子、S极端子以及G极端子，D极端子可以通过引线与芯片1的下表面相连，S极端子和G极端子可以通过导线与芯片1的上表面相连。更具体地，S极端子可以和芯片1上表面的S极相连；G极端子可以和芯片1的上表面G极相连。通过监测S极端子、D极端子间的电压对芯片1进行短路、过流保护，以保证芯片1的正常工作。该控制引脚23还可以作为门极信号端以输入电压信号，从而实现对该芯片封装结构的导通或者关闭。需要注意的是，在设置引线时，引线的最高点距离第二引线框架3的上表面至少为50μm，避免引线凸出于该芯片封装结构的外轮廓而出现短路的情况，提高电气连接的稳定性。
如图3所示，第一引线框架2的下表面可以设置有高温胶膜5，该高温胶膜5可以粘接在第一引线框架2的下表面，用于塑封时保护第一引线框架2的下表面，防止溢料和表面的污染。可选的，该高温胶膜5可以选用环氧丙稀酸树脂等材料制成。
此外，一种制备上述的芯片封装结构的具体工艺流程如下：
首先准备引线框架2，将芯片1焊接于该引线框架2的承载平台22上；接着，依次焊接引线框架3和引线框架2以成型为芯片封装结构；然后将该芯片封装结构载入治具，放置回流炉中回流固化；随后，使用引线键合方式将控制引脚42和芯片1相连；再然后将该芯片封装结构放置于塑封模具中，第二引线框架3的上表面贴合于模具的上表面，第一引线框架2下表面下的高温胶膜5贴合于模具的下表面，由于高温胶膜5的保护作用，塑封完成后第二引线框架2的上表面和第一引线框架1的下表面均可外露出塑封体；接下来将外露与塑封体外的功率引脚21和控制引脚23和第一引线框架2下表面镀上锡；最后，将多余的引脚及框架连筋切除，成品成型。
本公开还提供一种电子产品，该电子产品可以包括上述的芯片1以及上述的的芯片封装结构，该芯片1封装于上述的芯片封装结构中，以通过该芯片封装结构对芯片1进行散热。。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (9)

1.一种芯片封装结构，其特征在于，所述芯片封装结构由多个芯片封装单元(10)组成，所述芯片封装单元(10)包括：
第一引线框架(2)，所述第一引线框架(2)上形成有功率引脚(21)以及承载平台(22)，所述承载平台(22)的上表面用于与芯片(1)的下表面固定连接；
第二引线框架(3)，所述第二引线框架(3)用于固定于所述芯片(1)的上表面并与所述功率引脚(21)相连；
所述第二引线框架(3)用于与所述芯片(1)的接合面上形成有第一半蚀刻凹槽(31)，所述第二引线框架(3)与所述功率引脚(21)的接合面上形成有第二半蚀刻凹槽(32)；
其中，所述芯片封装单元(10)还包括第三引线框架(4)，所述第三引线框架(4)设置在所述第一引线框架(2)和所述第二引线框架(3)之间，且其上形成有多个间隔设置的连接引脚(42)，以连接所述功率引脚(21)及所述第二引线框架(3)。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述连接引脚(42)上形成有第三半蚀刻凹槽(41)，所述第三半蚀刻凹槽(41)和所述第二半蚀刻凹槽(32)相对设置。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第三引线框架(4)和所述芯片(1)的厚度相同。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一引线框架(2)的外周间隔设置有多个上下贯通的第一塑封槽(24)；相邻两个所述连接引脚(42)之间设置有上下贯通的第三塑封槽(43)；所述第二引线框架(3)的下表面上形成有多个间隔设置的第二塑封槽(33)。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述第一引线框架(2)上还形成有控制引脚(23)，所述控制引脚(23)通过引线用于与所述芯片(1)相连。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述引线的最高点距离所述第二引线框架(3)的上表面至少为50μm。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述第一引线框架(2)的下表面设置有高温胶膜(5)。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括塑封体，所述塑封体用于对所述芯片封装结构进行模封。
9.一种电子产品，其特征在于，所述电子产品包括芯片(1)以及上述权利要求1-8中任意一项所述的芯片封装结构，所述芯片(1)封装于所述芯片封装结构中。
CN201910786655.9A 2019-08-23 2019-08-23 芯片封装结构及电子产品 Active CN112420649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910786655.9A CN112420649B (zh) 2019-08-23 2019-08-23 芯片封装结构及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910786655.9A CN112420649B (zh) 2019-08-23 2019-08-23 芯片封装结构及电子产品

Publications (2)

Publication Number Publication Date
CN112420649A CN112420649A (zh) 2021-02-26
CN112420649B true CN112420649B (zh) 2022-09-16

Family

ID=74779437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910786655.9A Active CN112420649B (zh) 2019-08-23 2019-08-23 芯片封装结构及电子产品

Country Status (1)

Country Link
CN (1) CN112420649B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936495B (zh) * 2024-03-25 2024-07-05 华羿微电子股份有限公司 一种半导体功率器件的封装组件及封装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352355A (zh) * 2015-11-04 2018-07-31 德州仪器公司 具有预模制双引线框的半导体系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006870B2 (en) * 2013-07-31 2015-04-14 Alpha & Omega Semiconductor Inc. Stacked multi-chip packaging structure and manufacturing method thereof
CN104465597B (zh) * 2014-12-08 2018-02-16 杰群电子科技（东莞）有限公司 一种四面无引脚扁平半导体器件封装结构及封装方法
CN104465423B (zh) * 2014-12-08 2017-08-22 杰群电子科技（东莞）有限公司 一种双引线框架叠合设计半导体器件封装方法
CN107749409B (zh) * 2017-10-23 2020-06-16 杰群电子科技（东莞）有限公司 一种双引线框架加强连接强度的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352355A (zh) * 2015-11-04 2018-07-31 德州仪器公司 具有预模制双引线框的半导体系统

Also Published As

Publication number Publication date
CN112420649A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
KR100220154B1 (ko) 반도체 패키지의 제조방법
TWI520280B (zh) 改善半導體封裝之散熱的系統和方法
US8399997B2 (en) Power package including multiple semiconductor devices
US20160254215A1 (en) Semiconductor module and method for manufacturing the same
US9147600B2 (en) Packages for multiple semiconductor chips
CN101118895A (zh) 具有内置热沉的半导体器件
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
CN103531560A (zh) 芯片的封装结构及其制造方法
CN215377395U (zh) 一种用于半导体芯片的封装结构
EP2820726B1 (en) Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
CN112420649B (zh) 芯片封装结构及电子产品
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
CN212625552U (zh) 半导体芯片封装结构与电子设备
JP2010108955A (ja) 半導体装置およびその製造方法
KR20150039402A (ko) 외부접속단자부, 이를 이용한 반도체 패키지 및 그 제조 방법
US11081419B2 (en) Semiconductor package and a method of manufacturing the same
CN113394114A (zh) 一种芯片的封装方法、一种芯片及电子器件
KR19980083733A (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
CN104112811A (zh) 一种led的封装方法
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
CN217691140U (zh) 一种提升散热性能的倒装氮化镓功率器件
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
CN113053847B (zh) 芯片封装结构及其制备方法
WO2020079743A1 (ja) 電力用半導体装置及びその製造方法
KR20210034574A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant