JP2001060647A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP2001060647A JP2001060647A JP11235177A JP23517799A JP2001060647A JP 2001060647 A JP2001060647 A JP 2001060647A JP 11235177 A JP11235177 A JP 11235177A JP 23517799 A JP23517799 A JP 23517799A JP 2001060647 A JP2001060647 A JP 2001060647A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- mount
- control circuit
- circuit board
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
(57)【要約】
【課題】リードフレームの寸法精度向上，後処理工程の
削減に併せて、デバイス製品の薄形化が図れるようにリ
ードフレームの構造を改良する。 【解決手段】フープ材をプレス加工して形成した半導体
デバイス組立用のリードフレームであり、リードフレー
ム１に半導体チップ２のマウント部１ａ，制御回路基板
３のマウント部１ｃ，および外部リード部１ｂをパター
ン形成したものにおいて、前記マウント部１ｃを凹部と
なして半導体チップのマウント部，および外部リード部
との間に段差を形成し、外部リード部はリード曲げ加工
を行わずにそのままワイヤ４をボンディングする。な
お、リードフレーム材料のフープ材は、加工時にマウン
ト部１ａ，１ｂ，１ｃに対応する各領域のフレーム厚さ
を、ｔ1 ＞ｔ3 ＞ｔ2 の関係に設定してフープ材を圧延
成形する。
削減に併せて、デバイス製品の薄形化が図れるようにリ
ードフレームの構造を改良する。 【解決手段】フープ材をプレス加工して形成した半導体
デバイス組立用のリードフレームであり、リードフレー
ム１に半導体チップ２のマウント部１ａ，制御回路基板
３のマウント部１ｃ，および外部リード部１ｂをパター
ン形成したものにおいて、前記マウント部１ｃを凹部と
なして半導体チップのマウント部，および外部リード部
との間に段差を形成し、外部リード部はリード曲げ加工
を行わずにそのままワイヤ４をボンディングする。な
お、リードフレーム材料のフープ材は、加工時にマウン
ト部１ａ，１ｂ，１ｃに対応する各領域のフレーム厚さ
を、ｔ1 ＞ｔ3 ＞ｔ2 の関係に設定してフープ材を圧延
成形する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＰＳ（インテリ
ジエントパワースイッチ）などを対象とするＴＯ外形の
樹脂封止形半導体デバイスに適用するデバイス組立用の
リードフレームに関する。
ジエントパワースイッチ）などを対象とするＴＯ外形の
樹脂封止形半導体デバイスに適用するデバイス組立用の
リードフレームに関する。
【０００２】
【従来の技術】頭記したＩＰＳを例に、従来における半
導体デバイス（ＴＯ−３Ｐフルモールドパッケージタイ
プ）の組立構造を図３に、また該半導体デバイスに用い
るリードフレームを図４に示す。
導体デバイス（ＴＯ−３Ｐフルモールドパッケージタイ
プ）の組立構造を図３に、また該半導体デバイスに用い
るリードフレームを図４に示す。
【０００３】まず、図３(a),(b) において、１はリード
フレーム、２は半導体チップ（ＩＧＢＴなどの半導体ス
イッチング素子）、３は制御回路基板、３ａは基板３の
ボンディングパッド、４はボンディングワイヤ、５はモ
ールドパッケージである。
フレーム、２は半導体チップ（ＩＧＢＴなどの半導体ス
イッチング素子）、３は制御回路基板、３ａは基板３の
ボンディングパッド、４はボンディングワイヤ、５はモ
ールドパッケージである。
【０００４】また、前記リードフレーム１には、半導体
チップ２と制御回路基板３を搭載するマウント部１ａ、
およびマウント部１ａから側方に引出した外部リード部
１ｂがパターン形成されており、かかるリードフレーム
は図４(a),(b) で示すようにリードフレームのフープ材
６からプレス加工して形成される。なお、図中で６ａは
フープ材６の送りピッチ穴である。
チップ２と制御回路基板３を搭載するマウント部１ａ、
およびマウント部１ａから側方に引出した外部リード部
１ｂがパターン形成されており、かかるリードフレーム
は図４(a),(b) で示すようにリードフレームのフープ材
６からプレス加工して形成される。なお、図中で６ａは
フープ材６の送りピッチ穴である。
【０００５】ここで、フープ材６を圧延成形する際に
は、チップマウント部１ａのフレーム厚みをｔ1,外部リ
ード部１ｂの厚みをｔ2 に設定しておき、リードフレー
ム１をプレス加工した後に、外部リード部１ｂの基部に
曲げ加工を施して図３(a) のように上方に起こし、制御
回路基板３との間でワイヤ４をボンディングする際のル
ープ高さをできるだけ低めに抑え、モールドパッケージ
の成形工程でのトラブルを避けるようにしている。
は、チップマウント部１ａのフレーム厚みをｔ1,外部リ
ード部１ｂの厚みをｔ2 に設定しておき、リードフレー
ム１をプレス加工した後に、外部リード部１ｂの基部に
曲げ加工を施して図３(a) のように上方に起こし、制御
回路基板３との間でワイヤ４をボンディングする際のル
ープ高さをできるだけ低めに抑え、モールドパッケージ
の成形工程でのトラブルを避けるようにしている。
【０００６】
【発明が解決しようとする課題】ところで、前記した従
来構造のリードフレームでは、製作面で次記のような問
題点がある。すなわち、 (1) 外部リード部１ｂに対する曲げ加工のためにタイバ
ーカットなどを含めた後処理工程が増えるほか、曲げ加
工部の寸法精度を確保することが難しい。 (2) 外部リード部１ｂを曲げ起こす結果、半導体デバイ
ス全体の厚さが増して製品の薄形化が困難である。
来構造のリードフレームでは、製作面で次記のような問
題点がある。すなわち、 (1) 外部リード部１ｂに対する曲げ加工のためにタイバ
ーカットなどを含めた後処理工程が増えるほか、曲げ加
工部の寸法精度を確保することが難しい。 (2) 外部リード部１ｂを曲げ起こす結果、半導体デバイ
ス全体の厚さが増して製品の薄形化が困難である。
【０００７】本発明は上記の点に鑑みなされたものであ
り、その目的は前記課題を解決し、リードフレームの寸
法精度向上，後処理工程の削減に併せて、デバイス製品
の薄形化が図れるように構造を改良したリードフレーム
を提供することにある。
り、その目的は前記課題を解決し、リードフレームの寸
法精度向上，後処理工程の削減に併せて、デバイス製品
の薄形化が図れるように構造を改良したリードフレーム
を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、フープ材をプレス加工して形成し
た半導体デバイス組立用のリードフレームであり、フレ
ームに半導体チップのマウント部，制御回路基板のマウ
ント部，および外部リード部をパターン形成したものに
おいて、制御回路基板のマウント部領域を凹部となして
半導体チップのマウント部，および外部リード部との間
に段差を形成する（請求項１）ものとし、具体的には次
記のような態様で構成する。
に、本発明によれば、フープ材をプレス加工して形成し
た半導体デバイス組立用のリードフレームであり、フレ
ームに半導体チップのマウント部，制御回路基板のマウ
ント部，および外部リード部をパターン形成したものに
おいて、制御回路基板のマウント部領域を凹部となして
半導体チップのマウント部，および外部リード部との間
に段差を形成する（請求項１）ものとし、具体的には次
記のような態様で構成する。
【０００９】(1) フープ材の状態で半導体チップのマウ
ント部，制御回路基板のマウント部，および外部リード
部に対応するそれぞれのフレーム厚さを、半導体チップ
マウント部＞制御回路基板マウント部＞外部リード部に
設定する（請求項２）。 (2) 制御回路基板のマウント部に相応する凹部をフープ
材の状態で圧延成形する（請求項３）。
ント部，制御回路基板のマウント部，および外部リード
部に対応するそれぞれのフレーム厚さを、半導体チップ
マウント部＞制御回路基板マウント部＞外部リード部に
設定する（請求項２）。 (2) 制御回路基板のマウント部に相応する凹部をフープ
材の状態で圧延成形する（請求項３）。
【００１０】上記のようにリードフレームのフープ材を
加工する際に、制御回路基板のマウント部に相応する凹
部を圧延形成しておき、このフープ材からプレスしたリ
ードフレームに対し、前記の凹部に制御回路基板を嵌入
してマウントすることにより、外部リード部の上面と制
御回路基板のボンディングパッドとが略同じ面に並ぶよ
うになる。したがって外部リード部の曲げ加工が必要な
く、その分だけ後処理工程が少なくなるほか、高い寸法
精度も確保できる。また、外部リード部を曲げ起こさな
いので、半導体デバイスの製品薄形化が可能となる。
加工する際に、制御回路基板のマウント部に相応する凹
部を圧延形成しておき、このフープ材からプレスしたリ
ードフレームに対し、前記の凹部に制御回路基板を嵌入
してマウントすることにより、外部リード部の上面と制
御回路基板のボンディングパッドとが略同じ面に並ぶよ
うになる。したがって外部リード部の曲げ加工が必要な
く、その分だけ後処理工程が少なくなるほか、高い寸法
精度も確保できる。また、外部リード部を曲げ起こさな
いので、半導体デバイスの製品薄形化が可能となる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図
１，図２に基づいて説明する。なお、図示実施例の図中
で、図３，図４に対応する同一部材には同じ符号を付し
てその説明は省略する。
１，図２に基づいて説明する。なお、図示実施例の図中
で、図３，図４に対応する同一部材には同じ符号を付し
てその説明は省略する。
【００１２】すなわち、図示実施例においては、リード
フレーム材料であるフープ材６について、フープ材６を
加工する際に図２(a) で表すようにフープ材を幅方向で
６Ａ，６Ｂ，６Ｃの三つの領域に分けた上で、各領域を
図２(b) で表すような断面形状に圧延形成する。ここ
で、前記領域６Ａ，６Ｂ，６Ｃはそれぞれリードフレー
ム１の外部リード部１ｂ，制御回路基板３のマウント部
１ｃ，半導体チップ２のマウント部１ａに対応し、かつ
領域６Ａと６Ｃの上面は同一面に並び、領域６Ｂが一段
引っ込んで領域６Ａ，６Ｃとの間に段差が形成されてお
り、さらに各領域のフレーム厚さはそれぞれｔ2 ＜ｔ3
＜ｔ1 に設定されている。
フレーム材料であるフープ材６について、フープ材６を
加工する際に図２(a) で表すようにフープ材を幅方向で
６Ａ，６Ｂ，６Ｃの三つの領域に分けた上で、各領域を
図２(b) で表すような断面形状に圧延形成する。ここ
で、前記領域６Ａ，６Ｂ，６Ｃはそれぞれリードフレー
ム１の外部リード部１ｂ，制御回路基板３のマウント部
１ｃ，半導体チップ２のマウント部１ａに対応し、かつ
領域６Ａと６Ｃの上面は同一面に並び、領域６Ｂが一段
引っ込んで領域６Ａ，６Ｃとの間に段差が形成されてお
り、さらに各領域のフレーム厚さはそれぞれｔ2 ＜ｔ3
＜ｔ1 に設定されている。
【００１３】そして、前記のフープ材６からリードフレ
ーム１をプレス加工した後、図１(a),(b) で示すように
半導体チップ２，制御回路基板３をそれぞれマウント部
１ａ，凹状のマウント部１ｃに実装し、さらに制御回路
基板３のボンディングパッド３ａと半導体チップ２，お
よび外部リード部１ｂとの間をワイヤ４でボンディング
する。この場合に、制御回路基板３は外部リード部１ｂ
より一段低い凹部に実装されているので、制御回路基板
３のボンディングパッド３ａと外部リード部１ｂ（外部
リード部はプレス加工のままで従来のようなリード曲げ
加工を行わない），および半導体チップ２とは略同じ高
さに並ぶことになり、これによりボンディングワイヤ４
のループ高さを低く抑えてワイヤボンディングが行え
る。
ーム１をプレス加工した後、図１(a),(b) で示すように
半導体チップ２，制御回路基板３をそれぞれマウント部
１ａ，凹状のマウント部１ｃに実装し、さらに制御回路
基板３のボンディングパッド３ａと半導体チップ２，お
よび外部リード部１ｂとの間をワイヤ４でボンディング
する。この場合に、制御回路基板３は外部リード部１ｂ
より一段低い凹部に実装されているので、制御回路基板
３のボンディングパッド３ａと外部リード部１ｂ（外部
リード部はプレス加工のままで従来のようなリード曲げ
加工を行わない），および半導体チップ２とは略同じ高
さに並ぶことになり、これによりボンディングワイヤ４
のループ高さを低く抑えてワイヤボンディングが行え
る。
【００１４】続くパッケージのモールド工程では、トラ
ンスファーモールドなどによりモールドパッケージ５を
成形し、さらにタイバーカットを施してフープ材６から
切り離し、半導体デバイス製品が完成する。このデバイ
ス製品は、図３の従来製品と比べて外部リード部を曲げ
起こしがない分だけ薄形構成が可能となる。
ンスファーモールドなどによりモールドパッケージ５を
成形し、さらにタイバーカットを施してフープ材６から
切り離し、半導体デバイス製品が完成する。このデバイ
ス製品は、図３の従来製品と比べて外部リード部を曲げ
起こしがない分だけ薄形構成が可能となる。
【００１５】
【発明の効果】以上述べたように、本発明のリードフレ
ームによれば、制御回路基板のマウント部領域を凹部と
なして半導体チップのマウント部，および外部リード部
との間に段差を形成したことにより、リードフレームの
後処理工程として外部リード部の曲げ加工が必要なくな
り、これによりリードフレームの寸法精度，後処理工程
の作業性改善と併せて、製品の薄型化が図れる。
ームによれば、制御回路基板のマウント部領域を凹部と
なして半導体チップのマウント部，および外部リード部
との間に段差を形成したことにより、リードフレームの
後処理工程として外部リード部の曲げ加工が必要なくな
り、これによりリードフレームの寸法精度，後処理工程
の作業性改善と併せて、製品の薄型化が図れる。
【図１】本発明の実施例による半導体デバイスの構成図
であり、(a) は側視断面図、(b) は平面図
であり、(a) は側視断面図、(b) は平面図
【図２】図１のリードフレームをパターン形成したフー
プ材を示し、(a) は平面図、(b) は断面図
プ材を示し、(a) は平面図、(b) は断面図
【図３】本発明の実施対象となる半導体デバイスの従来
例の構成図であり、(a) は側視断面図、(b) は平面図
例の構成図であり、(a) は側視断面図、(b) は平面図
【図４】図３のリードフレームをパターン形成したフー
プ材を示し、(a) は平面図、(b) は断面図
プ材を示し、(a) は平面図、(b) は断面図
１ リードフレーム １ａ 半導体チップのマウント部 １ｂ 外部リード部 １ｃ 制御回路基板のマウント部 ２ 半導体チップ ３ 制御回路基板 ４ ボンディングワイヤ ５ モールドパッケージ ６ フープ材材
Claims (3)
- 【請求項１】フープ材をプレス加工して形成した半導体
デバイス組立用のリードフレームであり、フレームに半
導体チップのマウント部，制御回路基板のマウント部，
および外部リード部をパターン形成したものにおいて、
制御回路基板のマウント部領域を凹部となして半導体チ
ップのマウント部，および外部リード部との間に段差を
形成したことを特徴とするリードフレーム。 - 【請求項２】請求項１記載のリードフレームにおいて、
フープ材の状態で半導体チップのマウント部，制御回路
基板のマウント部，および外部リード部に対応するそれ
ぞれのフレーム厚さを、半導体チップマウント部＞制御
回路基板マウント部＞外部リード部に設定したことを特
徴とするリードフレーム。 - 【請求項３】請求項１記載のリードフレームにおいて、
制御回路基板のマウント部に相応する凹部をフープ材の
状態で圧延成形したことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235177A JP2001060647A (ja) | 1999-08-23 | 1999-08-23 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235177A JP2001060647A (ja) | 1999-08-23 | 1999-08-23 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060647A true JP2001060647A (ja) | 2001-03-06 |
Family
ID=16982216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11235177A Pending JP2001060647A (ja) | 1999-08-23 | 1999-08-23 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894822A (zh) * | 2010-05-28 | 2010-11-24 | 日月光封装测试(上海)有限公司 | 半导体封装用导线架条构造 |
| JP2016004887A (ja) * | 2014-06-17 | 2016-01-12 | Ｓｈマテリアル株式会社 | リードフレーム、およびリードフレームの製造方法 |
-
1999
- 1999-08-23 JP JP11235177A patent/JP2001060647A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101894822A (zh) * | 2010-05-28 | 2010-11-24 | 日月光封装测试(上海)有限公司 | 半导体封装用导线架条构造 |
| JP2016004887A (ja) * | 2014-06-17 | 2016-01-12 | Ｓｈマテリアル株式会社 | リードフレーム、およびリードフレームの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100927319B1 (ko) | 스탬핑된 리드프레임 및 그 제조 방법 | |
| KR0141952B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| GB2323474A (en) | A leadframe for a semiconductor device | |
| JP2003179292A (ja) | 半導体レーザ装置およびその製造方法 | |
| US6828659B2 (en) | Semiconductor device having a die pad supported by a die pad supporter | |
| JP2001060647A (ja) | リードフレーム | |
| JP2874435B2 (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
| KR200331876Y1 (ko) | 반도체리드프레임의타이바와인너리드고정구조 | |
| JPH0735403Y2 (ja) | リードフレーム | |
| JPH02253650A (ja) | リードフレーム | |
| KR200205168Y1 (ko) | 반도체 몰딩 머신의 받침 블록 | |
| JPH0529525A (ja) | 半導体パツケージ | |
| JPH09129803A (ja) | ホール素子及びその製造方法 | |
| JPH05235248A (ja) | リードフレーム | |
| KR0121172Y1 (ko) | 플렉시블 리드프레임 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JP2511765Y2 (ja) | リ―ドフレ―ム | |
| JPH03296253A (ja) | リードフレーム | |
| JP3146207U (ja) | リードフレームおよび半導体装置 | |
| JP2001358279A (ja) | 半導体装置及びリードフレーム | |
| JPS5812452Y2 (ja) | 半導体装置 | |
| JPH07176667A (ja) | 表面実装型半導体装置 | |
| JP2582534B2 (ja) | 半導体装置の製造方法 | |
| JPH02159752A (ja) | リードフレーム | |
| JP4493170B2 (ja) | プラスチックパッケージの製造方法 |