JPS6049634A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6049634A JPS6049634A JP58157452A JP15745283A JPS6049634A JP S6049634 A JPS6049634 A JP S6049634A JP 58157452 A JP58157452 A JP 58157452A JP 15745283 A JP15745283 A JP 15745283A JP S6049634 A JPS6049634 A JP S6049634A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- substrate
- heated
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000011347 resin Substances 0.000 claims abstract description 53
- 229920005989 resin Polymers 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000007789 sealing Methods 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000006260 foam Substances 0.000 claims 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052709 silver Inorganic materials 0.000 abstract description 3
- 239000004332 silver Substances 0.000 abstract description 3
- 239000000919 ceramic Substances 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 description 4
- 238000007872 degassing Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関する。
半導体装置において、基板の表面に半導体チップを直付
行し、これを樹脂でコーティングした構成はよ（知ちれ
て層る。第１図は従来例の断面図を示Ｌ−１はセラミッ
ク等の基板、２は集積回路その他の半導体チップ（以下
Ｍｉミニチップ言う。）。
行し、これを樹脂でコーティングした構成はよ（知ちれ
て層る。第１図は従来例の断面図を示Ｌ−１はセラミッ
ク等の基板、２は集積回路その他の半導体チップ（以下
Ｍｉミニチップ言う。）。
８け＋＋−ｐ、’４は基板１上の導体−５は封止用の樹
脂である。このよらな構成の半導体装置は次のようにし
て製作される。すなわち基板ｌの表面に銀又は金のペー
スト６全印刷１１、その上に千ツブ２をのせて加熱する
。との加熱によってチップ２と基板ｌとが接着され、基
板ｌ上に取り付けられる。次に手ツブ２と導体４とをリ
−Ｖ Ｓでワイヤポンディングで接続する。そのあと封
止用の樹脂５を滴下して薄（（たとえば１５絹程度）塗
布してこれを硬化する。
脂である。このよらな構成の半導体装置は次のようにし
て製作される。すなわち基板ｌの表面に銀又は金のペー
スト６全印刷１１、その上に千ツブ２をのせて加熱する
。との加熱によってチップ２と基板ｌとが接着され、基
板ｌ上に取り付けられる。次に手ツブ２と導体４とをリ
−Ｖ Ｓでワイヤポンディングで接続する。そのあと封
止用の樹脂５を滴下して薄（（たとえば１５絹程度）塗
布してこれを硬化する。
ところでこのような方法で製作する場合−ベース）６に
含まれている空室によって樹脂内に慨泡カ（生ずふこと
−Ｉ）ｒある。この慨泡は千ツブ２の下面赤ち硬化時の
加熱によって空電−ｈｉ浮浮上てでてくる。このより寿
ぐ泡が樹脂５内（Ｃとどまってｂるようなことがあると
、半導体装置の動作中、チップ２７５Ｓ １−の熱によ
って望泡が膨張することがあわ、その膨張時リ−）８に
触れてこれを押圧してこれを切断して１．まうととぶあ
る。
含まれている空室によって樹脂内に慨泡カ（生ずふこと
−Ｉ）ｒある。この慨泡は千ツブ２の下面赤ち硬化時の
加熱によって空電−ｈｉ浮浮上てでてくる。このより寿
ぐ泡が樹脂５内（Ｃとどまってｂるようなことがあると
、半導体装置の動作中、チップ２７５Ｓ １−の熱によ
って望泡が膨張することがあわ、その膨張時リ−）８に
触れてこれを押圧してこれを切断して１．まうととぶあ
る。
とのよう々電池の発生を防１トするため一従来では樹脂
すを塗布したあと基板本ろとも脱泡することが考えちれ
る。ｌ−かし樹脂５け防湿性づよ充分維持できる程度に
、たとえばＬ５ａｌ程麿の厚みに塗布して−るので、脱
泡時の真空麿を相当上げな叶ればなち々込。又このよう
な厚み部分を通過１−て上表面赤ち外部に出ふのを嫌っ
て、これより薄す樹脂側面より泡が外部にでること７５
（ある。このような部分かち泡赤出ると、そのときの圧
力によって樹脂値！外側に広がることがある。ところ７
３；封止されたチップに接近ｌ−で外部接続端子カ；設
置されているようなとき−この接続端子が一広がった樹
脂で覆われてＬｔうこと７５！あると−もはやこの接続
端子を用すて外部への接続が不可能と々ってしまう。
すを塗布したあと基板本ろとも脱泡することが考えちれ
る。ｌ−かし樹脂５け防湿性づよ充分維持できる程度に
、たとえばＬ５ａｌ程麿の厚みに塗布して−るので、脱
泡時の真空麿を相当上げな叶ればなち々込。又このよう
な厚み部分を通過１−て上表面赤ち外部に出ふのを嫌っ
て、これより薄す樹脂側面より泡が外部にでること７５
（ある。このような部分かち泡赤出ると、そのときの圧
力によって樹脂値！外側に広がることがある。ところ７
３；封止されたチップに接近ｌ−で外部接続端子カ；設
置されているようなとき−この接続端子が一広がった樹
脂で覆われてＬｔうこと７５！あると−もはやこの接続
端子を用すて外部への接続が不可能と々ってしまう。
この発明は封止用の樹脂の広ぷりを何へ生ずることなく
、泡の発生を防１１：、、ｌ−で半導体装置を製作する
ことを目的とする。
、泡の発生を防１１：、、ｌ−で半導体装置を製作する
ことを目的とする。
この発明け、樹脂の塗布にあだり一最初に薄く塗布１−
てシｂてかち−この樹脂ガ硬化１−々い程度に加熱して
、チップの下面かち泡を出させて、この泡を塗布した樹
脂の上表面まで浮き土コ乙せて訃き−そのま捷の伏即で
基板ごと脱泡させ一ついでさきに塗布した樹脂の表面に
再び樹脂を塗布して、膨脂全体の厚みガ防湿性を維持で
六る程度の厚し みとなるように一最後に両樹脂を硬化することを＾ 特徴とする。
てシｂてかち−この樹脂ガ硬化１−々い程度に加熱して
、チップの下面かち泡を出させて、この泡を塗布した樹
脂の上表面まで浮き土コ乙せて訃き−そのま捷の伏即で
基板ごと脱泡させ一ついでさきに塗布した樹脂の表面に
再び樹脂を塗布して、膨脂全体の厚みガ防湿性を維持で
六る程度の厚し みとなるように一最後に両樹脂を硬化することを＾ 特徴とする。
このような工程によると一最初に塗布した樹脂は薄（八
（たとえば最終の樹脂の厚みガＬ５寵程廖としたとき０
．７〜０．９Ｗ程瑠）ので−これをとれカ２硬化しな層
程崖の温實で加熱したとき、チップの下面か乙出て六た
飽泡はその樹脂の上表面近く寸で簡単に浮上するようυ
こなる。ことで基板ごと脱泡すれば−それ程真空度を高
めな（とも簡単に外部ｔで脱泡していく。このとき飽泡
ｌｄ′ずでに樹脂の上表面近（寸で浮上してｂるので一
説泡時も樹脂の上表面九氏外部に脱泡してｂ（よらにな
り、樹脂の側面かち脱泡Ｌ２て謁くことはほとんど方−
０１〜だカよって脱泡時樹脂が広がるといったことけ充
４＋阻市されるよりになる。
（たとえば最終の樹脂の厚みガＬ５寵程廖としたとき０
．７〜０．９Ｗ程瑠）ので−これをとれカ２硬化しな層
程崖の温實で加熱したとき、チップの下面か乙出て六た
飽泡はその樹脂の上表面近く寸で簡単に浮上するようυ
こなる。ことで基板ごと脱泡すれば−それ程真空度を高
めな（とも簡単に外部ｔで脱泡していく。このとき飽泡
ｌｄ′ずでに樹脂の上表面近（寸で浮上してｂるので一
説泡時も樹脂の上表面九氏外部に脱泡してｂ（よらにな
り、樹脂の側面かち脱泡Ｌ２て謁くことはほとんど方−
０１〜だカよって脱泡時樹脂が広がるといったことけ充
４＋阻市されるよりになる。
使用する樹脂と１．では、ジャンクション コーティン
グ レジンｒＪＣＦ）として一般に使用されていムシリ
コン系の樹脂を使用すればよい。このと立最初に塗布す
る樹脂と１−で粘度の低−ものガ望第１−ｂ０粘廖ガ低
いほど９泡が上表面オで浮立上がりやすぐなる。９泡を
浮立上ガちせるための加熱は、基板の下面≠１ｃｍ、加
熱するようＶｒする表、チップの下面≠為ちぐ泡７５τ
出やす（なる。そのためこの加熱のためにはホットプレ
ート７１１丈好適で、この上に基板をのせて加熱するよ
りにすればよい。
グ レジンｒＪＣＦ）として一般に使用されていムシリ
コン系の樹脂を使用すればよい。このと立最初に塗布す
る樹脂と１−で粘度の低−ものガ望第１−ｂ０粘廖ガ低
いほど９泡が上表面オで浮立上がりやすぐなる。９泡を
浮立上ガちせるための加熱は、基板の下面≠１ｃｍ、加
熱するようＶｒする表、チップの下面≠為ちぐ泡７５τ
出やす（なる。そのためこの加熱のためにはホットプレ
ート７１１丈好適で、この上に基板をのせて加熱するよ
りにすればよい。
この発明の実施例方法を第２図、第３図によって詩明す
る。なか第１Ｍと同じ符号を付１−だ部分は同−又は対
応＋乙部分を示す。チップ２けたとえげセラミック製の
基板１士に銀ペースト６を介１、て取付ｆｆｌ、、れ、
リード８のワインヤポンディングによって導体４と接続
される。ここまでは第１図Ｗ示寸製造法と具ふところは
な−。この発明に［、たφ；い一チツプ２を含んで基板
１の表面に第２図に示すように樹１１５５１を薄く塗布
する。そ１−てこれを下面≠・ち加熱する。樹脂５１の
硬化温度がたとえば１５０℃であるとすれば一８０〜１
００ｔＥ程摩に加熱する。この加熱によってチップ２の
下面７５．ち、ペースト６に含せれていた空電による電
池７５；出てぐる。この電池を樹脂５１の表面５１Ａ近
（まで浮上させる。この状態で基板１ごと脱泡処理する
。このとき９泡が樹脂の表面５１Ａかへ外部に抜は出て
いくのが目視で確認できる。
る。なか第１Ｍと同じ符号を付１−だ部分は同−又は対
応＋乙部分を示す。チップ２けたとえげセラミック製の
基板１士に銀ペースト６を介１、て取付ｆｆｌ、、れ、
リード８のワインヤポンディングによって導体４と接続
される。ここまでは第１図Ｗ示寸製造法と具ふところは
な−。この発明に［、たφ；い一チツプ２を含んで基板
１の表面に第２図に示すように樹１１５５１を薄く塗布
する。そ１−てこれを下面≠・ち加熱する。樹脂５１の
硬化温度がたとえば１５０℃であるとすれば一８０〜１
００ｔＥ程摩に加熱する。この加熱によってチップ２の
下面７５．ち、ペースト６に含せれていた空電による電
池７５；出てぐる。この電池を樹脂５１の表面５１Ａ近
（まで浮上させる。この状態で基板１ごと脱泡処理する
。このとき９泡が樹脂の表面５１Ａかへ外部に抜は出て
いくのが目視で確認できる。
このあと第８図に示すように樹脂５１０表面に更に樹脂
５１と同−又は同系の樹脂５２を塗布し。
５１と同−又は同系の樹脂５２を塗布し。
両樹脂５１．５２の塗布厚の和が所望の厚み（たとえば
ｈ５ｍ）となふようにする。そして両樹脂を加熱して硬
化させる。以上によって所望の半導体装置が製造される
ことになる。
ｈ５ｍ）となふようにする。そして両樹脂を加熱して硬
化させる。以上によって所望の半導体装置が製造される
ことになる。
以上詳述したようにこの発明によれは一封止用の樹脂の
周囲が族７３ヨることのｉｔｎように確実に脱泡するこ
とづ！でき−１−かも所望の厚みの樹脂による封止が可
能とカリ、信頼性の高８製品が製造できると層った効果
を奏する。
周囲が族７３ヨることのｉｔｎように確実に脱泡するこ
とづ！でき−１−かも所望の厚みの樹脂による封止が可
能とカリ、信頼性の高８製品が製造できると層った効果
を奏する。
第１図は従来例の断面Ｍ−第第２フ
の発明の実施例工程を詩明するための断面ばである。
Claims (1)
- 基板の表面に半導体チップを取付は一前記半導体チツブ
と前記基板上の導体とをリードで接続してか八−前記半
導体チップを含んで前記基板の表面に封止用の樹脂を塗
布し、つｂで前記樹脂が硬化Ｉ−ない程實に加熱して檗
泡を前記樹脂の表面近くまで浮上させ、次に前記基板を
脱泡処理して前記覧泡を前記樹脂の表面−２５１へ外部
に放敗せ１−め、次に前記樹脂の表面に更に封止用の樹
脂を塗布して前記百樹脂の塗布厚の和が防湿性を維持り
、得ふ程廖の厚みとなるよりに１−１そのあと前記両樹
脂を硬化ｌ−て々る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157452A JPS6049634A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58157452A JPS6049634A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6049634A true JPS6049634A (ja) | 1985-03-18 |
| JPS6353691B2 JPS6353691B2 (ja) | 1988-10-25 |
Family
ID=15649964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58157452A Granted JPS6049634A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049634A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136534A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | 半導体装置 |
| JP2011199110A (ja) * | 2010-03-23 | 2011-10-06 | Mitsubishi Electric Corp | パワー半導体装置及びその製造方法 |
| JP2014222695A (ja) * | 2013-05-13 | 2014-11-27 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
-
1983
- 1983-08-29 JP JP58157452A patent/JPS6049634A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136534A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | 半導体装置 |
| JP2011199110A (ja) * | 2010-03-23 | 2011-10-06 | Mitsubishi Electric Corp | パワー半導体装置及びその製造方法 |
| JP2014222695A (ja) * | 2013-05-13 | 2014-11-27 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6353691B2 (ja) | 1988-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737208A (en) | Method of fabricating multilayer structures with nonplanar surfaces | |
| US4381602A (en) | Method of mounting an I.C. chip on a substrate | |
| US4396936A (en) | Integrated circuit chip package with improved cooling means | |
| KR101313391B1 (ko) | 적층형 패키징 | |
| US4437235A (en) | Integrated circuit package | |
| US6448111B1 (en) | Method of manufacturing a semiconductor device | |
| US6472758B1 (en) | Semiconductor package including stacked semiconductor dies and bond wires | |
| US20020109216A1 (en) | Integrated electronic device and integration method | |
| JPH10125826A (ja) | 半導体装置及びその製法 | |
| JPH08293524A (ja) | 半導体装置およびその製造方法 | |
| JPH0373559A (ja) | 半導体装置及びその製造方法 | |
| JP3391282B2 (ja) | 電子部品の製造方法 | |
| JPS6049634A (ja) | 半導体装置の製造方法 | |
| JPH06275742A (ja) | 樹脂封止型半導体装置 | |
| JP2902497B2 (ja) | 混成集積回路基板の製造方法 | |
| JPH06139824A (ja) | 異方導電フィルム | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JP2798861B2 (ja) | 混成集積回路装置 | |
| JP3096510B2 (ja) | 混成集積回路装置 | |
| JP3002462B1 (ja) | 半導体パッケージ及び樹脂封止方法 | |
| JPS6115580B2 (ja) | ||
| JPS62128534A (ja) | 半導体装置の封止方法 | |
| JPH06140534A (ja) | 混成集積回路装置 | |
| JP2752286B2 (ja) | 混成集積回路装置 | |
| JPH07263487A (ja) | 半導体装置の製造方法 |