JPS6353691B2 - - Google Patents

Info

Publication number
JPS6353691B2
JPS6353691B2 JP58157452A JP15745283A JPS6353691B2 JP S6353691 B2 JPS6353691 B2 JP S6353691B2 JP 58157452 A JP58157452 A JP 58157452A JP 15745283 A JP15745283 A JP 15745283A JP S6353691 B2 JPS6353691 B2 JP S6353691B2
Authority
JP
Japan
Prior art keywords
resin
substrate
bubbles
chip
air bubbles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58157452A
Other languages
English (en)
Other versions
JPS6049634A (ja
Inventor
Nobuhisa Ishida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP58157452A priority Critical patent/JPS6049634A/ja
Publication of JPS6049634A publication Critical patent/JPS6049634A/ja
Publication of JPS6353691B2 publication Critical patent/JPS6353691B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に関する。
半導体装置において、基板の表面に半導体チツ
プを直付けし、これを樹脂でコーテイングした構
成はよく知られている。第1図は従来例の断面図
を示し、1はセラミツク等の基板、2は集積回路
その他の半導体チツプ(以下単にチツプと言
う。)、3はリード、4は基板1上の導体、5は封
止用の樹脂である。このような構成の半導体装置
は次のようにして製作される。すなわち基板1の
表面に銀又は金のペースト6を印刷し、その上に
チツプ2をのせて加熱する。この加熱によつてチ
ツプ2と基板1とが接着され、基板1上に取り付
けられる。次にチツプ2と導体4とをリード3で
ワイヤボンデイングで接続する。そのあと封止用
の樹脂5を滴下して薄く(たとえば1.5mm程度)
塗布してこれを硬化する。
ところでこのような方法で製作する場合、ペー
スト6に含まれている空気によつて樹脂内に気泡
が生ずることがある。この気泡はチツプ2の下面
から硬化時の加熱によつて空気が浮上してでてく
る。このような気泡が樹脂5内にとどまつている
ようなことがあると、半導体装置の動作中、チツ
プ2からの熱によつて気泡が膨張することがあ
り、その膨張時リード3に触れてこれを押圧して
これを切断してしまうことがある。
このような気泡の発生を防止するため、従来で
は樹脂5を塗布したあと基板もろとも脱泡するこ
とが考えられる。しかし樹脂5は防湿性が充分維
持できる程度に、たとえば1.5mm程度の厚みに塗
布しているので、脱泡時の真空度を相当上げなけ
ればならない。又このような厚み部分を通過して
上表面から外部に出るのを嫌つて、これより薄い
樹脂側面より泡が外部にでることがある。このよ
うな部分から泡が出ると、そのときの圧力によつ
て樹脂が外側に広がることがある。ところが封止
されたチツプに接近して外部接続端子が設置され
ているようなとき、この接続端子が、広がつた樹
脂で覆われてしまうことがあると、もはやこの接
続端子を用いて外部への接続が不可能となつてし
まう。
この発明は封止用の樹脂の広がりを何ら生ずる
ことなく、泡の発生を防止して半導体装置を製作
することを目的とする。
この発明は、樹脂の塗布にあたり、最初に薄く
塗布しておいてから、この樹脂が硬化しない程度
に加熱して、チツプの下面から泡を出させて、こ
の泡を塗布した樹脂の上表面まで浮き上がらせて
おき、そのままの状態で基板ごと脱泡させ、つい
でさきに塗布した樹脂の表面に再び樹脂を塗布し
て樹脂全体の厚みが防湿性を維持できる程度の厚
みとなるようにし、最後に両樹脂を硬化すること
を特徴とする。
このような工程によると、最初に塗布した樹脂
は薄い(たとえば最終の樹脂の厚みが1.5mm程度
としたとき0.7〜0.9mm程度)ので、これをこれが
硬化しない程度の温度で加熱したとき、チツプの
下面から出てきた気泡はその樹脂の上表面近くま
で簡単に浮上するようになる。ここで基板ごと脱
泡すれば、それ程真空度を高めなくとも簡単に外
部に脱泡していく。このとき気泡はすでに樹脂の
上表面近くまで浮上しているので、脱泡時も樹脂
の上表面から外部に脱泡していくようになり、樹
脂の側面から脱泡していくことはほとんどない。
したがつて脱泡時樹脂が広がるといつたことは充
分阻止されるようになる。
使用する樹脂としては、ジヤンクシヨン コー
テイング レジン(JCR)として一般に使用され
ているシリコン系の樹脂を使用すればよい。この
とき最初に塗布する樹脂として粘度の低いものが
望ましい。粘度が低いほど気泡が上表面まで浮き
上がりやすくなる。気泡を浮き上がらせるための
加熱は、基板の下面から加熱するようにすると、
チツプの下面から気泡が出やすくなる。そのため
この加熱のためにはホツトプレートが好適で、こ
の上に基板をのせて加熱するようにすればよい。
この発明の実施例方法を第2図、第3図によつ
て説明する。なお第1図と同じ符号を付した部分
は同一又は対応する部分を示す。チツプ2はたと
えばセラミツク製の基板1上に銀ベースト6を介
して取付けられ、リード3のワイヤボンデイング
によつて導体4と接続される。ここまでは第1図
に示す製造法と異なるところではない。この発明
にしたがい、チツプ2を含んで基板1の表面に第
2図に示すように基板51を薄く塗布する。そし
てこれを下面から加熱する。樹脂51の硬化温度
がたとえば150℃であるとすれば、80〜100℃程度
に加熱する。この加熱によつてチツプ2の下面か
ら、ペースト6に含まれていた空気による気泡が
出てくる。この気泡を樹脂51の表面51A近く
まで浮上させる。この状態で基板1ごと脱泡処理
する。このとき気泡が樹脂の表面51Aから外部
に抜け出ていくのが目視で確認できる。
このあと第3図に示すように樹脂51の表面に
更に樹脂51と同一又は同系の樹脂52を塗布
し、両樹脂51,52の塗布厚の和が所望の厚み
(たとえば1.5mm)となるようにする。そして両樹
脂を加熱して硬化させる。以上によつて所望の半
導体装置が製造されることになる。
以上詳述したようにこの発明によれば、封止用
の樹脂の周囲が広がることのないように確実に脱
泡することができ、しかも所望の厚みの樹脂によ
る封止が可能となり、信頼性の高い製品が製造で
きるといつた効果を奏する。
【図面の簡単な説明】
第1図は従来例の断面図、第2図、第3図はこ
の発明の実施例工程を説明するための断面図であ
る。 1……基板、2……半導体チツプ、3……リー
ド、4……導体、51,52……樹脂、6……ペ
ースト。

Claims (1)

    【特許請求の範囲】
  1. 1 基板の表面に半導体チツプを取付け、前記半
    導体チツプと前記基板上の導体とをリードで接続
    してから、前記半導体チツプを含んで前記基板の
    表面に封止用の樹脂を塗布し、ついで前記樹脂が
    硬化しない程度に加熱して気泡を前記樹脂の表面
    近くまで浮上させ、次に前記基板を脱泡処理して
    前記気泡を前記樹脂の表面から外部に放散せし
    め、次に前記樹脂の表面に更に封止用の樹脂を塗
    布して前記両樹脂の塗布厚の和が防湿性を維持し
    得る程度の厚みとなるようにし、そのあと前記両
    樹脂を硬化してなる半導体装置の製造方法。
JP58157452A 1983-08-29 1983-08-29 半導体装置の製造方法 Granted JPS6049634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58157452A JPS6049634A (ja) 1983-08-29 1983-08-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58157452A JPS6049634A (ja) 1983-08-29 1983-08-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6049634A JPS6049634A (ja) 1985-03-18
JPS6353691B2 true JPS6353691B2 (ja) 1988-10-25

Family

ID=15649964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58157452A Granted JPS6049634A (ja) 1983-08-29 1983-08-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6049634A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136534A (ja) * 1986-11-27 1988-06-08 Nec Corp 半導体装置
JP5258825B2 (ja) * 2010-03-23 2013-08-07 三菱電機株式会社 パワー半導体装置及びその製造方法
JP6163009B2 (ja) * 2013-05-13 2017-07-12 アオイ電子株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6049634A (ja) 1985-03-18

Similar Documents

Publication Publication Date Title
US5087961A (en) Semiconductor device package
US4437235A (en) Integrated circuit package
US4396936A (en) Integrated circuit chip package with improved cooling means
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
US20020195624A1 (en) Method of making a semiconductor package including stacked semiconductor dies
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
JPH08293524A (ja) 半導体装置およびその製造方法
US5814882A (en) Seal structure for tape carrier package
JP3391282B2 (ja) 電子部品の製造方法
JPS6353691B2 (ja)
JP2902497B2 (ja) 混成集積回路基板の製造方法
JP2797598B2 (ja) 混成集積回路基板
JPS5817646A (ja) 半導体装置の製造方法
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JPS61230344A (ja) 樹脂封止型半導体装置
JP3845947B2 (ja) 樹脂封止型半導体装置
JPH06163746A (ja) 混成集積回路装置
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP2798861B2 (ja) 混成集積回路装置
JP2975782B2 (ja) 混成集積回路装置およびこれに用いるケース材
JP3096510B2 (ja) 混成集積回路装置
JPS6115580B2 (ja)
JP2854192B2 (ja) 混成集積回路装置
JPH1140704A (ja) 半導体装置
JPH01297848A (ja) 半導体装置およびその製造方法