JPH04107931A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04107931A
JPH04107931A JP22518390A JP22518390A JPH04107931A JP H04107931 A JPH04107931 A JP H04107931A JP 22518390 A JP22518390 A JP 22518390A JP 22518390 A JP22518390 A JP 22518390A JP H04107931 A JPH04107931 A JP H04107931A
Authority
JP
Japan
Prior art keywords
recess
semiconductor element
tray
stage
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22518390A
Other languages
English (en)
Inventor
Masanori Iijima
飯島　真紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22518390A priority Critical patent/JPH04107931A/ja
Publication of JPH04107931A publication Critical patent/JPH04107931A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 セラミックパッケージに半導体素子を搭載するのに接着
用ペーストを用いた半導体装置に関し、接着用ペースト
からの樹脂分のしみ出しによるワイヤボンディング時の
不具合を防止することを目的とし、 半導体素子を搭載する凹部が形成され、且つ該凹部の周
囲に多数のインナーリードが設けられたセラミックパッ
ケージの、前記凹部底面のステージ部に接着用ペースト
を用いて半導体素子が接着搭載されて成る半導体装置に
おいて、上記ステージ部と半導体素子との間に金属製ト
レイを配設して成り、該トレイの外周の立上り部はパッ
ケージの凹部の壁及び半導体素子の側面より離れ、且つ
その高さは半導体素子の高さと同等もしくはそれ以下と
なるように構成する。
〔産業上の利用分野〕
本発明はセラミックパッケージに半導体素子を搭載する
のに接着用ペーストを用いた半導体装置に関する。
近年、半導体装置においては、そのパッケージ内に搭載
されるチップの大型化が要求されている。
このためチップにかかる応力も大きくなり、チップクラ
ックやパッケージクラックが発生する恐れがあり、その
防止対策が必要となっている。
〔従来の技術〕
従来の半導体装置において、セラミックパッケージに半
導体素子を搭載する方法としては、第３図に示すように
パッケージｌの凹部の底面に金属被膜２を形成しておき
、この金属被膜の上にＡｕＳｉ共晶３を挾んで半導体素
子４を載置し、これを加熱してＡｕ！ｙｉ共晶３を溶融
して金属被膜２に半導体素子４を接合していた。ところ
が半導体素子が大型になると、セラミックパッケージと
半導体素子との熱膨張率の差により引張り又は圧縮応力
が発生し、チップクラックやパッケージクラックが発生
する恐れが生じてきた。そこで最近では大型の半導体素
子のセラミックパッケージへの接合には、接着材料とし
てペースト類を用い、接合部に生ずる応力を緩和してい
る。
〔発明が解決しようとする課題〕
上記従来のペースト類を用いる半導体素子とセラミック
パッケージとの接合方法では、ブリーディングというペ
ースト内の低分子樹脂分のしみ出しが生じ、これがパッ
ケージのインナーリードに付着し、ワイヤボンディング
工程においてワイヤ剥離が生ずるという問題がある。
本発明は上記従来の問題点に鑑み、接着用ペーストから
の樹脂分のしみ出しによるワイヤボンディング時の不具
合を防止した半導体装置を提供することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために本発明の半導体素子では、半
導体素子を搭載する凹部１ａが形成され、且つ該凹部の
周囲に多数のインナーリード５が設けられたセラミック
パ、ツケージ１の、前記凹部底面のステージ部に接着用
ペースト８を用いて半導体素子４が接着搭載されてなる
半導体装置において、上記ステージ部と半導体素子４と
の間に金属製トレイ７を配設して成り、該トレイ７の外
周の立上り部７ａはパッケージの凹部１ａの壁１ｂ及び
半導体素子４の側面より離れ、且つその高さは半導体素
子４の高さより低いことを特徴とする。
〔作　用〕
セラミックパッケージ１の半導体素子を搭載する凹部１
ａに金属製トレイ７を設けたことにより、該トレイ７に
接着用ペースト８を用いて半導体素子４を接着搭載して
も、接着用ペースト８からしみ出した低分子樹脂分は、
周囲に広がることを該トレイ７によって阻止されインナ
ーリード５まではとどかない。従ってワイヤボンディン
グ時の不具合は解消される。
〔実施例〕
第１図は本発明の実施例を示す図である。
同図において、１はセラミックパッケージであり、該セ
ラミックパッケージには、半導体素子４を搭載する凹部
１ａが形成されている。また該凹部１ａの周囲には多数
のインナーリード５とそれに接続するアウターリード６
が設けられている。
また該セラミックパッケージの凹部１ａの底部（ステー
ジ部）にはＮｉ　／Ａｕからなるメタライズが施され、
その上に本発明の要点である金属製のトレイ７がろう付
けされている。なおトレイ７の材料としてはＭｏ等が、
ろう材としては銀ろう等が用いられる。このトレイ７の
上には半導体素子４が導電性エポキシ樹脂等の接着用ペ
ースト８で接着されている。また該半導体素子４の端子
電極とインナーリード５との間がボンディングワイヤ９
で接続され、さらにパッケージの凹部１ａがキャップ１
０で気密封止されている。
なお、前記トレイ７は、その立上り部７ａがパッケージ
の凹部１ａの壁１ｂにも接触せず、また該トレイに搭載
された半導体素子４の側面にも接触しない大きさであり
、且つ立上り部７ａの高さはボンディングワイヤ９に接
触しない様にするため半導体素子４の高さ以下であるこ
とが好ましい。
このように構成された本実施例は、半導体素子４を接着
した接着用ペースト８からブリーディングにより生じた
低分子樹脂分がパッケージ内に拡がるのをトレイ７が、
その立上り部７ａの壁面で止めることができる。これは
セラミックが多少ポーラスであり且つ表面が粗面である
ため毛細管現象で低分子の樹脂分を移動させるのに対し
、本実施例のトレイ７は金属表面が平滑で毛細管現象を
生じないためである。
第２図は本発明の他の実施例を示す図である。
同図はトレイ７のみを示しており、（ａ）図に示すトレ
イ７は立上り部７ａの先端を内側に折曲形成したもの、
（ｂ）図に示すトレイ７は立上り部７ａの先端を外側に
折曲したものである。
このように構成された本実施例は、立上り部７ａの壁面
が長くなるため、ブリーディングによる樹脂分の移動を
阻止する効果は大となる。また特に（ａ）図に示すトレ
イ７は使用する姿勢に関係な（樹脂分の移動を阻止する
ことができる。
〔発明の効果〕
以上説明した様に、本発明によれば、セラミックパッケ
ージのステージ部に金属製のトレイを設けたことにより
、半導体素子を接着するペースト類のブリーディングに
よる樹脂分のインナーリードへの這い上りを阻止するこ
とができ、ワイヤボンディング時の不具合を解消するこ
とができる。
【図面の簡単な説明】
第１図は本発明の実施例を示す図、 第２図は本発明の他の実施例の要部を示す図、第３図は
従来の半導体装置を示す図である。 図において、 １はセラミックパッケージ、 ４は半導体素子、 ５はインナーリード、 ６はアウターリード、 ７はトレイ、 ８はペースト類、 ９はボンディングワイヤ、 １０はキャップ を示す。

Claims (1)

  1. 【特許請求の範囲】 １、半導体素子を搭載する凹部（１ａ）が形成され、且
    つ該凹部の周囲に多数のインナーリード（５）が設けら
    れたセラミックパッケージ（１）の、前記凹部底面のス
    テージ部に接着用ペースト（８）を用いて半導体素子（
    ４）が接着搭載されてなる半導体装置において、 上記ステージ部と半導体素子（４）との間に金属製トレ
    イ（７）を配設して成り、該トレイ（７）の外周の立上
    り部（７ａ）はパッケージの凹部（１ａ）の壁（１ｂ）
    及び半導体素子（４）の側面より離れ、且つその高さは
    半導体素子（４）の高さと同等もしくはそれ以下である
    ことを特徴とする半導体装置。 ２、上記トレイ（７）の立上り部（７ａ）の端部が内側
    又は外側に折曲形成されている請求項１記載の半導体装
    置。
JP22518390A 1990-08-29 1990-08-29 半導体装置 Pending JPH04107931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22518390A JPH04107931A (ja) 1990-08-29 1990-08-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22518390A JPH04107931A (ja) 1990-08-29 1990-08-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH04107931A true JPH04107931A (ja) 1992-04-09

Family

ID=16825265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22518390A Pending JPH04107931A (ja) 1990-08-29 1990-08-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH04107931A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091603B2 (en) * 2003-12-24 2006-08-15 Denso Corporation Semiconductor device
CN103681388A (zh) * 2012-09-19 2014-03-26 瑞萨电子株式会社 制造半导体器件的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091603B2 (en) * 2003-12-24 2006-08-15 Denso Corporation Semiconductor device
CN103681388A (zh) * 2012-09-19 2014-03-26 瑞萨电子株式会社 制造半导体器件的方法
JP2014060306A (ja) * 2012-09-19 2014-04-03 Renesas Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
EP0361283A2 (en) Resin-sealed type semiconductor device and method for manufacturing the same
JPH05226487A (ja) 半導体装置
JPH04107931A (ja) 半導体装置
JPH01241828A (ja) 半導体パッケージ
JPH11307713A (ja) 半導体装置用リードフレーム
JPS59111350A (ja) 半導体装置
JPH06241889A (ja) 半導体装置
JP3051225B2 (ja) 集積回路用パッケージ
JPH03108361A (ja) 半導体集積回路装置
JP2868868B2 (ja) 半導体装置
JPS63240055A (ja) 半導体装置
JPS634350B2 (ja)
JPS6236287Y2 (ja)
JPS6043660B2 (ja) 半導体装置
JPH03236249A (ja) 半導体チップモジュール
JPH0710495Y2 (ja) 半導体装置
JPS63136534A (ja) 半導体装置
JPS6271251A (ja) セラミツクパツケ−ジ
JPS6155778B2 (ja)
JPH01187959A (ja) 樹脂封止型半導体装置
JPS6269652A (ja) 半導体装置
JPH01201947A (ja) 半導体装置
JPS636848A (ja) 半導体装置
JPS6122638A (ja) 半導体装置