JPS6269652A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6269652A JPS6269652A JP60208670A JP20867085A JPS6269652A JP S6269652 A JPS6269652 A JP S6269652A JP 60208670 A JP60208670 A JP 60208670A JP 20867085 A JP20867085 A JP 20867085A JP S6269652 A JPS6269652 A JP S6269652A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- inner lead
- semiconductor device
- lead
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、半導体装置、特にワイヤボンディングにより
電気的接続を行う半導体装置に適用して有効な技術に関
する。
電気的接続を行う半導体装置に適用して有効な技術に関
する。
［背景技術］
ペレットのパッドとリードの電気的接続手段としてワイ
ヤボンディング法が知られている。このワイヤボンディ
ングは、半導体ペレット（以下単にペレットという）の
パッドとインナーリードとの間を導電性の絹糸状のワイ
ヤでループを描くようにして張設するものである。
ヤボンディング法が知られている。このワイヤボンディ
ングは、半導体ペレット（以下単にペレットという）の
パッドとインナーリードとの間を導電性の絹糸状のワイ
ヤでループを描くようにして張設するものである。
ところで、低融点ガラスを用いて気密封止を行う半導体
装置、たとえばサーディツプ型（ＣＥＲＤＩＰ）の半導
体装置では、前記のようにワイヤが張設された状態でキ
ャップの取付けが行われるが、このキャップの取付けの
際にキャップとワイヤが接触して、前記ワイヤが隣接す
るインナーリードと不必要な短絡を生じ、電気的不良を
生じる場合のあることが本発明者によって明らかにされ
た。また、このような電気的不良は、異物の除去のため
のエアの吹き付けにより、張設されたワイヤがたるんで
しまい他のインナーリードと短絡することによっても生
じることが本発明者によって明らかにされた。
装置、たとえばサーディツプ型（ＣＥＲＤＩＰ）の半導
体装置では、前記のようにワイヤが張設された状態でキ
ャップの取付けが行われるが、このキャップの取付けの
際にキャップとワイヤが接触して、前記ワイヤが隣接す
るインナーリードと不必要な短絡を生じ、電気的不良を
生じる場合のあることが本発明者によって明らかにされ
た。また、このような電気的不良は、異物の除去のため
のエアの吹き付けにより、張設されたワイヤがたるんで
しまい他のインナーリードと短絡することによっても生
じることが本発明者によって明らかにされた。
以上述べたワイヤとインナーリードの不所望な短絡は、
特にダイナミックＲＡＭ （ＤＲＡＭ）等のようにベレ
ット上にメモリー領域を広く確保するためにボンディン
グ用のパッドを対向する二辺にのみ配置した、いわゆる
二辺パッド配置のペレットを用いた場合に生じ易いこと
が、さらに本発明者によって見い出された。すなわち、
前記の二辺パッド配置のペレットとインナーリードとの
ボンディングではワイヤの張設距離も長くなるため、ワ
イヤが隣接するインナーリードと短絡する可能性も高く
なるためである。
特にダイナミックＲＡＭ （ＤＲＡＭ）等のようにベレ
ット上にメモリー領域を広く確保するためにボンディン
グ用のパッドを対向する二辺にのみ配置した、いわゆる
二辺パッド配置のペレットを用いた場合に生じ易いこと
が、さらに本発明者によって見い出された。すなわち、
前記の二辺パッド配置のペレットとインナーリードとの
ボンディングではワイヤの張設距離も長くなるため、ワ
イヤが隣接するインナーリードと短絡する可能性も高く
なるためである。
なお、ワイヤボンディングの技術として詳しく述べであ
る例としては、株式会社工業調査会、１９８０年１月１
５日発行ｒｆｃ化実装技術」 （日本マイクロエレクト
ロニクス協会り、Ｐ９９〜Ｐ１０３がある。
る例としては、株式会社工業調査会、１９８０年１月１
５日発行ｒｆｃ化実装技術」 （日本マイクロエレクト
ロニクス協会り、Ｐ９９〜Ｐ１０３がある。
［発明の目的］
本発明の目的は、ワイヤとインナーリードとの不必要な
短絡を防止して電気的信顛性の高い半導体装置を提供す
ることにある。
短絡を防止して電気的信顛性の高い半導体装置を提供す
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要コ
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、ボンディング部位を除いたインナーリードの
表面に絶縁材料が被着された半導体装置構造とすること
により、張設されたワイヤとインナーリードとの短絡を
防止することができ、電気的信顛性の高い半導体装置を
提供することができるものである。
表面に絶縁材料が被着された半導体装置構造とすること
により、張設されたワイヤとインナーリードとの短絡を
防止することができ、電気的信顛性の高い半導体装置を
提供することができるものである。
［実施例］
第１図は本発明の一実施例である半導体装置のペレット
近傍を示す拡大平面図、第２図は半導体装置の全体を示
す断面図である。
近傍を示す拡大平面図、第２図は半導体装置の全体を示
す断面図である。
本実施例の半導体装置１は第２図に示すように、パッケ
ージ基板２、およびキャップ３の各部材が低融点ガラス
４により接合されて内部のペレット５を気密封止してな
る、いわゆるサーディフプ（ＣＥＲＤ Ｉ Ｐ）型の半
導体装置である。
ージ基板２、およびキャップ３の各部材が低融点ガラス
４により接合されて内部のペレット５を気密封止してな
る、いわゆるサーディフプ（ＣＥＲＤ Ｉ Ｐ）型の半
導体装置である。
アルミナ等からなるパッケージ基板２の中央部にはキャ
ビティ２ａが形成されており、このキャビティ２ａの底
面にはシリコン（３１）半導体からなるペレット５が銀
ペースト等の接着材６によって取付けられている。ここ
で、本実施例のペレット５はその表面に形成されている
パッド７が第１図に示すように対向する二辺に沿って形
成された、いわゆる二辺パッド配置のものである。
ビティ２ａが形成されており、このキャビティ２ａの底
面にはシリコン（３１）半導体からなるペレット５が銀
ペースト等の接着材６によって取付けられている。ここ
で、本実施例のペレット５はその表面に形成されている
パッド７が第１図に示すように対向する二辺に沿って形
成された、いわゆる二辺パッド配置のものである。
また、前記パッケージ基板２の表面にはり一ド８が低融
点ガラス９によって取付けられており、該リード８のパ
ッケージ内に封止される部分はインナーリード８ａとし
て形成されている。一方、リード８の外部に露出する部
分はアウターリード８ｂとして形成されており、垂直方
向に折曲された断面形状を有している。
点ガラス９によって取付けられており、該リード８のパ
ッケージ内に封止される部分はインナーリード８ａとし
て形成されている。一方、リード８の外部に露出する部
分はアウターリード８ｂとして形成されており、垂直方
向に折曲された断面形状を有している。
前記インナーリード８ａとペレット５のパッド７とは金
（Ａｕ）等のワイヤ１０で電気的に接続されている。こ
のワイヤ１０の接合は、たとえばワイヤ１０の一端を加
熱して溶融ボールを形成し、該ボール部分をペレット５
のパッド７に押圧して第一ボンディングを行う。その後
、ループを描くようにしてその他端部分を所定のインナ
ーリード８ａ上に超音波振動を印加しながら押圧して第
二ボンディングを行う。最後に、ワイヤ１０の余線部分
を切断することによりワイヤボンディングを完了するも
のである。
（Ａｕ）等のワイヤ１０で電気的に接続されている。こ
のワイヤ１０の接合は、たとえばワイヤ１０の一端を加
熱して溶融ボールを形成し、該ボール部分をペレット５
のパッド７に押圧して第一ボンディングを行う。その後
、ループを描くようにしてその他端部分を所定のインナ
ーリード８ａ上に超音波振動を印加しながら押圧して第
二ボンディングを行う。最後に、ワイヤ１０の余線部分
を切断することによりワイヤボンディングを完了するも
のである。
本実施例では、インナーリード８ａ上の前記ワイヤ１０
がボンディングされた部位以外の表面には第１図の斜線
部で示すように低融点ガラス１１が被着されている。こ
の低融点ガラス１１の被着は、たとえばパンケージ基板
２に図示しないリードフレームを取付けた後に、粉末状
の低融点ガラスを溶剤に溶かしてスクリーン印刷等の手
段で行われるものである。
がボンディングされた部位以外の表面には第１図の斜線
部で示すように低融点ガラス１１が被着されている。こ
の低融点ガラス１１の被着は、たとえばパンケージ基板
２に図示しないリードフレームを取付けた後に、粉末状
の低融点ガラスを溶剤に溶かしてスクリーン印刷等の手
段で行われるものである。
なお、前記のように構成されたバング４−ジ基板２には
前記ペレット５の表面を覆うようにアルミナ等からなる
断面コ字状のキャップ３が低融点ガラス４により取付け
られており、内部の気密封止が達成されている。このキ
ャップ３の取付けは、キャップ３を上下方向を逆にして
治具上に載置して、さらにこのキャップ３上にパッケー
ジ基板２を載置した状態で封止炉に移送することにより
行われる。このとき、もしキャップ３の取付けの際にキ
ャンプ３とワイヤ１０が接触してワイヤ１０がたるみ、
ワイヤ１０がインナーリード８ａと接触したとしても、
本実施例によればインナーリード８ａ上のワイヤ１０が
ボンディングされた部位以外の表面には絶縁材料である
低融点ガラス１１が被着されているため、ワイヤＩＯと
り−ド８との電気的短絡を防止することができる。
前記ペレット５の表面を覆うようにアルミナ等からなる
断面コ字状のキャップ３が低融点ガラス４により取付け
られており、内部の気密封止が達成されている。このキ
ャップ３の取付けは、キャップ３を上下方向を逆にして
治具上に載置して、さらにこのキャップ３上にパッケー
ジ基板２を載置した状態で封止炉に移送することにより
行われる。このとき、もしキャップ３の取付けの際にキ
ャンプ３とワイヤ１０が接触してワイヤ１０がたるみ、
ワイヤ１０がインナーリード８ａと接触したとしても、
本実施例によればインナーリード８ａ上のワイヤ１０が
ボンディングされた部位以外の表面には絶縁材料である
低融点ガラス１１が被着されているため、ワイヤＩＯと
り−ド８との電気的短絡を防止することができる。
また、キャップ３の取付けを行う前にパッケージ基＋ｆ
ｆＥ２の表面の異物を除去する目的でエアの吹き付けを
行う場合があるが、このときにワイヤ１０が流れ、この
ワイヤＩＯが隣接するインナーリード８ａと接触したと
しても、インナーリード８ａの表面に絶縁材料である低
融点ガラス１１が被着されているため、上記と同様にワ
イヤ１０とリード８との電気的短絡を防止することがで
きる。
ｆＥ２の表面の異物を除去する目的でエアの吹き付けを
行う場合があるが、このときにワイヤ１０が流れ、この
ワイヤＩＯが隣接するインナーリード８ａと接触したと
しても、インナーリード８ａの表面に絶縁材料である低
融点ガラス１１が被着されているため、上記と同様にワ
イヤ１０とリード８との電気的短絡を防止することがで
きる。
さらに、本実施例ではインナーリード８ａの表面には封
止材である低融点ガラス４と同質の低融点ガラス１１が
被着されているため、パッケージ基板２への低融点ガラ
ス４の塗布と同一工程でインナーリード８ａへの低融点
ガラス１】の被着を行うことが可能であり、製造工程を
増加させたり複雑化することなく電気的信頼性の高い半
導体装置を提供することができる。
止材である低融点ガラス４と同質の低融点ガラス１１が
被着されているため、パッケージ基板２への低融点ガラ
ス４の塗布と同一工程でインナーリード８ａへの低融点
ガラス１】の被着を行うことが可能であり、製造工程を
増加させたり複雑化することなく電気的信頼性の高い半
導体装置を提供することができる。
［効果コ
（１）、インナーリードの表面にボンディング部位を除
いて絶縁材料が被着された半導体装置構造とすることに
より、張設されたワイヤとインナーリードとの電気的短
絡を防止することができる。
いて絶縁材料が被着された半導体装置構造とすることに
より、張設されたワイヤとインナーリードとの電気的短
絡を防止することができる。
（２）、前記＋１１により、電気的信頼性の高い半導体
装置を提供することができる。
装置を提供することができる。
（３）、絶縁材料をパッケージの封止材と実質的に同じ
材料で構成することにより、製造工程を増加させたり複
雑化することなく電気的信頼性の高い半導体装置を提供
することができる。
材料で構成することにより、製造工程を増加させたり複
雑化することなく電気的信頼性の高い半導体装置を提供
することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要響を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要響を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例ではインナーリードに被着される絶縁
体として低融点ガラスを用いた場合についてのみ説明し
たが、これに限らず合成樹脂等の絶縁体を被着したもの
であってもよい。
体として低融点ガラスを用いた場合についてのみ説明し
たが、これに限らず合成樹脂等の絶縁体を被着したもの
であってもよい。
また、絶縁材料の被着はワイヤボンディングの後に行う
ものであってもよい。
ものであってもよい。
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるサーディツプ（ＣＥＲ
ＤＩ Ｐ）型の半導体装置に適用した場合について説明
したが、これに限定されるものではなく、たとえばレジ
ンモールドパッケージ型半導体装置等のワイヤボンディ
ングを用いる半導体装置に広く適用して存効な技術であ
る。
をその利用分野である、いわゆるサーディツプ（ＣＥＲ
ＤＩ Ｐ）型の半導体装置に適用した場合について説明
したが、これに限定されるものではなく、たとえばレジ
ンモールドパッケージ型半導体装置等のワイヤボンディ
ングを用いる半導体装置に広く適用して存効な技術であ
る。
第１図は本発明の一実施例である半導体装置のペレット
近傍を示す拡大平面図、 第２図は実施例の半導体装−〇全体を示す断面図である
。 ■・・・半導体装置、２・・・パッケージ基板、２ａ・
・・キャビティ、３・・・キャップ、４・・・低融点ガ
ラス、５・・・ペレット、６・・・接着材、７・・・パ
ッド、８・・・リード、８ａ・・・インナーリード、８
ｂ・・・アウターリード、９・・・低融点ガラス、１０
・・・ワイヤ、１１・・・低融点ガラス。
近傍を示す拡大平面図、 第２図は実施例の半導体装−〇全体を示す断面図である
。 ■・・・半導体装置、２・・・パッケージ基板、２ａ・
・・キャビティ、３・・・キャップ、４・・・低融点ガ
ラス、５・・・ペレット、６・・・接着材、７・・・パ
ッド、８・・・リード、８ａ・・・インナーリード、８
ｂ・・・アウターリード、９・・・低融点ガラス、１０
・・・ワイヤ、１１・・・低融点ガラス。
Claims (1)
- 【特許請求の範囲】 １、インナーリードとペレットとがワイヤボンディング
により電気的に接続されてなる半導体装置であって、ボ
ンディング部位を除いた前記インナーリード表面部分に
絶縁材料が被着されていることを特徴とする半導体装置
。 ２、前記絶縁材料がパッケージの封止材と実質的に同じ
材料であることを特徴とする特許請求の範囲第１項記載
の半導体装置。 ３、前記絶縁材料が低融点ガラスであることを特徴とす
る特許請求の範囲第１項または第２項記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208670A JPS6269652A (ja) | 1985-09-24 | 1985-09-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208670A JPS6269652A (ja) | 1985-09-24 | 1985-09-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6269652A true JPS6269652A (ja) | 1987-03-30 |
Family
ID=16560111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208670A Pending JPS6269652A (ja) | 1985-09-24 | 1985-09-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6269652A (ja) |
-
1985
- 1985-09-24 JP JP60208670A patent/JPS6269652A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10242360A (ja) | 半導体装置 | |
| JPH08288776A (ja) | プラスチック封止ｓａｗ装置および方法 | |
| JPH0455341B2 (ja) | ||
| JPH08316364A (ja) | 半導体装置 | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| JPS6269652A (ja) | 半導体装置 | |
| JPS61147555A (ja) | 半導体装置 | |
| JPH03280453A (ja) | 半導体装置及びその製造方法 | |
| JPS634651A (ja) | 半導体装置 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0473955A (ja) | 半導体装置及びその製造方法 | |
| JPH0366152A (ja) | 半導体集積回路モジュール | |
| JPS62296541A (ja) | 樹脂封止型半導体装置 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JPH0451056B2 (ja) | ||
| JPH0526761Y2 (ja) | ||
| JPH03231435A (ja) | 半導体集積回路装置 | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPH11340373A (ja) | 薄小型樹脂封止パッケージ | |
| JPS6221244A (ja) | 半導体装置 | |
| JPS6224646A (ja) | 半導体装置 | |
| JPH01238129A (ja) | 樹脂封止型半導体装置 | |
| JPS63107126A (ja) | 半導体装置 | |
| JPS5952852A (ja) | 混成集積回路装置 |