JPS5952852A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS5952852A
JPS5952852A JP57165525A JP16552582A JPS5952852A JP S5952852 A JPS5952852 A JP S5952852A JP 57165525 A JP57165525 A JP 57165525A JP 16552582 A JP16552582 A JP 16552582A JP S5952852 A JPS5952852 A JP S5952852A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor chip
integrated circuit
hybrid integrated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57165525A
Other languages
English (en)
Inventor
Yasuichi Ikeda
池田　保一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57165525A priority Critical patent/JPS5952852A/ja
Publication of JPS5952852A publication Critical patent/JPS5952852A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、混成集積回路装置に関するものである。
第１図は従来の混成集積回路装置の構成例を示し、図に
おいて、（１）はアルミナあるいはべりリア等の絶縁性
基板、（２）は基板（１）上に設番ブられた半導体チッ
プ、＋３１　＋４１は混成集積回路を構成する周辺回、
ＩＩＦｌ’；子であるコンデンサ及びコイルであり、該
コンデンサ（３）及びコイル１４）は低融点半田を用い
た半田ディツプ又は半田印刷によって基板（１）上に取
付けられている。また（５）は半導体チップ（２）とコ
ンデンサ（３）及びコイル１４）とを基板（１）上に設
けられた導体パターンを介して電気的に結合するための
金属細線、（６）は半導体チップ（２）及び金属細線（
５）を保設するための樹脂、（７）は基板（１）の下側
に配設された放熱板である。なお導体パターン、半田、
他の回路素子、外部リード及び全体の制止キャップ等は
その図示を省略している。
また第２図は従来装置の他の構成例を示す。図において
、第１図と同一符号は第１図と同一のものを示し、（８
）はその内部に半導体チップ（２）及び金属細線（５）
を有し、絶縁性基板（１）に形成された穴１ａ）内に組
み込まれて取付けられたディスクリートトランジスタで
ある。
従来の混成集積回路装置では、半導体テップ（２）を基
板（１）上に組付ける場合には、半導体チップ（２）を
その上から基板（１）に対して樹脂コートする方法か、
あるいは半導体チップ（２）を別の基板にディスクリー
トとして組立て、それを基板（１）に組み込む方法がと
られていた。しかしながら前者の方法では、組立工程に
おいてノーンドリンクの際の衝撃によってワイヤボンド
部分に力が加わフたり、封止樹脂の熱膨張によってワイ
ヤに力が加わったりして、信頼性の低下につながり、又
後者の方法では、集積度が低下したり、絶縁性基板に穴
をあけることによる基板割れが発生したりする等の問題
があった。
この発明は以上のような従来の問題点に鑑みてなされた
もので、半導体チップ及び金属細線を絶縁性基板に中空
封止することにより、集積度を下げることなく、信頼性
を向上させるようにした混成集積回路装置を提供するこ
とを目的としている。
以下本発明の一実施例を図について説明する。
第３図は本発明の一実施例Ｉこよる混成集積回路装置を
示す。図において、第１．２図と同一符号は両図と同一
のものを示し、（９）は絶縁性基板（１）に固着され、
早導体テツ１（２）及び金属細線（５）を絶縁・ｈ基板
（１）上に中空封止する円形の中空キャップである。な
お封止方法としては、半田又はろう材を用いた封止方法
と、接着剤を用いた側止方法とがあるが、これらは目的
により使いわけるようにすればよい。
本実施例の混成集積回路装置では、半導体チップ及びワ
イヤの周辺のみを中空圭］止しているので。
組立工程においてワイヤボンド部分に力が加わることは
ほとんどなく、しかも従来の樹脂コートのように樹脂の
熱膨張による力がワイヤに作用することもなく、これに
より信頼性を向上できるものである。また従来のディス
クリートとしての組立方法のように集積度が低下したり
、基板割れが発生したりすることはない。
なお上記実施例では円形の中空キャップを用いたが、こ
の中空キャップは円形以外のものであってもよい。
以上のように、本発明に係る混成集積回路装置によれば
、絶縁性基板上に半導体チップを設け、かつ該基板上に
半田を用いて周辺回路素子を取付けるとともに、半導体
テップと、これと周辺回路素子とを電気的に結合する金
属細線とを中空キャップによって中空封止するようにし
たので、集積度を低下させることなく、信頼性を向上で
きる効果がある。
【図面の簡単な説明】
第１１ｋｌ　Ｃａ）及び（ｂ）は従来の混成集積回路装
置の平面図及びその側面図、第２図（ａ）及び（ｂ）は
他の従来装置の平面図及びその一部切開側面図、第３図
（ａ）及び（ｂ）は本発明の一実施例による混成集積回
路装置の平面図及びその一部切開側面図である。 （１１・・・絶縁性基板、（２）・・・半導体チッ７、
＋３１　＋４１・・・周辺回路素子、（５）・・・金為
細線、（９）・・・中空キャップ。 なお図中、同一符号は同−又は相当部分を示す。 代　理　人　　　葛　　野　　信　　−第１図 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. （１）　　絶縁性基板と、該絶縁性基板上に設けられた
    半導体テップと、上記絶縁性基板上に半田により取付け
    られた周辺回路素子と、上記半導体チップと周辺回路素
    子とを上記絶縁性基板上に設けられた導体パターンを介
    して電気的に結合する金属細線と、上記半導体テップ及
    び金属細線を上記絶縁性基板上に中空封止する中空キャ
    ップとを備えたことを特徴とする混成集積回路装置。
JP57165525A 1982-09-20 1982-09-20 混成集積回路装置 Pending JPS5952852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57165525A JPS5952852A (ja) 1982-09-20 1982-09-20 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57165525A JPS5952852A (ja) 1982-09-20 1982-09-20 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS5952852A true JPS5952852A (ja) 1984-03-27

Family

ID=15814043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57165525A Pending JPS5952852A (ja) 1982-09-20 1982-09-20 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS5952852A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111725A (ja) * 1986-10-29 1988-05-17 Matsushita Electric Ind Co Ltd クロツク再生位相同期回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63111725A (ja) * 1986-10-29 1988-05-17 Matsushita Electric Ind Co Ltd クロツク再生位相同期回路

Similar Documents

Publication Publication Date Title
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
JPH04260358A (ja) 電子装置及びその製造方法
JPS62202548A (ja) 半導体装置
JPS59154054A (ja) ワイヤおよびそれを用いた半導体装置
JPS5952852A (ja) 混成集積回路装置
JPS58219757A (ja) 半導体装置
KR940027134A (ko) 반도체집적회로장치의 제조방법
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPS6143438A (ja) 半導体装置
JPS6313337A (ja) 半導体素子の実装方法
JPS6195539A (ja) 半導体装置およびその製造方法
JPH0451056B2 (ja)
JPH03104141A (ja) 半導体装置
JPS60165742A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPS59189659A (ja) 半導体装置
KR20210131139A (ko) 양면 기판 반도체 제조 방법
JPS63122131A (ja) 半導体装置用キヤリアテ−プ
JPS5926602Y2 (ja) 半導体パッケ−ジ
JPS639372B2 (ja)
JPS635253Y2 (ja)
JPS59107553A (ja) 半導体装置のワイヤ−ボンデイング方法
JPS6236287Y2 (ja)
JPS6342530Y2 (ja)
JPH03236249A (ja) 半導体チップモジュール