JP2014060306A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014060306A
JP2014060306A JP2012205174A JP2012205174A JP2014060306A JP 2014060306 A JP2014060306 A JP 2014060306A JP 2012205174 A JP2012205174 A JP 2012205174A JP 2012205174 A JP2012205174 A JP 2012205174A JP 2014060306 A JP2014060306 A JP 2014060306A
Authority
JP
Japan
Prior art keywords
semiconductor device
region
manufacturing
view
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012205174A
Other languages
English (en)
Other versions
JP5891157B2 (ja
Inventor
Tomoko Tono
朋子 東野
Yuichi Morinaga
優一 森永
Kazuya Tsuboi
和哉 坪井
Tamaki Wada
環 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012205174A priority Critical patent/JP5891157B2/ja
Priority to US14/030,973 priority patent/US9006036B2/en
Priority to CN201310430539.6A priority patent/CN103681388B/zh
Publication of JP2014060306A publication Critical patent/JP2014060306A/ja
Application granted granted Critical
Publication of JP5891157B2 publication Critical patent/JP5891157B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の品質の向上を図る。
【解決手段】半導体チップ１が搭載されたテープ基板２と、半導体チップ１の周囲に配置された複数のランドパッド２ｅと、半導体チップ１の電極パッド１ｃとランドパッド２ｅとを電気的に接続する複数のワイヤ７と、テープ基板２の下面２ｂに設けられた複数の端子部５とを有している。半導体チップ１はダイボンド材６を介してテープ基板２の上面２ａに固定されており、テープ基板２のランドパッド２ｅと半導体チップ１との間の第１領域２ｆの表面粗さの局部山頂の平均間隔は、テープ基板２のランドパッド２ｅと第１領域２ｆとの間の第２領域２ｇの表面粗さの局部山頂の平均間隔よりも小さくなっている。
【選択図】図１

Description

本発明は、半導体装置の製造技術に関し、例えば基板のリードにワイヤボンディングが行われる半導体装置に適用して有効な技術に関するものである。
基板タイプの半導体装置において、基板のダイパッドの周囲に接着剤流れ防止手段としてザグリ溝が形成された構造が、例えば特開平７−４５６４１号公報（特許文献１）に開示されている。
また、半導体チップまたはその他の電子部品素子がプリント配線板に固定される構造において、ダイパッド部と、電子部品素子を電気的に接続するボンディングパット部との間に溝部をレーザ加工により設けた構造が、例えば特開２００２−５０６４２号公報（特許文献２）に開示されている。
また、リードフレームタイプの半導体装置において、ペレット（半導体チップ）が半田層を介して接続されるヘッダに、段差と半田流れ止め用の小溝を設けた構造が、例えば特開平６−３７１２２号公報（特許文献３）に開示されている。
特開平７−４５６４１号公報 特開２００２−５０６４２号公報 特開平６−３７１２２号公報
配線基板上に半導体チップが搭載された半導体装置（半導体パッケージ）において、その組み立てのダイボンディング工程では、ダイボンド材を配線基板のチップ搭載領域に塗布し、さらにそのダイボンド材上に半導体チップを載せた後、ダイボンド材を熱処理（キュアベーク）して硬化させる。
この熱処理の際、ダイボンド材が一旦低粘化して、高分子成分と低分子成分とに分離し、その後、低分子成分が飛び散る、所謂ブリードと呼ばれる現象が起きる。このブリード現象が配線基板上で起きると、ダイボンド材中の主に低分子成分が、基板上に滲み出す。ここで、ダイボンド材の近傍にワイヤボンディング用のランドパッド（ランド、電極、リード）が形成されている場合、滲み出したダイボンド材の低分子成分がランドパッド表面に付着し、ランドパッドが汚染される。その結果、ワイヤボンディング工程で、ランドパッド表面にワイヤをボンディングする際、ランドパッドが汚染されていることにより、ワイヤが接続できなかったり、接続されてもランドパッドから容易に剥がれてしまったりするようなボンディング不良が発生する虞がある。
特に、基板タイプの半導体装置のうち、例えばＩＣ（Integrated Circuit）カード等に代表される半導体装置は、その高さの制約等から、配線基板として薄膜のテープ基板が多く用いられ、その組み立ても一貫のフープラインで行われる場合が多い。しかしながら、フープラインによる組み立てでは、搬送トラブル等が発生した際、ワーク（製品）がキュア炉内で停滞することがあり、この時、上記ブリード現象が発生する場合が多い。
また、ＩＣカード等の半導体装置では、その外形サイズが規格化されているので、自由に外形サイズを変更することができない制約がある。そのため、大きな半導体チップをテープ基板上に搭載した時にチップ下に塗布されたダイボンド材がチップ周囲に配置されたランドパッドに接近して、上記ブリードがランドパッドに掛かる確率も高くなり、前述のボンディング不良が発生する確率も高くなる。
なお、上記特許文献１および２は、ダイボンド材そのものがワイヤボンディング用のランドパッドに流れ出して付着することを抑制するものであり、ブリードが滲み出してランドパッドに掛かることを抑制するものではない。つまり、上記特許文献１および２に開示されている技術を用いても、ブリードの滲み出しによるボンディング不良を解決することはできない。
本願において開示される実施の形態の目的は、半導体装置の品質を向上させることができる技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態の半導体装置の製造方法は、配線基板の主面上に接着材を介して半導体チップを搭載する工程と、接着材を常温よりも高い温度下で硬化させる工程とを有し、配線基板のランドパッドと半導体チップとの間の第１領域の表面粗さの局部山頂の平均間隔を、配線基板のランドパッドと第１領域との間の第２領域の表面粗さの局部山頂の平均間隔よりも小さくするというものである。
一実施の形態によれば、例えば、半導体装置の品質の向上を図ることができる。
実施の形態の半導体装置の構造の一例を示す断面図である。 図１の半導体装置の裏面側の外部端子の配列の一例を示す裏面図である。 図１の半導体装置で用いられるテープ基板の構造の一例を示す断面図である。 図１の半導体装置のテープ基板の第１領域とランドパッドの関係の一例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図である。 図１の半導体装置のテープ基板における第１領域の表面粗さの定義を示す概念図である。 図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第１変形例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図である。 図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第２変形例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図である。 図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第３変形例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図である。 図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第４変形例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図である。 図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第５変形例を示す部分平面図およびＡ−Ａ断面図である。 図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第６変形例を示す部分平面図およびＡ−Ａ断面図である。 図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第７変形例を示す部分平面図およびＡ−Ａ断面図である。 図１の半導体装置の組み立て手順の一例を示すフロー図である。 図１の半導体装置の組み立てにおける主要工程の一例を示すプロセスフロー図である。 図１４の主要工程における基板準備状態の一例を示す拡大平面図および部分平面図である。 図１４の主要工程におけるペースト塗布状態の一例を示す拡大平面図および部分平面図である。 図１４の主要工程におけるダイボンディング状態の一例を示す拡大平面図および部分平面図である。 図１７のダイボンディング後のベーク工程で用いられる熱処理装置の一例を示す概念図である。 図１８のベーク工程で行われる熱処理の一例を示す概念図である。 図１４の主要工程におけるワイヤボンディング状態の一例を示す拡大平面図および部分平面図である。 図１４の主要工程における樹脂封止後の構造の一例を示す部分平面図である。 実施の形態の半導体装置の組み立ての効果のメカニズムを示す概念図である。 比較例のブリードによる侵食状態を示す概念図である。 実施の形態の第８変形例の半導体装置の構造を示す断面図である。 実施の形態の第９変形例の半導体装置の構造を示す断面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
図１は実施の形態の半導体装置の構造の一例を示す断面図、図２は図１の半導体装置の裏面側の外部端子の配列の一例を示す裏面図、図３は図１の半導体装置で用いられるテープ基板の構造の一例を示す断面図である。さらに、図４は図１の半導体装置のテープ基板の第１領域とランドパッドの関係の一例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図、図５は図１の半導体装置のテープ基板における第１領域の表面粗さの定義を示す概念図である。
図１および図２に示す本実施の形態の半導体装置は、後述する図１９に示す多連テープ基板３を用いて組み立てられる基板タイプの半導体パッケージであり、本実施の形態では、上記半導体装置の一例として、テープ基板２上に半導体チップ１が搭載された樹脂封止型のＣＯＴ（Chip On Tape) ８を取り上げ、このＣＯＴ８の構造とその製造方法について説明する。
最初にＣＯＴ８の構造について説明する。図１に示すように半導体集積回路が形成された半導体チップ１と、半導体チップ１の周囲に配置された複数のランドパッド２ｅと、半導体チップ１とランドパッド２ｅとを電気的に接続する複数のワイヤ（金属ワイヤ）７と、テープ基板２の下面２ｂに設けられた複数の外部端子である端子部５とを有している。なお、端子部５はここでは薄い金膜で形成されている。
また、図４に示すように、半導体チップ１の表面１ａは、実質的に四角形状であって、表面１ａは第１辺１ｄとこの第１辺１ｄと交差（直交）する第２辺１ｆを備えており、第１辺１ｄは第１方向１ｅに伸びているとともに、第２辺１ｆは、第１方向１ｅと交差する第２方向１ｇに伸びている。
また、テープ基板２のランドパッド２ｅは、平面視において、図１０に示すように第１方向１ｅに沿って、かつ半導体チップ１の第１辺１ｄと対向するように配置されている。
これにより、図１に示すように半導体チップ１の表面１ａに形成された複数の電極パッド（パッド）１ｃと、これらに対応する複数のランドパッド２ｅと、が複数のワイヤ（金属ワイヤ）７によってそれぞれ電気的に接続されている。なお、ワイヤ７は、例えば金（Ａｕ）ワイヤや銅（Ｃｕ）ワイヤ等である。
さらに、ＣＯＴ８では、ダイボンド材（接着材）６を介して半導体チップ１がテープ基板２の上面（第１主面）２ａに固定されている。つまり、半導体チップ１の裏面１ｂは、テープ基板２の上面２ａにダイボンド材６を介して接合されている。なお、ダイボンド材６は、例えばエポキシ樹脂を主成分とする材料から構成されており、大きく低分子成分と高分子成分に大別できる。
また、テープ基板２の上面２ａ側において、半導体チップ１と複数のワイヤ７とが、封止用樹脂等から成る封止体４によって封止されている。
さらに、テープ基板２の下面２ｂには、図２に示すように、外部端子となる複数の端子部５が形成されている。なお、ここでは図２に示すように、図１に示すテープ基板２の下面２ｂに８つの端子部５が設けられている。すなわち、テープ基板２は、上面２ａと反対側の下面２ｂとを有しており、この下面２ｂに複数の外部端子である端子部５が配置されている。なお、図３に示すように、端子部５のテープ基板２の上面２ａと同一方向を向いた面の一部がランドパッド２ｅとなっている。これにより、複数の外部端子である端子部５と複数のランドパッド２ｅとが、それぞれ電気的に接続されていることになる。
ここで、テープ基板２は、図３に示すように、ガラスエポキシ樹脂等からなる基材２ｍと、接着材２ｎを介して基材２ｍの下面２ｂに貼り付けられた端子部５とから成り、可撓性を有している。なお、端子部５は、例えば銅（Ｃｕ）箔にニッケル（Ｎｉ）−金（Ａｕ）めっきを施したものである。
また、ＣＯＴ８では、図４に示すように、テープ基板２のランドパッド２ｅと半導体チップ１との間に第１領域２ｆが設けられており（Ｐ３＞０）、さらに、ランドパッド２ｅと第１領域２ｆとの間に第２領域２ｇを有している。図４の構造では、第１領域２ｆは、例えばレジスト膜２ｉであり、第２領域２ｇは、その表面が、例えば基材２ｍのガラスエポキシ樹脂等の絶縁膜である。
その際、第１領域２ｆの第１方向１ｅにおける長さＰ２は、ランドパッド２ｅの第１方向１ｅにおける長さＰ１よりも長く形成されている（Ｐ２＞Ｐ１）。また、第１領域２ｆの表面の高さは、第２領域２ｇの表面の高さより高くなるように形成されている。
なお、第１領域２ｆは、少なくともランドパッド２ｅと半導体チップ１との間の領域に形成されていればよく、このランドパッド２ｅと半導体チップ１との間の領域からさらに長く延びてランドパッド２ｅや半導体チップ１を囲むように延在していてもよい。
また、本実施の形態のＣＯＴ８では、平面視におけるテープ基板２のランドパッド２ｅと半導体チップ１との間の第１領域２ｆの表面粗さの局部山頂の平均間隔は、テープ基板２のランドパッド２ｅと第１領域２ｆとの間の第２領域２ｇの表面粗さの局部山頂の平均間隔よりも小さくしていることが特徴である。
ここで、局部山頂の平均間隔Ｓについて説明する。局部山頂の平均間隔Ｓは、図５に示すように、粗さ曲線Ｂから、その平均線の方向に基準長さＬだけ抜き取り、隣り合う局部山頂間に対応する平均線の長さを求め、数式Ａに基づいてこれらの多数の局部山頂間の平均値をミリメートル（ｍｍ）で表したものである。
すなわち、ある一定の長さの中に凹凸がどれぐらい入っているのかと、隣り合う凸（または凹）の距離を測ってそれらの平均値を求めるものであり、表面粗さの細かさを表すことが可能である。その際、数値が小さい方が表面粗さは細かいということになる。
つまり、ＣＯＴ８のテープ基板２では、半導体チップ１近傍の第１領域２ｆの方が、ランドパッド２ｅ近傍の第２領域２ｇより局部山頂の平均間隔の数値が小さく、表面粗さが細かくなっている。言い換えると、局部山頂の平均間隔の数値Ｓが小さければ、表面粗さにおける凸（または凹）間の距離が短い（小さい）ことを意味し、したがって、ダイボンド材６から発生するブリード２０（滲み出し、後述する図２２参照）は小さい（狭い・距離が短い）隙間を進行することになり、毛細管現象と同様に進行が促進される。
以上のように、第２領域２ｇより第１領域２ｆの表面粗さの局部山頂の平均間隔を小さくすることにより、ＣＯＴ８の組み立ての、例えばダイボンド後の硬化ベーク（キュアベーク、熱処理）工程等で、ダイボンド材であるダイボンド材６からブリード（滲み出し）２０が発生した際に、積極的に第１領域２ｆに沿ってブリード２０を進行（浸透・拡散）させることができる。その結果、ブリード２０がランドパッド２ｅに進行（浸透）することを防止することができる。
加えて、本実施の形態では、第１方向１ｅにおいて、ランドパッド２ｅより第１領域２ｆの長さを長くしている。このようにすることで、ブリード２０が第１領域２ｆ上に飛び散り（付着し）、ブリード２０が第１領域２ｆ上を進行（浸透）して行ったときに、第２方向１ｇの線上に配置されているランドパッド２ｅから離れる第１方向１ｅに進行（浸透）して行くので、ブリード２０がランドパッド２ｅに付着することをより確実に防止することができる。その結果、ワイヤボンディング用のランドパッド２ｅにブリード２０が掛かること（ブリード２０がランドパッド２ｅに侵食すること）が低減するので、ワイヤボンディング工程でランドパッド２ｅにワイヤを安定してボンディングすることができる。
なお、本実施の形態で説明している「ブリード（ブリード現象）」は、所謂「ダイボンド材（接着材）６の流れ出し」とは発生メカニズムが異なる。その理由について説明する。
「ブリード（ブリード現象）」とは課題説明の部分で上述した通り、ダイボンド材６を硬化ベークする際、ダイボンド材６が一旦低粘化（粘度が低下）して、高分子成分と低分子成分とに分離し、その後、低分子成分が飛び散る現象である。そして、例えば一般的なエポキシ樹脂を主成分とするダイボンド材６には、「溶剤タイプ」と「無溶剤タイプ」の２種類に大別できる。
「溶剤タイプ」は、ダイボンド材６を硬化ベークした際、その「溶剤（低分子成分）」そのものが硬化反応により飛散し、ブリード現象として現れる。また、「無溶剤タイプ」は、字の如く「溶剤を含まない」ものであり、溶剤を含まない代わりに「反応性希釈剤」という低分子成分を含む。この無溶剤タイプは、ダイボンド材６の硬化ベーク時に、反応性希釈剤が飛散し、ブリード現象を発生させる。つまり、「溶剤タイプ」にしても「無溶剤タイプ」にしても、「低分子成分」を含むことになる訳だが、ダイボンド材６において、この「低分子成分」は重要な役割を果たす成分である。
ダイボンド材６は、半導体チップ１と基材（配線基板・リードフレーム等）とを接合させる接着材である。そして、良好な接着を得るためには、ダイボンド材６は半導体チップ（例えばＳｉ）１と基材（エポキシ樹脂・Ｃｕ等の金属）とに対して、良好な「濡れ性」を確保しなければならない。ダイボンド材６が良好な「濡れ性」を確保するためには、粘度を下げることが必要となり、その粘度を下げる点において、低分子成分を増やすことは有効なのである。しかしながら、低分子成分を増やすとブリードは発生し易くなることから、ダイボンド材の「濡れ性向上」と「ブリードの発生率」とは相反する事象であるとも言える。
そして、前述した「ダイボンド材６の流れ出し」は、「ダイボンド材６の量の過多」に伴う現象であって、流れ出しを防ごうとする場合は、ダイボンド材６の量を減らせば（最適化すれば）よい課題である。しかしながら、「ブリード」は上述したように、ダイボンド材中に含まれる低分子成分の量（比率）に依存する課題なので、単純にダイボンド材６の量を減らすことでは解決できない。さらに、ダイボンド材６のランドパッド２ｅへの流れ出しを防ぐために、例えば配線基板上にダム（凸部）を設けたり、溝（凹部）を設けたりする方法も考えられるが、ブリードはそれらをも越えてランドパッド表面に浸透しようとするので、課題解決が困難なのである。
本実施の形態では、これまでいくつかの特徴を説明してきたが、説明した特徴の内の主なものは、これらブリード特有の課題を解決するものである。
次に、図６〜図１２に示す変形例について説明する。
図６は図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第１変形例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図、図７は図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第２変形例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図である。また、図８は図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第３変形例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図、図９は図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第４変形例を示す部分平面図と、Ａ−Ａ断面図と、Ｂ−Ｂ断面図である。また、図１０は図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第５変形例を示す部分平面図およびＡ−Ａ断面図、図１１は図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第６変形例を示す部分平面図およびＡ−Ａ断面図、図１２は図１の半導体装置のテープ基板の第１領域とランドパッドの関係の第７変形例を示す部分平面図およびＡ−Ａ断面図である。
図６に示す第１変形例は、第１領域２ｆが平面視で枠状に形成されており、ワイヤボンディング用のランドパッド２ｅの周囲を全て囲むように配置されているものである（Ｃ１＞０、Ｃ２＞０）。
なお、第１領域２ｆは、第１部分２ｆａ、第２部分２ｆｂ、第３部分２ｆｃ、および第４部分２ｆｄを含んでいる。平面視において、第１部分２ｆａは、ランドパッド２ｅと半導体チップ１との間に配置され、かつ第１方向１ｅに沿って延びている。また、第２部分２ｆｂは、ランドパッド２ｅを基準とすると、半導体チップ１が配置された位置とは反対側の位置に第１部分２ｆａに対向して配置されている。その結果、ランドパッド２ｅは、第１部分２ｆａと第２部分２ｆｂとの間に配置されている。さらに、第３部分２ｆｃは、第１部分２ｆａと第２部分２ｆｂとの間に配置され、第２方向１ｇに沿って延びている。さらに、第３部分２ｆｃは、その一端が第１部分２ｆａに接続されると共に、その他端が第２部分２ｆｂに接続されている。さらに、第４部分２ｆｄは、第１部分２ｆａと第２部分２ｆｂとの間に配置され、第２方向１ｇに沿って延びている。また、第４部分２ｆｄは、ランドパッド２ｅを第３部分２ｆｃとで挟むように、第３部分２ｆｃに対向して配置されている。さらに、第４部分２ｆｄは、その一端が第１部分２ｆａに接続されると共に、その他端が第２部分２ｆｂに接続されている。これにより、第１部分２ｆａ、第２部分２ｆｂ、第３部分２ｆｃ、および第４部分２ｆｄとから成る第１領域２ｆは、平面視で枠状に形成されている。
このように第１領域２ｆでランドパッド２ｅの周囲を全て囲むことにより、第１領域２ｆの長さがさらに長くなり、ブリード２０が第１領域２ｆ上で浸透する距離が長くなる（拡散する面積が大きくなる）ので、ブリード２０がランドパッド２ｅに付着（浸透）することをさらに低減することができる。
また、図７の第２変形例は、図６の第１変形例の第１領域２ｆの一部が配置されていない形状となっている。すなわち、平面視において、第１領域２ｆにおける半導体チップ１とは遠い側の一部が配置されていない形状となっている。具体的に説明すると、図６の第２部分２ｆｂが配置されていない形状である。さらに、第３部分２ｆｃと第４部分２ｆｄの長さが、第１変形例の場合よりも短くなり、且つ２つの第３部分２ｆｃの長さが異なっている（Ｄ２＞Ｄ１、Ｄ３＞Ｄ１、Ｄ３＞Ｄ２）。このようにすることにより、第１変形例の場合に比べて、第２部分２ｆｂが配置されないので、第２部分２ｆｂが配置された領域が不要となり、その領域分、半導体装置の外形を小さくすることができる。さらに、ここでは、第３部分２ｆｃの長さが第４部分２ｆｄの長さよりも短い。そのため、ランドパッド２ｅから配線を引き出す必要がある際、その引き出した配線を、第３部分２ｆｃの長さを短くした部分から引き出すとよい。そうすることで、引き出した配線が大きく迂回することを防止することができる。
また、図８に示す第３変形例においても、図７と略同様に、図６の第１変形例の第１領域２ｆの一部が無い形状となっている。すなわち、平面視において、第１領域２ｆにおける半導体チップ１とは遠い側の一部が無い形状となっている。具体的に説明すると、図６の第２部分２ｆｂが配置されていない形状となっている。また、第３部分２ｆｃと第４部分２ｆｄの長さは等しい。このようにすることで、第３部分２ｆｃと第４部分２ｆｄの長さは、第１変形例の時と同様に短くなっていないので、第２変形例の場合に比べて、ブリード２０がランドパッド２ｅに付着（浸透）することをより確実に防止することができる。なお、ランドパッド２ｅから配線を引き出す必要がある際は、第２部分２ｆｂが配置されていた領域から引き出すとよい。
また、図９に示す第４変形例は、図６の第１変形例における第１領域２ｆの第２部分２ｆｂの一部が途切れた形状である。具体的には、平面視において、第２部分２ｆｂの一部が途切れて、第２部分２ｆｂが分割された形状となっている。さらに、別の表現で言うと、枠状の第１領域２ｆの第２部分２ｆｂの一部が開口した形状となっている（Ｅ＞０）。このようにすることで、第３変形例の場合に比べて第２部分２ｆｂの一部が残っているので、第３変形例よりもブリード２０がランドパッド２ｅに付着（浸透）することをより確実に防止することができる。本第４変形例は、引き出し配線がある場合、その引き出し配線の線幅が第３変形例の時よりも細い場合に有効である。
図７、図８および図９のそれぞれの変形例においても、図４の構造と同様の効果を得ることができるが、第１領域２ｆの長さはなるべく長い方がブリード（図２２参照）２０が進行、拡散する距離も長くなるため、好ましい。すなわち、図６の第１変形例のように第１領域２ｆを枠状に繋げた場合が、ブリード２０が進行、拡散する距離（濡れ広がりの面積）を最も長く（大きく）することができるため、最も効果的である。
次に、図１０に示す第５変形例は、第１領域２ｆが平面視で枠状に形成され、これにより、半導体チップ１の周囲を囲むように配置されているものである。この場合、図６の第１変形例によるランドパッド２ｅを第１領域２ｆで囲む場合よりも、半導体チップ１の方を第１領域２ｆで囲むので、ランドパッド２ｅが複数配列されている場合、各ランドパッド２ｅの配列ピッチが広く（大きく）なること抑制することができる。そのため、ランドパッド２ｅの数が多く、配列ピッチを狭くする（狭ピッチ化）する際に有効である。
図１１に示す第６変形例は、第１領域２ｆが平面視で枠状に形成されているとともに、第１領域２ｆの表面にＡｕめっき２ｈを施すものである。
第１領域２ｆの表面をＡｕめっき２ｈ等の金属膜とすることにより、その表面粗さの局部山頂の平均間隔は、一般的なレジスト膜（ソルダーレジスト膜）である第２領域２ｇの表面粗さの局部山頂の平均間隔よりも小さくなるので、ダイボンド材６の低分子成分（ブリード２０）は、第１領域２ｆの表面を進行（浸透）し易くなる。その結果、ランドパッド２ｅへブリード２０が進行（浸透）して付着することを防止できる。さらに、第１領域２ｆの表面がＡｕめっき膜であることにより、ダイボンド材６がＡｕめっき膜とは接着（結合）することはない。このことは、ブリード２０を第１領域２ｆの表面で進行（浸透）させる上で有効である。
さらに、枠状にしたことでブリード２０が進行、拡散する距離も長くすることができ、ブリード２０がランドパッド２ｅに付着しないようにする確率をさらに高めることができる。また、第１領域２ｆへのＡｕめっき２ｈを施す加工は、基板の製造工程の中のランドパッド２ｅにＡｕめっきを行う工程内で同時に行えるため、基板製造工程数の増加に伴う基板コストの上昇もない。
また、図１２に示す第７変形例は、第１領域２ｆの表面の高さを、第２領域２ｇの表面（チップ搭載面）の高さより低くするものである（Ｆ＞０）。すなわち、テープ基板２の基材２ｍに溝部２ｒを形成して、この溝部２ｒに第１領域２ｆを形成するものであり、かつその表面をＡｕめっき２ｈとしている。
このように第１領域２ｆを溝部２ｒに形成することにより、第１領域２ｆの表面高さが低くなっているため、溝部２ｒの側面（内壁）もブリード２０を拡散させる部分（領域）として使えるようになる。このことは、第１領域２ｆの面積を広くすることを意味し、平面方向に広げる場合に比べて、半導体装置が大きくなることを防止することができる。つまり、半導体装置を小型化する上で有効である。さらに、第１領域２ｆの表面にＡｕめっき２ｈが施されていることで、溝部２ｒ内でブリード２０は進行し、上（チップ搭載面）にブリード２０が這い上がることもなくすことができる。
また、溝部２ｒになっていることで、万が一ダイボンド材６の塗布量が多過ぎて流れ出したとしても、溝部２ｒでダイボンド材６の流れ出しを止めることもできる。言い換えると、本第７変形例は上述した「ブリード」の課題と「ダイボンド材６の流れ出し」の課題の両方を解決することができる。
次に、本実施の形態の半導体装置（ＣＯＴ８）の組み立てについて説明する。
図１３は図１の半導体装置の組み立て手順の一例を示すフロー図、図１４は図１の半導体装置の組み立てにおける主要工程の一例を示すプロセスフロー図、図１５は図１４の主要工程における基板準備状態の一例を示す拡大平面図および部分平面図、図１６は図１４の主要工程におけるペースト塗布状態の一例を示す拡大平面図および部分平面図である。また、図１７は図１４の主要工程におけるダイボンディング状態の一例を示す拡大平面図および部分平面図、図１８は図１７のダイボンディング後のベーク工程で用いられる熱処理装置の一例を示す概念図、図１９は図１８のベーク工程で行われる熱処理の一例を示す概念図である。さらに、図２０は図１４の主要工程におけるワイヤボンディング状態の一例を示す拡大平面図および部分平面図、図２１は図１４の主要工程における樹脂封止後の構造の一例を示す部分平面図、図２２は実施の形態の半導体装置の組み立ての効果のメカニズムを示す概念図、図２３は比較例のブリードによる侵食状態を示す概念図である。
まず、図１３のステップＳ１のウエハ搬入（受け入れ）を行う。ここでは、複数のチップ形成領域が形成された半導体ウエハ（図示せず）を搬入して準備し、その後、ステップＳ２のバックグラインドによって、上記半導体ウエハの裏面を所望の厚さまで研摩する。
さらに、ステップＳ３に示すダイシングテープ貼り付けを行う。すなわち、上記半導体ウエハの裏面にダイシングテープを貼り、その後、ステップＳ４のダイシングによって個片化し、良品の半導体チップ１を取得する。
その後、ステップＳ５に示すダイボンディングを行う。まず、図１４のステップＳ５−１に示す基板準備を行う。ここでは、図１５の拡大図および平面図に示す複数のランドパターン２ｃが形成された上面２ａを有する多連テープ基板（配線基板）３を準備する。
また、多連テープ基板３には、複数のデバイス領域２ｄが形成されており、さらに各デバイス領域２ｄには複数のランドパターン２ｃと、図１５の拡大図に示す複数のランドパッド２ｅのそれぞれを囲む複数の第１パターン（第１領域２ｆを含む）２ｊおよびチップ搭載領域２ｑを囲む第２パターン（第１領域２ｆを含む）２ｋとが形成されている。
つまり、本実施の形態の半導体装置の組み立てでは、多連テープ基板３の各デバイス領域２ｄにおいて、図６の各ランドパッド２ｅのそれぞれを囲むパターン（第１領域２ｆを含む第１パターン２ｊ）と、図１１の半導体チップ１を囲むパターン（第１領域２ｆを含む第２パターン２ｋ）とを組み合わせたパターンが形成されている場合を一例として説明する。
すなわち、第１パターン２ｊおよび第２パターン２ｋは、両者とも第１領域２ｆであり、例えばそれぞれの表面に図１１に示すようなＡｕめっき２ｈが施されている。さらに、第１領域２ｆである第１パターン２ｊと第２パターン２ｋのそれぞれの表面粗さの局部山頂の平均間隔は、各ランドパッド２ｅと第１領域２ｆとの間の絶縁膜からなる第２領域２ｇ（図４参照）の表面粗さの局部山頂の平均間隔よりも小さくなっている。
なお、図１５の拡大図に示す多連テープ基板３の幅方向の両端には搬送ガイド用の複数のスプロケットホール２ｐが等間隔で形成されている。さらに、多連テープ基板３は、図１４のステップＳ５−１および図３に示すように、ガラスエポキシ樹脂等からなる基材２ｍと、接着材２ｎを介して基材２ｍの下面２ｂに貼り付けられた端子部５とから成り、可撓性を有している。なお、端子部５は、例えば銅（Ｃｕ）箔にニッケル（Ｎｉ）−金（Ａｕ）めっきを施したものである。
その後、図１４のステップＳ５−２および図１６の拡大図と平面図に示すペースト塗布を行う。すなわち、各デバイス領域２ｄのチップ搭載領域２ｑにダイボンディング用のダイボンド材（接着材）６を塗布する。例えば、シリンジ９から多点塗布式でダイボンド材６を各デバイス領域２ｄのチップ搭載領域２ｑに滴下して塗布する。
なお、塗布する際のダイボンド材（接着材）６はペースト状であり、低分子成分と高分子成分を有しており、例えばエポキシ樹脂を主成分とする材料から成る。
その後、図１４のステップＳ５−３および図１７の拡大図と平面図に示すチップ搭載（ダイボンディング）を行う。すなわち、多連テープ基板３の図１６に示す各チップ搭載領域２ｑに、接着材であるダイボンド材６を介して半導体チップ１を搭載する。
チップ搭載完了後、図１３のステップＳ６のキュアベークを行う。すなわち、ダイボンド材６を常温よりも高い温度下で硬化させる。ここでは、図１８に示す熱処理装置１０のベーク炉１０ａ内に、図１９に示すように多連テープ基板３を通して熱処理（硬化処理）を行う。
なお、キュアベーク処理では、例えば、エポキシ系樹脂の接着材の硬化が始まる温度は、１００℃〜１５０℃である。ここで、熱板上にワーク（多連テープ基板３）を置いた場合やベーク炉１０ａに入れた場合等、室温より温度が高くなれば、徐々に接着材は粘度が下がっていく。例えば、エポキシ系樹脂の接着材では、温度が常温から４０℃，５０℃・・・と徐々に上昇していくと、接着材の粘度も徐々に低下していき、４０℃〜５０℃付近で最も粘度が下がる。この粘度が下がった状態は、図２２のブリード（滲み出し）２０が起こり易い状態である。
本実施の形態のテープ基板２（多連テープ基板３）では、キュアベークでブリード２０が発生し易い状態となった際に、図１７に示すランドパッド２ｅと半導体チップ１の間の第１領域２ｆ（第１パターン２ｊ，第２パターン２ｋ）の表面粗さの局部山頂の平均間隔が小さい（細かい）ことにより、毛細管現象を積極的に引き起こさせて、ブリード２０を第１領域２ｆに沿って積極的に進行させることができる。
これにより、半導体チップ１に近接するワイヤボンディング用のランドパッド２ｅにブリード２０が掛からない（付着しない）ようにすることができる（ブリード２０をランドパッド２ｅに侵食させないようにすることができる）。
なお、温度が１００℃付近に到達すると接着材の硬化反応が始まる。つまり、粘度が上がって硬化が始まり、その結果、濡れ広がり難くなる。
また、常温（室温）であってもブリード２０は表面張力や毛細管現象と同じメカニズムであるため、長い時間をかければブリード（滲み出し）２０は発生する。例えば、図１９に示すベーク炉１０ａに入れる際に、ベーク炉１０ａの手前で待機する（図１９のＱ部）場合、待機時間が長くなると、ブリード（滲み出し）２０が引き起こされる可能性が高くなる。
しかしながら、本実施の形態のテープ基板２（多連テープ基板３）では、ランドパッド２ｅと半導体チップ１との間の第１領域２ｆ（第１パターン２ｊ，第２パターン２ｋ）の表面粗さの局部山頂の平均間隔が小さい（細かい）ことにより、毛細管現象（表面張力）を引き起こさせてブリード２０を第１領域２ｆに沿って積極的に進行させることができる。
これにより、半導体チップ１に近接するワイヤボンディング用のランドパッド２ｅにブリード２０を浸透させないようにすることができる。
キュアベーク完了後、図１３のステップＳ７、図１４のステップＳ７および図２０の拡大図、平面図に示すようにワイヤボンディングを行う。すなわち、半導体チップ１の表面１ａ上に配置された複数の電極パッド１ｃと、複数のランドパターン２ｃのうちの複数のランドパッド２ｅとをそれぞれ複数のワイヤ７により電気的に接続する。複数のワイヤ７は、例えば金線や銅線である。
その後、図１３のステップＳ８に示す品質検査を行う。ここでは、ワイヤボンディングによって形成された複数のワイヤ７の接続状態等を検査する。
その後、図１３のステップＳ９、図１４のステップＳ９および図２１に示す樹脂封止を行う。ここでは、多連テープ基板３の一部、図１に示す半導体チップ１および複数のワイヤ７を封止体４により封止する。
樹脂封止完了後、図１３のステップＳ１０の品質検査を行う。ここでは、封止体４の品質検査を行う。
その後、ステップＳ１１のベークを行い、その後、ステップＳ１２の裏面外観検査を行う。ここでは、裏面の端子部５の外観検査を行う。
その後、ステップＳ１３のマークを行う。ここでは、封止体４の表面にレーザ等でマーキングを行う。
その後、ステップＳ１４の表面外観検査を行う。ここでは、封止体４の表面の外観検査を行う。
その後、ステップＳ１５に示す電気的特性検査（電気的特性選別）、ステップＳ１６に示す出荷検査を行って、ステップＳ１７の梱包を行い、梱包後、出荷となる。
ここで、ブリード２０の発生メカニズムと本実施の形態の対策について詳しく説明する。
図２３の比較例に示すように、ブリード（ブリーディング）２０は、図１６のダイボンド材（ダイボンド材）６の高分子成分と低分子成分のうち、低分子成分が高分子成分と分離した状態で滲み出す現象であり、毛細管現象により濡れ広がる特性を備えている。さらに、ダイボンド材６では、硬化反応開始前にキュア工程の熱が付与されることによりブリード２０の濡れ広がりが促進される。
したがって、ダイボンド材として塗布されたペースト状の接着材等が過多になって流れ出すものとは全く異なるものである。つまり、ペースト状の接着材等が過多になって流れ出すものであれば、溝や土手等を形成することでその流出を阻止可能であるが、ブリード２０は、滲み出す現象であるため、接着材そのものの量が過多であるか否かには関係せず、したがって、溝や土手を形成することでブリード２０の進行を阻止するのは困難である。
なお、ブリード２０が進行し易いか否かは、ブリード２０が滲みる部材の表面粗さや、滲みる部材との結合力の度合いが関係している。
そこで、本実施の形態で採用されるテープ基板２では、図４に示すように、ワイヤボンディング用のランドパッド２ｅと半導体チップ１の間の第１領域２ｆの表面粗さと、ランドパッド２ｅと第１領域２ｆの間の第２領域２ｇの表面粗さとで、第１領域２ｆの局部山頂の平均間隔が、第２領域２ｇの局部山頂の平均間隔より小さくなっている。
これは、表面の局部山頂の平均間隔を小さくすることにより、表面に細かいピッチで、かつ小さな凹部（もしくは凸部）が多数形成され、この凹部を毛細管現象によって積極的に進行させるものである。その際、図２２の一例に示すように、第１領域２ｆを少なくとも半導体チップ１とランドパッド２ｅの間に形成するとともに、さらにそこから延ばしてランドパッド２ｅに掛からないようにブリード２０が進行するような経路に第１領域２ｆを形成し、その結果、上記経路（第１領域２ｆ）にブリード２０を積極的に進行させてランドパッド２ｅ上には掛からないようにするものである。
なお、ダイボンド材６に含まれる低分子成分がブリーディングしきれば、それ以上ブリード２０が発生することはない。したがって、各ランドパッド２ｅや半導体チップ１を囲むように第１領域２ｆの距離を延ばして長く形成することで、ブリード２０を第１領域２ｆ内に収めることが可能になる。
また、ブリード２０との結合力の観点からは、ダイボンド材６が樹脂の場合、樹脂と馴染まない材料（例えば、金属）を選択することでブリード２０をより進行させることができる。すなわち、樹脂と結合しにくい材料を選択して第１領域２ｆの表面に配置することが好ましく、例えば図１１に示すように、第１領域２ｆの表面にＡｕめっき２ｈを形成することが好ましい。ただし、第１領域２ｆの表面にレジスト膜２ｉ等の絶縁膜を形成してもよい。
また、上記とは別にブリード２０そのものの発生を抑える観点として、ダイボンド材６の粘度を調整することが有効である。ダイボンド材６では、その粘度が高いと半導体チップ１の裏面１ｂへの濡れ広がりが悪くなる。したがって、粘度を調整するために低分子成分を入れる。ところが低分子成分の量を増やすと粘度が低くなりブリード２０が発生しやすくなる。そこで、ダイボンド材６には溶剤や反応性希釈剤等を入れて粘度を調整し、その結果、ダイボンド材６のダイボンド時の濡れ広がりを確保している。
このように本実施の形態では、テープ基板２においてそのランドパッド２ｅと半導体チップ１との間の第１領域２ｆの表面粗さの局部山頂の平均間隔が、ランドパッド２ｅと第１領域２ｆとの間の第２領域２ｇの表面粗さの局部山頂の平均間隔よりも小さいことにより、第１領域２ｆは第２領域２ｇに比べて表面に細かいピッチで、かつ多数の凹凸が形成されている。
その結果、熱処理により半導体チップ１のダイボンド材６から低分子成分がブリーディング（滲み出し）しても、第１領域２ｆの表面粗さの凹凸が細かいため、毛細管現象によりブリード２０を第１領域２ｆに沿って積極的に進行させることができる。
これにより、半導体チップ１に近接するワイヤボンディング用のランドパッド２ｅにブリード２０が掛からないようにすることができる（ブリード２０をランドパッド２ｅに侵食させないようにすることができる）。
したがって、ワイヤボンディングにおけるボンディング不良の発生を低減化または防止することができ、半導体装置（ＣＯＴ８）の品質の向上化を図ることができる。
次に、本実施の形態の他の変形例について説明する。
図２４は実施の形態の第８変形例の半導体装置の構造を示す断面図、図２５は実施の形態の第９変形例の半導体装置の構造を示す断面図である。
図２４の第８変形例は、テープ基板２の第１領域２ｆをテープ基板２のチップ搭載面（上面２ａ）より下がった位置として凹状（溝部２ｒ）に形成したものである。このように第１領域２ｆを凹状（溝部２ｒ）にすることで、ブリード２０が滲み出す際の速度を抑えることができる。
この時、図２４のＡ部に示すように第１領域２ｆの表面を絶縁性のレジスト膜２ｉとしてもよく、さらにＢ部に示すように端子部５の上面側を利用してもよい。端子部５は、Ｃｕ箔＋（Ｎｉ−Ａｕ）めっきであるため、樹脂との結合力が弱く、ブリード２０の進行を促進させることができる。
また、図２５の第９変形例は、本実施の形態の配線基板をリジット基板（柔軟性の少ない絶縁性基材を用いた基板）に適用した例である。すなわち、本実施の形態の配線基板は、テープ基板２に限定されるものではなく、固いリジット基板に適用することも可能であり、図２５は、リジット基板であるパッケージ基板１３上に半導体チップ１がダイボンド材６を介して搭載され、かつパッケージ基板１３の裏面側に外部端子として複数の半田ボール１２が設けられたＢＧＡ（Ball Grid Array)１１である。ＢＧＡ１１においても、パッケージ基板１３の上面２ａ側の複数のランドパッド２ｅと下面２ｂ側の複数の半田ボール１２とは、それぞれ電気的に接続されている。
つまり、本実施の形態の半導体装置は、図２５に示すようなパッケージ基板（配線基板、リジット基板）１３を有したＢＧＡ１１であってもよく、あるいはＬＧＡ（Land Grid Array)等であってもよい。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施の形態では、ダイボンド材である接着材（ダイボンド材６）がエポキシ樹脂を主成分とする材料の場合を取り上げて説明したが、上記接着材は、エポキシ系接着材に限定されるものではなく、アクリル系接着材、またはポリイミド系接着材等であってもよい。ブリード現象が発生する接着材であれば、上記実施の形態で説明した主な特徴は適用可能である。
１ 半導体チップ
１ａ 表面
１ｂ 裏面
１ｃ 電極パッド（パッド）
１ｄ 第１辺
１ｅ 第１方向
１ｆ 第２辺
１ｇ 第２方向
２ テープ基板（配線基板）
２ａ 上面（第１主面）
２ｂ 下面（第２主面）
２ｃ ランドパターン
２ｄ デバイス領域
２ｅ ランドパッド
２ｆ 第１領域
２ｆａ 第１部分
２ｆｂ 第２部分
２ｆｃ 第３部分
２ｆｄ 第４部分
２ｇ 第２領域
２ｈ Ａｕめっき
２ｉ レジスト膜
２ｊ 第１パターン
２ｋ 第２パターン
２ｍ 基材
２ｎ 接着材
２ｐ スプロケットホール
２ｑ チップ搭載領域
２ｒ 溝部
３ 多連テープ基板
４ 封止体
５ 端子部（外部端子）
６ ダイボンド材（接着材）
７ ワイヤ（金属ワイヤ）
８ ＣＯＴ（半導体装置）
９ シリンジ
１０ 熱処理装置
１０ａ ベーク炉
１１ ＢＧＡ（半導体装置）
１２ 半田ボール（外部端子）
１３ パッケージ基板（配線基板）
２０ ブリード

Claims (14)

  1. （ａ）複数のランドパターンが形成された第１主面を有する配線基板を準備する工程と、
    （ｂ）前記配線基板の前記第１主面上に接着材を介して半導体チップを搭載する工程と、
    （ｃ）前記接着材を常温よりも高い温度下で硬化させる工程と、
    （ｄ）前記半導体チップの表面上に配置された複数のパッドと前記複数のランドパターンのうちの複数のランドパッドとをそれぞれ複数の金属ワイヤにより電気的に接続する工程と、
    （ｅ）前記配線基板の一部、前記半導体チップ、および前記複数の金属ワイヤを封止体により封止する工程と、を有し、
    平面視において、前記配線基板の前記ランドパッドと前記半導体チップとの間の第１領域の表面粗さの局部山頂の平均間隔は、前記配線基板の前記ランドパッドと前記第１領域
    との間の第２領域の表面粗さの局部山頂の平均間隔よりも小さい半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記半導体チップの前記表面は、実質的に四角形状であって、前記表面の第１辺は第１方向に伸びており、
    前記配線基板の前記ランドパッドは、平面視において、前記第１方向に沿って前記半導体チップの前記第１辺と対向するように配置され、
    前記第１領域の前記第１方向における長さは、前記ランドパッドの前記第１方向における長さよりも長い半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記第１領域は、平面視において、前記ランドパッドの周囲の一部を囲むように配置されている半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記第１領域は、平面視において、前記ランドパッドの周囲を全て囲むように配置されている半導体装置の製造方法。
  5. 請求項２に記載の半導体装置の製造方法において、
    前記第１領域は、平面視において、前記半導体チップの周囲を囲むように配置されている半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記第１領域の表面は、Ａｕめっきが形成されている半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記第２領域の表面は、絶縁膜が形成されている半導体装置の製造方法。
  8. 請求項１に記載の半導体装置の製造方法において、
    前記第１領域の表面の高さは、前記第２領域の表面の高さよりも高い半導体装置の製造方法。
  9. 請求項１に記載の半導体装置の製造方法において、
    前記第１領域の表面の高さは、前記第２領域の表面の高さよりも低い半導体装置の製造方法。
  10. 請求項１に記載の半導体装置の製造方法において、
    前記接着材は、エポキシ樹脂を主成分とする半導体装置の製造方法。
  11. 請求項１に記載の半導体装置の製造方法において、
    前記配線基板は、前記第１主面とは反対側であって、複数の外部端子が配置された第２主面を有し、
    前記複数の外部端子と前記複数のランドパッドとはそれぞれ電気的に接続されている半導体装置の製造方法。
  12. 請求項１に記載の半導体装置の製造方法において、
    前記第１領域は、平面視において、前記ランドパッドの周囲を囲むように形成された第１パターンの一部である半導体装置の製造方法。
  13. 請求項１に記載の半導体装置の製造方法において、
    前記第１領域は、平面視において、前記半導体チップの周囲を囲むように形成された第２パターンの一部である半導体装置の製造方法。
  14. 請求項１に記載の半導体装置の製造方法において、
    前記接着材は、低分子成分を有している半導体装置の製造方法。
JP2012205174A 2012-09-19 2012-09-19 半導体装置の製造方法 Expired - Fee Related JP5891157B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012205174A JP5891157B2 (ja) 2012-09-19 2012-09-19 半導体装置の製造方法
US14/030,973 US9006036B2 (en) 2012-09-19 2013-09-18 Method of manufacturing semiconductor device
CN201310430539.6A CN103681388B (zh) 2012-09-19 2013-09-18 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012205174A JP5891157B2 (ja) 2012-09-19 2012-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014060306A true JP2014060306A (ja) 2014-04-03
JP5891157B2 JP5891157B2 (ja) 2016-03-22

Family

ID=50274890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012205174A Expired - Fee Related JP5891157B2 (ja) 2012-09-19 2012-09-19 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9006036B2 (ja)
JP (1) JP5891157B2 (ja)
CN (1) CN103681388B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6076675B2 (ja) 2011-10-31 2017-02-08 ローム株式会社 半導体装置
CN104779224B (zh) * 2015-04-15 2017-07-28 苏州聚达晟芯微电子有限公司 一种功率器件的qfn封装结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863140A (ja) * 1981-10-12 1983-04-14 Nec Corp 薄膜集積回路
JPH04107931A (ja) * 1990-08-29 1992-04-09 Fujitsu Ltd 半導体装置
JPH0521633A (ja) * 1991-07-12 1993-01-29 Matsushita Electric Ind Co Ltd 基 板
JPH06342817A (ja) * 1993-06-02 1994-12-13 Seiko Epson Corp 半導体装置
JP2001024310A (ja) * 1999-07-05 2001-01-26 Nippon Circuit Kogyo Kk プリント基板の製造方法
JP2003092374A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置およびその製造方法
US20050046023A1 (en) * 2003-08-28 2005-03-03 Renesas Technology Corp. Semiconductor device
JP2007287927A (ja) * 2006-04-17 2007-11-01 Matsushita Electric Ind Co Ltd Ｉｃ部品実装方法とダイボンディング装置及び電子部品
JP2009064995A (ja) * 2007-09-07 2009-03-26 Sharp Corp 半導体パッケージおよび電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637122A (ja) 1992-07-15 1994-02-10 Hitachi Ltd 半導体装置
JPH0745641A (ja) 1993-07-30 1995-02-14 Matsushita Electric Works Ltd 半導体装置の実装方法
JP2002050642A (ja) 2000-07-31 2002-02-15 Hitachi Aic Inc プリント配線板の製造方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US7598119B2 (en) * 2007-03-12 2009-10-06 Texas Instruments Incorporated System and method for inhibiting and containing resin bleed-out from adhesive materials used in assembly of semiconductor devices
US7687890B2 (en) * 2007-03-29 2010-03-30 Intel Corporation Controlling substrate surface properties via colloidal coatings

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863140A (ja) * 1981-10-12 1983-04-14 Nec Corp 薄膜集積回路
JPH04107931A (ja) * 1990-08-29 1992-04-09 Fujitsu Ltd 半導体装置
JPH0521633A (ja) * 1991-07-12 1993-01-29 Matsushita Electric Ind Co Ltd 基 板
JPH06342817A (ja) * 1993-06-02 1994-12-13 Seiko Epson Corp 半導体装置
JP2001024310A (ja) * 1999-07-05 2001-01-26 Nippon Circuit Kogyo Kk プリント基板の製造方法
JP2003092374A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置およびその製造方法
US20050046023A1 (en) * 2003-08-28 2005-03-03 Renesas Technology Corp. Semiconductor device
JP2005072515A (ja) * 2003-08-28 2005-03-17 Renesas Technology Corp 半導体装置
JP2007287927A (ja) * 2006-04-17 2007-11-01 Matsushita Electric Ind Co Ltd Ｉｃ部品実装方法とダイボンディング装置及び電子部品
JP2009064995A (ja) * 2007-09-07 2009-03-26 Sharp Corp 半導体パッケージおよび電子機器

Also Published As

Publication number Publication date
US20140080260A1 (en) 2014-03-20
CN103681388A (zh) 2014-03-26
US9006036B2 (en) 2015-04-14
JP5891157B2 (ja) 2016-03-22
CN103681388B (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
KR100659635B1 (ko) 반도체장치 및 그 제조방법
JP4246243B2 (ja) 半導体集積回路装置
US8017448B2 (en) Method for manufacturing semiconductor device
US20080199979A1 (en) Semiconductor device and method for fabricating the same
KR20150065160A (ko) 패키지 온 패키지 구조체에서의 휨 제어
KR101894125B1 (ko) 반도체 장치의 제조 방법
KR20080013865A (ko) 반도체 장치, 기판 및 반도체 장치의 제조 방법
KR100858456B1 (ko) 회로 기판 및 반도체 장치
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2012084840A (ja) 半導体装置及びその製造方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
JP5891157B2 (ja) 半導体装置の製造方法
US6376916B1 (en) Tape carrier for BGA and semiconductor device using the same
JP2007081064A (ja) 半導体装置、基板及び半導体装置の製造方法
JP5298714B2 (ja) 半導体装置の製造方法
JP4708090B2 (ja) 半導体装置およびその製造方法
JP2009218621A (ja) 半導体集積回路装置の製造方法
TW201306197A (zh) 以金屬柱銲接為晶片連接之半導體封裝構造
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
JP2013058530A (ja) マルチチップ用複合リードフレーム及び半導体装置
JP2006253165A (ja) 半導体装置および半導体装置の製造方法
JP2014029929A (ja) 半導体装置
JP2011171466A (ja) 半導体装置の製造方法
JP2007027795A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5891157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees