JP2001024310A - プリント基板の製造方法 - Google Patents
プリント基板の製造方法Info
- Publication number
- JP2001024310A JP2001024310A JP11224356A JP22435699A JP2001024310A JP 2001024310 A JP2001024310 A JP 2001024310A JP 11224356 A JP11224356 A JP 11224356A JP 22435699 A JP22435699 A JP 22435699A JP 2001024310 A JP2001024310 A JP 2001024310A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- silver paste
- semiconductor
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】銀ペーストのブリード発生しない半導体パッケ
ージ用プリント回路基板。 【解決手段】ソルダーレジスト膜で保護されたプリント
回路基板に、銀ペースト８を塗布し、半導体１０を搭載
する際に、銀ペーストのブリード・アウトの発生を防止
するため、ソルダーレジストに紫外線を照射すること
で、金メッキ面上の有機物を分解除去して清浄化し、銀
ペーストとの密着性向上し、ソルダーレジスト膜の粗化
により銀ペーストのブリード・アウトを抑制し、粗化さ
れたソルダーレジスト表面と封止モールド材１１の密着
性を向上させた。
ージ用プリント回路基板。 【解決手段】ソルダーレジスト膜で保護されたプリント
回路基板に、銀ペースト８を塗布し、半導体１０を搭載
する際に、銀ペーストのブリード・アウトの発生を防止
するため、ソルダーレジストに紫外線を照射すること
で、金メッキ面上の有機物を分解除去して清浄化し、銀
ペーストとの密着性向上し、ソルダーレジスト膜の粗化
により銀ペーストのブリード・アウトを抑制し、粗化さ
れたソルダーレジスト表面と封止モールド材１１の密着
性を向上させた。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器、電気機
器、コンピューター、通信機器等に用いられるプリント
基板に係る。更には、半導体を搭載する半導体パッケー
ジ用基板に関する。
器、コンピューター、通信機器等に用いられるプリント
基板に係る。更には、半導体を搭載する半導体パッケー
ジ用基板に関する。
【０００２】
【従来の技術】半導体パッケージ用プリント回路基板に
於いて、銀ペーストを塗布して半導体を搭載後、乾燥・
硬化をし、電気接続後、基板表面と半導体をモールド材
で封止して、半導体搭載部分の保護を行っている。
於いて、銀ペーストを塗布して半導体を搭載後、乾燥・
硬化をし、電気接続後、基板表面と半導体をモールド材
で封止して、半導体搭載部分の保護を行っている。
【０００３】
【発明が解決しようとする課題】しかし、ソルダーレジ
スト膜で保護されたプリント回路基板に於いて、銀ペー
ストを塗布して半導体を搭載後、乾燥・硬化をしている
が、この操作の間に銀ペーストのブリード（にじみ、し
みだし）が発生して、接続してはいけない半導体と基板
回路或いは基板回路同士が導通すると言う問題が起るこ
とがある。最終のモールド材で封止した製品にしてから
では、原因の解明が非常に難しく、不良品として処理さ
れるためコストアップの原因となっている。
スト膜で保護されたプリント回路基板に於いて、銀ペー
ストを塗布して半導体を搭載後、乾燥・硬化をしている
が、この操作の間に銀ペーストのブリード（にじみ、し
みだし）が発生して、接続してはいけない半導体と基板
回路或いは基板回路同士が導通すると言う問題が起るこ
とがある。最終のモールド材で封止した製品にしてから
では、原因の解明が非常に難しく、不良品として処理さ
れるためコストアップの原因となっている。
【０００４】又、基板表面と搭載した半導体をモールド
材で封止するが、ソルダーレジストとモールド材との密
着性が、モールド材の種類によって異なり、長期間の使
用において剥離して来ることがあり、ソルダーレジスト
に対するモールド材の選定が必要となり、これもまた問
題である。
材で封止するが、ソルダーレジストとモールド材との密
着性が、モールド材の種類によって異なり、長期間の使
用において剥離して来ることがあり、ソルダーレジスト
に対するモールド材の選定が必要となり、これもまた問
題である。
【０００５】
【課題を解決するための手段】かかる課題を解決するた
めにその原因を調べた。その結果、密着性低下の原因
は、基板面の汚れとソルダーレジストの表面の粗さが大
きく係っていることが分った。その原因を解決するた
め、基板回路面の清浄化とソルダーレジスト面の粗化を
することにより、かかる課題を解決することが出来るこ
とが判明した。更に詳しく説明すれば、基板回路の金メ
ッキ面の清浄化により銀ペーストの接着性が向上し、ソ
ルダーレジスト面の粗化により銀ペーストのブリードを
抑制し、粗化されたソルダーレジスト表面をモールド材
で封止することにより密着性を向上させることが出来る
ことを確認した。即ち、本発明の方法は、ソルダーレジ
ストパターンを形成した基板の全面に、単に紫外線を照
射することによりかかる課題を解決することが出来るこ
とを確認し、その技術を確立した。紫外線を照射して金
メッキ面の有機物を分解除去して清浄化し、ソルダーレ
ジスト面を粗化することにより、塗布した銀ペーストの
ブリードを抑制し、モールド樹脂による封止において密
着性の向上を計ることである。
めにその原因を調べた。その結果、密着性低下の原因
は、基板面の汚れとソルダーレジストの表面の粗さが大
きく係っていることが分った。その原因を解決するた
め、基板回路面の清浄化とソルダーレジスト面の粗化を
することにより、かかる課題を解決することが出来るこ
とが判明した。更に詳しく説明すれば、基板回路の金メ
ッキ面の清浄化により銀ペーストの接着性が向上し、ソ
ルダーレジスト面の粗化により銀ペーストのブリードを
抑制し、粗化されたソルダーレジスト表面をモールド材
で封止することにより密着性を向上させることが出来る
ことを確認した。即ち、本発明の方法は、ソルダーレジ
ストパターンを形成した基板の全面に、単に紫外線を照
射することによりかかる課題を解決することが出来るこ
とを確認し、その技術を確立した。紫外線を照射して金
メッキ面の有機物を分解除去して清浄化し、ソルダーレ
ジスト面を粗化することにより、塗布した銀ペーストの
ブリードを抑制し、モールド樹脂による封止において密
着性の向上を計ることである。
【０００６】本発明は、ソルダーレジスト膜で保護され
た半導体パッケージ用プリント回路基板において、 （１）半導体搭載部上に銀ペーストを塗布し、半導体を
搭載後、銀ペーストを乾燥硬化する （２）半導体と基板をワイヤボンディングにて電気的に
接続する （３）半導体とその周辺をモールド樹脂で封止する 操作の前に、基板の半導体を搭載する面を含む全体に紫
外線を照射することにより、銀ペースト塗工（以下、塗
布して乾燥・硬化することを塗工と言う）性を改良し、
モールド樹脂の接着性を改良する方法である。
た半導体パッケージ用プリント回路基板において、 （１）半導体搭載部上に銀ペーストを塗布し、半導体を
搭載後、銀ペーストを乾燥硬化する （２）半導体と基板をワイヤボンディングにて電気的に
接続する （３）半導体とその周辺をモールド樹脂で封止する 操作の前に、基板の半導体を搭載する面を含む全体に紫
外線を照射することにより、銀ペースト塗工（以下、塗
布して乾燥・硬化することを塗工と言う）性を改良し、
モールド樹脂の接着性を改良する方法である。
【０００７】本発明は、銀ペーストのソルダーレジスト
膜表面での接触角が、１０〜５０度になるまで紫外線を
照射することによるプリント基板の製造方法である。
膜表面での接触角が、１０〜５０度になるまで紫外線を
照射することによるプリント基板の製造方法である。
【０００８】
【発明の実施の形態】本発明の実施形態について以下に
詳述する。本発明は、ソルダーレジスト膜で保護され金
メッキされたたプリント回路基板において、紫外線を照
射することによる、銀ペースト塗工性の改良方法とモー
ルド樹脂の接着性の改良方法に関する。
詳述する。本発明は、ソルダーレジスト膜で保護され金
メッキされたたプリント回路基板において、紫外線を照
射することによる、銀ペースト塗工性の改良方法とモー
ルド樹脂の接着性の改良方法に関する。
【０００９】本発明に使用するプリント回路基板は、市
販の銅箔５〜７０μｍと絶縁基材として、エポキシ樹
脂、ポリイミド樹脂、ビスマレインイミドトリアジン
（ＢＴ）樹脂、ＰＰＥ樹脂を、或いは、該樹脂をガラス
繊維、ガラス布或いは紙に含浸させたプリプレーグを重
ね合せて銅箔両面基板あるいは多層基板を作成した。そ
の基板の厚さは、０．０５〜２．４ｍｍの基板である。
販の銅箔５〜７０μｍと絶縁基材として、エポキシ樹
脂、ポリイミド樹脂、ビスマレインイミドトリアジン
（ＢＴ）樹脂、ＰＰＥ樹脂を、或いは、該樹脂をガラス
繊維、ガラス布或いは紙に含浸させたプリプレーグを重
ね合せて銅箔両面基板あるいは多層基板を作成した。そ
の基板の厚さは、０．０５〜２．４ｍｍの基板である。
【００１０】次に、銅層面にドリルあるいはレーザーに
より穴を形成し、メッキにより導通を確保して後、印刷
法あるいはフォトレジストシート法を使用してエッチン
グにより回路パターンを形成した。続いて、ソルダーレ
ジストパターンの形成を行い、露出している銅面を金メ
ッキして、本発明のソルダーレジスト膜で保護されたプ
リント回路基板を作成した。プリント回路基板の中で
も、特に、ＢＧＡ基板、ＣＳＰ基板において、本発明は
優れた効果を発揮する。
より穴を形成し、メッキにより導通を確保して後、印刷
法あるいはフォトレジストシート法を使用してエッチン
グにより回路パターンを形成した。続いて、ソルダーレ
ジストパターンの形成を行い、露出している銅面を金メ
ッキして、本発明のソルダーレジスト膜で保護されたプ
リント回路基板を作成した。プリント回路基板の中で
も、特に、ＢＧＡ基板、ＣＳＰ基板において、本発明は
優れた効果を発揮する。
【００１１】本発明に使用するＢＧＡ基板、ＣＳＰ基板
は、“プリント回路技術便覧”（プリント回路学会編）
を参考にして作成した。本発明の基板の回路面全体への
紫外線の照射について詳述する。本発明に使用する紫外
線は、１００〜２８０ｎｍの波長の紫外線である。具体
的には、低圧水銀灯の紫外線を空気中で照射することが
好ましい。ソルダーレジストパターンを形成したプリン
ト基板の表面全体に紫外線を照射することにより、金表
面に付着している有機物を分解除去し、またソルダーレ
ジストの表面を粗化する。ソルダーレジスト表面の粗化
は、銀ペーストの表面での接触角を測定する方法で行
い、銀ペーストの接触角が１０〜５０度になるまで紫外
線を照射することにより、銀ペースト接着性の改良・銀
ペーストのブリードアウトの抑制とモールド材との接着
性の改良を行う。接触角が５０度を超えると接着性が著
しく低下する。また、１０より小さくすると接着性は向
上するが、銀ペーストの染み出しが出てきて好ましくな
い。使用されるソルダーレジスト膜で保護されたプリン
ト回路基板によって、表面状態は大きく変動するが、一
般に、紫外線の波長は１００〜２８０ｎｍ、特に、１８
４．９；２５３．７ｎｍの低圧水銀灯を照射エネルギー
５００〜３０００ｍＪ／ｃｍ２、照射時間１０〜１２０
秒で金メッキ面の清浄化、ソルダーレジスト面の粗化が
同時に行われる。
は、“プリント回路技術便覧”（プリント回路学会編）
を参考にして作成した。本発明の基板の回路面全体への
紫外線の照射について詳述する。本発明に使用する紫外
線は、１００〜２８０ｎｍの波長の紫外線である。具体
的には、低圧水銀灯の紫外線を空気中で照射することが
好ましい。ソルダーレジストパターンを形成したプリン
ト基板の表面全体に紫外線を照射することにより、金表
面に付着している有機物を分解除去し、またソルダーレ
ジストの表面を粗化する。ソルダーレジスト表面の粗化
は、銀ペーストの表面での接触角を測定する方法で行
い、銀ペーストの接触角が１０〜５０度になるまで紫外
線を照射することにより、銀ペースト接着性の改良・銀
ペーストのブリードアウトの抑制とモールド材との接着
性の改良を行う。接触角が５０度を超えると接着性が著
しく低下する。また、１０より小さくすると接着性は向
上するが、銀ペーストの染み出しが出てきて好ましくな
い。使用されるソルダーレジスト膜で保護されたプリン
ト回路基板によって、表面状態は大きく変動するが、一
般に、紫外線の波長は１００〜２８０ｎｍ、特に、１８
４．９；２５３．７ｎｍの低圧水銀灯を照射エネルギー
５００〜３０００ｍＪ／ｃｍ２、照射時間１０〜１２０
秒で金メッキ面の清浄化、ソルダーレジスト面の粗化が
同時に行われる。
【００１２】続いて、本発明の金メッキ面上に銀ペース
トを塗布し、半導体を搭載後、銀ペーストを乾燥硬化す
る方法（塗工方法）について詳述する。本発明に使用す
る銀ペーストは、熱硬化性の銀ペーストが用いられる
（例えば、日立化成工業（株）ＥＬ−４０７２）。その
塗布の方法は、一般に行われている印刷方式やポッティ
ング方式が用いられる。先ず、半導体を搭載するために
銀ペーストを塗布し、半導体を搭載後、乾燥硬化する。
半導体を搭載するプリント基板の全面に紫外線を照射し
て金表面上の有機物を分解して清浄化しているので、銀
ペーストの密着性が向上し、更に、ソルダーレジスト膜
は、紫外線により全面粗化されて微細な凸凹面が形成さ
れているので、塗布された銀ペーストはソルダーレジス
ト膜の凸凹面でブリード・アウトが抑制され密着性も向
上する。その結果、隣接回路との接触は完全に抑制する
ことが出来る。叉、半導体を搭載すると銀ペーストがブ
リードアウトしてしまい接着性が低下するが、本法で
は、そのような現象は殆ど見られず、半導体を搭載して
後、乾燥硬化しても半導体の剥離も全く発生しなくなっ
た。その好ましいソルダーレジスト膜の粗化された凸凹
面は、ソルダーレジストの種類や銀ペーストの種類によ
り異なるが、紫外線照射によるソルダーレジスト膜の粗
度を表面接触角を測定し、最適な粗度を適宜決定する。
トを塗布し、半導体を搭載後、銀ペーストを乾燥硬化す
る方法（塗工方法）について詳述する。本発明に使用す
る銀ペーストは、熱硬化性の銀ペーストが用いられる
（例えば、日立化成工業（株）ＥＬ−４０７２）。その
塗布の方法は、一般に行われている印刷方式やポッティ
ング方式が用いられる。先ず、半導体を搭載するために
銀ペーストを塗布し、半導体を搭載後、乾燥硬化する。
半導体を搭載するプリント基板の全面に紫外線を照射し
て金表面上の有機物を分解して清浄化しているので、銀
ペーストの密着性が向上し、更に、ソルダーレジスト膜
は、紫外線により全面粗化されて微細な凸凹面が形成さ
れているので、塗布された銀ペーストはソルダーレジス
ト膜の凸凹面でブリード・アウトが抑制され密着性も向
上する。その結果、隣接回路との接触は完全に抑制する
ことが出来る。叉、半導体を搭載すると銀ペーストがブ
リードアウトしてしまい接着性が低下するが、本法で
は、そのような現象は殆ど見られず、半導体を搭載して
後、乾燥硬化しても半導体の剥離も全く発生しなくなっ
た。その好ましいソルダーレジスト膜の粗化された凸凹
面は、ソルダーレジストの種類や銀ペーストの種類によ
り異なるが、紫外線照射によるソルダーレジスト膜の粗
度を表面接触角を測定し、最適な粗度を適宜決定する。
【００１３】続いて、搭載した半導体と基板回路を金ワ
イヤボンディングで接続したが、ボンディング不良は発
生せず、良好なボンディング強度が得られることも分っ
た。続いて、半導体及び接続回路を保護するために、ソ
ルダーレジスト膜と半導体をモールド材で封止する方法
について詳述する。
イヤボンディングで接続したが、ボンディング不良は発
生せず、良好なボンディング強度が得られることも分っ
た。続いて、半導体及び接続回路を保護するために、ソ
ルダーレジスト膜と半導体をモールド材で封止する方法
について詳述する。
【００１４】本発明で使用するモールド材は、金型を用
いてトランスファー成形法により封止層を形成する。使
用出来るモールド材は、広く用いられているエポキシ系
樹脂からなる熱硬化性のモールド樹脂やモールド液体が
用いられる（モールド樹脂は、日東電工社の製品：ＭＰ
−１５０ＳＧ、モールド液体は、日立化成工業（株）の
製品：ＣＫＣ−１０００）。ソルダーレジスト膜が紫外
線で凸凹に粗化されているのでモールド材との密着性も
高く、接続信頼性も非常に高い。
いてトランスファー成形法により封止層を形成する。使
用出来るモールド材は、広く用いられているエポキシ系
樹脂からなる熱硬化性のモールド樹脂やモールド液体が
用いられる（モールド樹脂は、日東電工社の製品：ＭＰ
−１５０ＳＧ、モールド液体は、日立化成工業（株）の
製品：ＣＫＣ−１０００）。ソルダーレジスト膜が紫外
線で凸凹に粗化されているのでモールド材との密着性も
高く、接続信頼性も非常に高い。
【００１５】一例を挙げてその効果を示せば、銀ペース
トの塗布後、半導体を搭載して熱硬化する間に銀ペース
トの端部のブリード・アウトは、実に５００μｍ位の流
出であったが、紫外線を照射した場合は、ソルダーレジ
スト膜が粗化されていることにより、実に、０〜４５μ
ｍ（１０分の１程度）にブリード・アウト性は低減して
いた。
トの塗布後、半導体を搭載して熱硬化する間に銀ペース
トの端部のブリード・アウトは、実に５００μｍ位の流
出であったが、紫外線を照射した場合は、ソルダーレジ
スト膜が粗化されていることにより、実に、０〜４５μ
ｍ（１０分の１程度）にブリード・アウト性は低減して
いた。
【００１６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。使用したＢＧＡ基板はソルダーレジストパターン
（使用したソルダーレジストは、太陽インキ社製のＰＳ
Ｒ−４０００である。）を形成した金メッキされたＢＧ
Ａ基板である
する。使用したＢＧＡ基板はソルダーレジストパターン
（使用したソルダーレジストは、太陽インキ社製のＰＳ
Ｒ−４０００である。）を形成した金メッキされたＢＧ
Ａ基板である
【図１】。本実験では、ＢＧＡ基板のサンプルによる違
いを確認するため同じ方法で作成した、８枚の基板を使
用してデータを測定し、判定した。その内の４枚を取り
だし、ＢＧＡ基板の全面に、紫外線（波長として２５
３．７ｎｍ：低圧水銀灯）を照射して（エネルギー：１
０００ｍＪ／ｃｍ２、照射時間：６０秒）、基板のソル
ダーレジスト平面での銀ペースト（市販品：日立化成工
業（株）：ＥＮ−４７２０）の接触角（協和海面科学
（株）：接触角計ＰＨＷ−Ｓ型使用）が、３５度になる
までチェックしながら照射し、金面の清浄化、ソルダー
レジスト膜の粗化を行った
いを確認するため同じ方法で作成した、８枚の基板を使
用してデータを測定し、判定した。その内の４枚を取り
だし、ＢＧＡ基板の全面に、紫外線（波長として２５
３．７ｎｍ：低圧水銀灯）を照射して（エネルギー：１
０００ｍＪ／ｃｍ２、照射時間：６０秒）、基板のソル
ダーレジスト平面での銀ペースト（市販品：日立化成工
業（株）：ＥＮ−４７２０）の接触角（協和海面科学
（株）：接触角計ＰＨＷ−Ｓ型使用）が、３５度になる
までチェックしながら照射し、金面の清浄化、ソルダー
レジスト膜の粗化を行った
【図２】。続いて、所定の場所に銀ペーストを塗布し、
その内の４枚は水平面に置いて、銀ペーストが基板面と
接触している先端部分の境界線の位置を確認し、その状
態（１５０℃）で１０分間放置して、銀ペーストのブリ
ード・アウトの距離を測定した。場所によりブリード・
アウト性は多少振れてはいたが、０〜２０μｍのブリー
ド・アウトであった。残りの４枚は、銀ペーストを塗布
後、直ちに、半導体を搭載し、乾燥機に入れて乾燥硬化
した（１５０℃、６０分）。続いて、金ワイア・ボンデ
ィングをして、モールド樹脂（日東電工社の製品：ＭＰ
−１５０ＳＥ）をトランスファー成形して封止した
その内の４枚は水平面に置いて、銀ペーストが基板面と
接触している先端部分の境界線の位置を確認し、その状
態（１５０℃）で１０分間放置して、銀ペーストのブリ
ード・アウトの距離を測定した。場所によりブリード・
アウト性は多少振れてはいたが、０〜２０μｍのブリー
ド・アウトであった。残りの４枚は、銀ペーストを塗布
後、直ちに、半導体を搭載し、乾燥機に入れて乾燥硬化
した（１５０℃、６０分）。続いて、金ワイア・ボンデ
ィングをして、モールド樹脂（日東電工社の製品：ＭＰ
−１５０ＳＥ）をトランスファー成形して封止した
【図３】。ソルダーレジスト膜とモールド樹脂との密着
性はスタッドプル法で検査して高い密着性を確認した。
しかし、モールド樹脂で封止する前のサンプルで、所定
の位置の銅面とソルダーレジスト面の接着強度を比較し
た所、紫外線を照射した場合は、全て２．０Ｋｇ／ｍｍ
２以上であったが、紫外線を照射しない場合は、１．６
Ｋｇ／ｍｍ２以下で剥離するサンプルもあった。
性はスタッドプル法で検査して高い密着性を確認した。
しかし、モールド樹脂で封止する前のサンプルで、所定
の位置の銅面とソルダーレジスト面の接着強度を比較し
た所、紫外線を照射した場合は、全て２．０Ｋｇ／ｍｍ
２以上であったが、紫外線を照射しない場合は、１．６
Ｋｇ／ｍｍ２以下で剥離するサンプルもあった。
【００１７】
【比較例】実施例で使用したソルダーレジストパターン
を形成したＢＧＡ基板８枚を使用し、紫外線照射をしな
い以外は、実施例と同じ操作を行った。ＢＧＡ基板の半
導体を搭載する部分に、銀ペーストを塗布し、そのうち
の４枚のブリード・アウト性を実施例と同じ位置で評価
した。銀ペーストのブリードアウトは、３００〜５００
μｍも流れ出し、近接回路と接触している所も確認出来
た。半導体を搭載して後、乾燥機に入れて熱硬化した
を形成したＢＧＡ基板８枚を使用し、紫外線照射をしな
い以外は、実施例と同じ操作を行った。ＢＧＡ基板の半
導体を搭載する部分に、銀ペーストを塗布し、そのうち
の４枚のブリード・アウト性を実施例と同じ位置で評価
した。銀ペーストのブリードアウトは、３００〜５００
μｍも流れ出し、近接回路と接触している所も確認出来
た。半導体を搭載して後、乾燥機に入れて熱硬化した
【図４】。金ボンディングして、モールド樹脂をトラン
スファー成形して保護層を形成し、密着性の評価も行っ
た。
スファー成形して保護層を形成し、密着性の評価も行っ
た。
【００１８】
【発明の効果】ソルダーレジストパターンを形成したプ
リント回路基板の全面に紫外線を照射する本発明は、金
メッキ面の浄化された面に塗布された銀ペーストが、密
着性高く接着し、また、ソルダーレジスト面では、凸凹
ある粗化された面になり、銀ペーストのブリード・アウ
トが抑制される。その結果、銀ペーストのブリード・ア
ウトによる回路のショートもなくなり、その上、金ボン
ディングされた半導体をモールド材で封止しても、密着
性が高く湿気の進入も完全に防止でき、長期期間の使用
に対してもモールド剤の剥離、更には、半導体の剥離も
起こらず高接続信頼性を確保することが出来た。
リント回路基板の全面に紫外線を照射する本発明は、金
メッキ面の浄化された面に塗布された銀ペーストが、密
着性高く接着し、また、ソルダーレジスト面では、凸凹
ある粗化された面になり、銀ペーストのブリード・アウ
トが抑制される。その結果、銀ペーストのブリード・ア
ウトによる回路のショートもなくなり、その上、金ボン
ディングされた半導体をモールド材で封止しても、密着
性が高く湿気の進入も完全に防止でき、長期期間の使用
に対してもモールド剤の剥離、更には、半導体の剥離も
起こらず高接続信頼性を確保することが出来た。
【００１９】
【図１】ソルダーレジストパターンが形成され金メッキ
されたプリント回路基板
されたプリント回路基板
【図２】紫外線照射されて清浄化された金メッキ面・粗
化されたソルダーレジスト膜のプリント回路基板
化されたソルダーレジスト膜のプリント回路基板
【図３】紫外線照射して粗化、清浄化されたプリント回
路基板に、銀ペーストを塗布し熱硬化して後、ダイボン
ディング、ワイヤボンディング、モールド樹脂封止を行
った半導体パッケージ（本法）
路基板に、銀ペーストを塗布し熱硬化して後、ダイボン
ディング、ワイヤボンディング、モールド樹脂封止を行
った半導体パッケージ（本法）
【図４】紫外線照射してないプリント回路基板に、銀ペ
ーストを塗布し熱硬化して後、ダイボンディング、ワイ
ヤボンディング、モールド樹脂封止を行った半導体パッ
ケージ（従来法）
ーストを塗布し熱硬化して後、ダイボンディング、ワイ
ヤボンディング、モールド樹脂封止を行った半導体パッ
ケージ（従来法）
１：絶縁層 ２：銅パターン ３：銅メッキされたスルーホール ４：金メッキされた面 ５：ソルダーレジスト面 ６：粗化されたソルダーレジスト面 ７：清浄化された金面 ８；銀ペースト ９：金ボンディング １０：半導体（ＩＣ） １１：モールド材 １２：銀ペーストのブリードアウト部
Claims (3)
- 【請求項１】ソルダーレジスト膜で保護された半導体パ
ッケージ用プリント回路基板において、 （１）半導体搭載部に銀ペーストを塗布し、半導体を搭
載後、銀ペーストを乾燥硬化する （２）半導体と基板をワイヤボンディングで電気的に接
続する （３）半導体とその周辺をモールド樹脂で封止する 操作の前に、基板の半導体搭載面を含む全体に紫外線を
照射することを特徴とするプリント基板の製造方法 - 【請求項２】銀ペーストのソルダーレジスト膜表面での
接触角が、１０〜５０度になるまで紫外線を照射するこ
とを特徴とする請求項１のプリント基板の製造方法 - 【請求項３】照射する紫外線が低圧水銀灯であることを
特徴とする請求項１のプリント基板の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11224356A JP2001024310A (ja) | 1999-07-05 | 1999-07-05 | プリント基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11224356A JP2001024310A (ja) | 1999-07-05 | 1999-07-05 | プリント基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024310A true JP2001024310A (ja) | 2001-01-26 |
Family
ID=16812488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11224356A Pending JP2001024310A (ja) | 1999-07-05 | 1999-07-05 | プリント基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001024310A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014060306A (ja) * | 2012-09-19 | 2014-04-03 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN111640678A (zh) * | 2020-06-28 | 2020-09-08 | 安徽富信半导体科技有限公司 | 一种半导体元件加工方法及成型工艺 |
-
1999
- 1999-07-05 JP JP11224356A patent/JP2001024310A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014060306A (ja) * | 2012-09-19 | 2014-04-03 | Renesas Electronics Corp | 半導体装置の製造方法 |
| CN111640678A (zh) * | 2020-06-28 | 2020-09-08 | 安徽富信半导体科技有限公司 | 一种半导体元件加工方法及成型工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4481854B2 (ja) | ウィンドウを備えたボールグリッドアレイ基板およびその製造方法 | |
| KR100295732B1 (ko) | 인쇄배선기판홀충진방법 | |
| KR100670751B1 (ko) | 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의 제조방법 | |
| JP2001024310A (ja) | プリント基板の製造方法 | |
| KR100992187B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR100632066B1 (ko) | 인쇄 회로 기판 적층 방법 | |
| JPH07212013A (ja) | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 | |
| KR0144312B1 (ko) | 반도체패키지의 방열판 표면처리 방법 | |
| KR20080082365A (ko) | 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법 | |
| TWI808618B (zh) | 用於嵌入式晶片的封裝製程 | |
| JP2002151622A (ja) | 半導体回路部品及びその製造方法 | |
| KR20060062903A (ko) | 도금 인입선이 없는 인쇄회로기판의 제조 방법 | |
| JP2000349412A (ja) | 可撓性回路基板のビアホ−ル形成法 | |
| KR101741794B1 (ko) | 접합 신뢰성이 향상되는 솔더볼 접합부를 갖는 다층인쇄회로기판의 제조방법 | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP3954753B2 (ja) | Ｔａｂテープの製造方法およびそのためのｔａｂテープのソルダーレジストの塗布装置 | |
| JP2001094018A (ja) | 半導体パッケージ及びその製法 | |
| KR20190011004A (ko) | 열경화성 솔더 레지스트 잉크 인쇄회로기판의 제조방법 | |
| KR100330557B1 (ko) | 유연성 기질 회로 필름 제조방법 | |
| JP2007227961A (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JP2001237519A (ja) | プリント基板の製造方法 | |
| JP2002313825A (ja) | ベアチップ実装方法及びベアチップ処理装置 | |
| KR20090095698A (ko) | 반도체 칩 패키지 및 이의 제조 방법 | |
| JPH06132617A (ja) | プリント回路基板及びその製造方法 | |
| JP4054152B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 |