KR100632066B1 - 인쇄 회로 기판 적층 방법 - Google Patents

인쇄 회로 기판 적층 방법 Download PDF

Info

Publication number
KR100632066B1
KR100632066B1 KR1020020086341A KR20020086341A KR100632066B1 KR 100632066 B1 KR100632066 B1 KR 100632066B1 KR 1020020086341 A KR1020020086341 A KR 1020020086341A KR 20020086341 A KR20020086341 A KR 20020086341A KR 100632066 B1 KR100632066 B1 KR 100632066B1
Authority
KR
South Korea
Prior art keywords
copper foil
polyimide film
photo
printed circuit
circuit board
Prior art date
Application number
KR1020020086341A
Other languages
English (en)
Other versions
KR20040061046A (ko
Inventor
김영실
심준범
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020086341A priority Critical patent/KR100632066B1/ko
Publication of KR20040061046A publication Critical patent/KR20040061046A/ko
Application granted granted Critical
Publication of KR100632066B1 publication Critical patent/KR100632066B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Abstract

본 발명은 새로운 소재를 이용하여 인쇄 회로 기판을 제조하는 방법에 관한 것이다. 종래의 인쇄 회로 기판 제조에 있어서는 드릴이나 레이저를 사용해서 비아홀을 가공하기 때문에, 제품의 제조 시간을 많이 걸리게 하고 제조 원가를 상승시킨다. 이에 따라 드릴이나 레이저를 이용하여 비아홀을 가공할 경우 디스미어를 위해서 플라즈마(plasma)를 사용하는 크리닝과 같은 보다 효과적인 수단을 찾고 있다. 하지만 그 효과와 비용 또한 무시하지 못하는 단계여서 그 실용성이 의문시 된다. 아울러, 디스미어가 제대로 진행되지 못할 경우 전기적 접촉이 완성되지 않거나 고압의 전압이 인가되면 비아홀이 터지는 등 많은 문제점이 있다. 본 발명은 비이홀을 가공하기 위해 드릴이나 레이저를 사용하지 않을 뿐만아니라 습식 디스미어를 필요로 하지 않기 때문에 제조 비용과 시간을 절약하여 생산 원가와 불량을 감소시킨다. 비등방성 전도체와 폴리이미드 필름 접착 시 플라즈마를 이용하여 결국에는 접착력을 향상시킴으로써 인쇄 회로 기판의 신뢰성을 향상시킨다. 동박간의 절연막으로 내화학성, 열안정성, 및 낮을 절연율을 가진 폴리이미드 필름을 이용함으로써 빌드업 인쇄 회로 기판의 전기적 특성을 향상시킨다.

Description

인쇄 회로 기판 적층 방법{METHOD FOR BUILDING LAYER OF PRINTED CIRCUIT BOARD}
도 1은 하부 동박 위에 접착된 포토-센서티브 폴리이미드 필름에 포토 마스크를 이용하여 자외선을 조사 한 뒤 현상을 마친 후의 단면을 나타낸 도면,
도 2는 비등방성 전도체를 코팅하여 상부 동박을 접착한 후를 나타낸 도면,
도 3은 상부 동박에 패턴을 형성하는 과정을 나타낸 단면도,
도 4는 포토-센서티브 폴리이미드 필름의 접착을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
1 : 하부 동박
2, 2-1 : 제 1, 제 2 포토-센서티브 폴리이미드 필름
3 : 포토 마스크 4 : 자외선
5 : 폴리이미드 부분 6 : 비등방성 전도체
7 : 상부 동박 8 : 드라이 필름
9 : 패턴
본 발명은 인쇄 회로 기판(Printed Circuit Board : PCB) 적층 방법에 관한 것으로, 특히, 새로운 소재를 이용하여 인쇄 회로 기판을 제조하는 방법에 관한 것이다.
종래에는 인쇄 회로 기판 제조에 있어서, 드릴(drill)이나 레이저(laser)를 사용해서 비아홀(via hole)을 가공한 후, 가공된 비아 홀의 크리닝을 위한 디스미어, 동도금을 통한 상,하부 동박의 전기적 연결과 같은 여러 공정의 조합을 통해서 하부 동박과 상부 동박을 전기적으로 접촉시켰다.
이와 같은 종래의 인쇄 회로 기판 제조에 있어서는 드릴이나 레이저를 사용해서 비아홀을 가공하기 때문에, 제품의 제조 시간을 많이 걸리게 하고 제조 원가를 상승시킨다. 이에 따라 드릴이나 레이저를 이용하여 비아홀을 가공할 경우 디스미어를 위해서 플라즈마(plasma)를 사용하는 크리닝과 같은 보다 효과적인 수단을 찾고 있다. 하지만 그 효과와 비용 또한 무시하지 못하는 단계여서 그 실용성이 의문시 된다. 아울러, 디스미어가 제대로 진행되지 못할 경우 전기적 접촉이 완성되지 않거나 고압의 전압이 인가되면 비아홀이 터지는 등 많은 문제점이 있다.
본 발명은 상술한 결점을 해결하기 위하여 안출한 것으로, 하부 동박과 상부 동박의 전기적 접촉을 실현하는 인쇄 회로 기판 적층 방법을 제공하는 데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 하부 동박(1) 위에 접착된 제 1 포토-센서티브 폴리이미드 필름(photo-sensitive polyimide film)(2)에 포토 마스크(photo mask)(3)를 이용하여 자외선(ultraviolet)(4)을 조사 한 뒤 현상을 마친 후의 단면을 나타낸 도면이다. 포토-센서티브 폴리이미드 필름은 자외선 조사를 받은 부분이 현상되는지 잔존하는지에 따라 포지티브(positive) 또는 네가티브(negative)로 구분된다. 제 1 포토-센서티브 폴리이미드 필름(2)은 네가티브 폴리이미드 필름이다. 이와 같이 현상된 폴리이미드 부분(5)이 비아홀의 역할을 하여 상,하부의 동박을 전기적으로 연결시키는 작용을 한다. 현상 시에는 물과 알칼리 케미컬, 유기 용제 등이 포함된 용액을 사용하는 것이 일반적이다.
도 2는 비등방성 전도체(ACF)(6)를 코팅하여 상부 동박(7)을 접착한 후를 나타낸 도면이다. 비등방성 전도체(6)를 코팅하기 전에 Ar, H2, O2, He, N2 등의 개스로 이루어진 혼합 개스나 혹은 단독 개스로 이루어진 플라즈마 내에서 크리닝을 실시함으로써 폴리이미드 필름 현상 시 측벽에 잔존하는 레지듀(residue)나 유기 오염물 등을 제거하고 동박의 표면 에너지를 높여 비등방성 전도체(6)의 접착력을 향상시킨다. 접착력의 향상은 인쇄 회로 기판의 물리적 스트레스(stress)에 대한 저항력이나 내습성을 높여 신뢰성을 향상시키는데 이바지한다. 비등방성 전도체(6)라고 하면 전도성을 가진 입자와 접착제성 폴리머, 그리고 희석재가 섞여 있는 것을 말하는 것으로 종류에는 전도성 입자에 따라 실버페이스트, 골드페이스트, 카파페이스트, 니켈페이스트 등이 있다. 표면에 상부 동박(7)을 덮고 열과 압력을 이용하여 압착하면 상부 동박(7)은 제 1 포토-센서티브 폴리이미드 필름(2)과 비등방성 전도체(6)에 접착하게 된다. 이때 가하는 압력과 열에 의해 비등방성 전도체(6) 내의 전도성 입자간에 물리적 접촉이 이루어지며 아울러 하부 동박(1)과 상부 동박(7)을 전기적으로 연결시키게 된다. 비등방성 전도체(6)를 코팅할 때 상부 동박(7)과의 연결이 용이하도록 위로 볼록한 모양을 갖도록 스크린인쇄기법을 사용한다. 상기 스크린인쇄기법에는 실크스크린, 메탈스크린, 메탈마스크 인쇄법 등이 있다. 상기와 같은 기법은 상,하부 동박(7, 1)을 전기적으로 연결시키기 위해 레이저나 드릴을 통한 비아홀 가공단계와 케미컬을 이용한 디스미어 단계 및 동도금 단계를 생략할 수 있기 때문에, 비용과 시간을 절약하는데 큰 기여를 한다. 폴리이미드 필름을 사용하는 것은 내화학성과 300 ℃ 이하에서의 열적 안정성 및 낮은 유전율(3.2) 등의 특성상 빌드업(buildup) 기판에 적합하기 때문이다.
도 3은 상부 동박(7)에 패턴(9)을 형성하는 과정을 나타낸 단면도이다. 상부 동박(7) 위에 드라이 필름(8)을 코팅하고 상부 동박(7)으로 이루어질 패턴(9)에 대응하는 포토 마스크를 이용하여 사진 공정 및 현상 공정을 수행한 후 상부 동박(7)을 선택적으로 식각하여 상부 동박(7)의 제거되지 않은 부분으로 이루어지는 패턴(9)을 형성한다. 이러한 공정은 일반적으로 널리 이용되는 인쇄 회로 기판 제조 공정에 속하는 것으로 그 기술이 널리 이용되고 있다. 드라이 필름(8)을 현상하는데도 상기에서 언급한 물, 알칼리 케미컬, 유기용제 등이 혼합된 용액을 이용한다.
도 4는 제 2 포토-센서티브 폴리이미드 필름(2-1)의 접착을 나타낸 도면이다. 제 2 포토-센서티브 폴리이미드 필름(2-1)을 접착하기 전에 상기에서 언급한 Ar, H2, O2, He, N2 등의 개스로 이루어진 혼합 개스나 혹은 단독 개스로 이루어진 플라즈마 내에서 크리닝을 실시함으로써 패턴(9) 위에 잔존하는 유기 오염물을 제거하고 패턴(9) 위의 표면 에너지를 상승시켜 제 2 포토-센서티브 폴리이미드 필름(2-1)의 접착성을 향상시킨다. 따라서, 이 후 현상 공정에서 제 2 포토-센서티브 폴리이미드 필름(2-1)의 들뜸 현상이 방지된다. 또한 인쇄 회로 기판 제조에서 이용되는 동박의 특성상 한 면을 울퉁불퉁(조도)하게 하여 접착에 유리한 반면 다른 면은 그러한 것이 없기 때문에 접착에 불리하다. 상기에서 언급한 플라즈마를 처리하면 다른 면 또한 조도를 지니게 되어 제 2 포토-센서티브 폴리이미드 필름(2-1)의 접착력을 향상시켜 인쇄 회로 기판의 신뢰성을 높이에 된다. 이후 상기에 언급한 공정을 반복하게 되면 빌드업 인쇄 회로 기판을 다층으로 적층할 수 있다.
이상에서 설명한 바와 같이, 본 발명은 비이홀을 가공하기 위해 드릴이나 레이저를 사용하지 않을 뿐만아니라 습식 디스미어를 필요로 하지 않기 때문에 제조 비용과 시간을 절약하여 생산 원가와 불량을 감소시킨다. 비등방성 전도체와 폴리이미드 필름 접착 시 플라즈마를 이용하여 결국에는 접착력을 향상시킴으로써 인쇄 회로 기판의 신뢰성을 향상시킨다. 동박간의 절연막으로 내화학성, 열안정성, 및 낮을 절연율을 가진 폴리이미드 필름을 이용함으로써 빌드업 인쇄 회로 기판의 전기적 특성을 향상시킨다.

Claims (5)

  1. 기설정된 하부 동박 위에 제 1 포토-센서티브 폴리이미드 필름을 접착하는 제 1 단계;
    상기 제 1 포토-센서티브 폴리이미드 필름 위에 포토 마스크를 형성하고 자외선을 조사한 후 현상하여 상기 제 1 포토-센서티브 폴리이미드 필름에 상,하부의 동박을 전기적으로 연결시킬 비아홀을 선택적으로 형성하는 제 2 단계;
    크리닝을 실시하는 제 3 단계;
    상기 비아홀에 비등방성 전도체를 채우는 제 4 단계;
    표면에 상부 동박을 덮고 압착하여 상기 상부 동박이 상기 제 1 포토-센서티브 폴리이미드 필름과 상기 비등방성 전도체에 접착하게 되도록 하여 상기 하부 동박과 상기 상부 동박이 전기적으로 연결되도록 하는 제 5 단계;
    상기 상부 동박 위에 드라이 필름을 형성하는 제 6 단계;
    상기 상부 동박으로 이루어질 패턴에 대응하는 포토 마스크를 이용하여 사진 공정 및 현상 공정을 수행하는 제 7 단계;
    상기 상부 동박을 선택적으로 제거하여 상기 상부 동박으로 이루어지는 패턴을 형성하는 제 8 단계;
    크리닝을 실시하는 제 10 단계; 및
    표면에 제 2 포토-센서티브 폴리이미드 필름을 접착하는 제 11 단계를 포함하는 인쇄 회로 기판 적층 방법.
  2. 제 1 항에 있어서, 상기 제 1 포토-센서티브 폴리이미드 필름은 네가티브 폴리이미드 필름인 것을 특징으로 하는 인쇄 회로 기판 적층 방법.
  3. 제 1 항에 있어서, 상기 크리닝은 Ar, H2, O2, He, N2 개스 중 적어도 하나 이상의 개스로 이루어진 플라즈마 내에서 실시되는 것을 특징으로 하는 인쇄 회로 기판 적층 방법.
  4. 제 1 항에 있어서, 상기 비등방성 전도체를 형성할 때 상부 동박과의 연결이 용이하도록 위로 볼록한 모양을 갖도록 스크린인쇄기법을 사용하는 것을 특징으로 하는 인쇄 회로 기판 적층 방법.
  5. 제 1 항에 있어서, 상기 압착은 열과 압력에 의해 압착되는 것을 특징으로 하는 인쇄 회로 기판 적층 방법.
KR1020020086341A 2002-12-30 2002-12-30 인쇄 회로 기판 적층 방법 KR100632066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086341A KR100632066B1 (ko) 2002-12-30 2002-12-30 인쇄 회로 기판 적층 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086341A KR100632066B1 (ko) 2002-12-30 2002-12-30 인쇄 회로 기판 적층 방법

Publications (2)

Publication Number Publication Date
KR20040061046A KR20040061046A (ko) 2004-07-07
KR100632066B1 true KR100632066B1 (ko) 2006-10-04

Family

ID=37352634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086341A KR100632066B1 (ko) 2002-12-30 2002-12-30 인쇄 회로 기판 적층 방법

Country Status (1)

Country Link
KR (1) KR100632066B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722637B1 (ko) * 2005-09-20 2007-05-28 삼성전기주식회사 전도성 드라이 필름을 이용한 인쇄회로기판 및 그 제조방법
KR100747023B1 (ko) * 2006-01-19 2007-08-07 삼성전기주식회사 다층 인쇄회로기판 및 그 제작방법
KR100736634B1 (ko) * 2006-01-19 2007-07-06 삼성전기주식회사 적층판, 인쇄회로기판 및 그 제작방법
KR100869049B1 (ko) * 2007-06-25 2008-11-17 대덕전자 주식회사 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법
KR101020848B1 (ko) * 2008-12-01 2011-03-09 삼성전기주식회사 연성인쇄회로기판 제조방법

Also Published As

Publication number Publication date
KR20040061046A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
US6015520A (en) Method for filling holes in printed wiring boards
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
JP2004363542A (ja) ソルダーレジストパターン形成方法
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2006229115A (ja) 配線基板製造用金属部材と、それを用いた配線基板の製造方法
CN103582304A (zh) 透明印刷电路板及其制作方法
JPS60140792A (ja) 伝導性貫通孔を形成する方法
JP2005197649A (ja) フリップチップバンプパッド形成方法及びその構造
JP2796270B2 (ja) 導電性インクを使用した半導体パッケージ基板の製造方法
KR100632066B1 (ko) 인쇄 회로 기판 적층 방법
CN102111964B (zh) 电路板制作方法
TWI457466B (zh) 黑化藥水及透明印刷電路板之製作方法
JP2006287099A (ja) レジスト付きプリント配線板の製造方法
KR100343389B1 (ko) 다층 배선기판의 제조방법
JP2002043753A (ja) 多層プリント配線板の製造方法
JPH11354591A (ja) 半導体キャリアおよびその製造方法
JPH10284842A (ja) 多層配線回路板の製造方法
JP2004055777A (ja) 複合多層配線基板の製造方法
JP4089198B2 (ja) 半導体装置用基板の製造方法
KR100993318B1 (ko) 플라잉 테일 형태의 경연성 인쇄회로기판 제조방법
JP3304061B2 (ja) プリント配線板の製造方法
JP2002151622A (ja) 半導体回路部品及びその製造方法
KR101271096B1 (ko) 회로 기판과, 회로 기판을 제조하기 위한 방법
JP2009094330A (ja) 配線基板用基材及び配線基板用基材の製造方法
KR910007475B1 (ko) 다층 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee