JPS60140792A - 伝導性貫通孔を形成する方法 - Google Patents

伝導性貫通孔を形成する方法

Info

Publication number
JPS60140792A
JPS60140792A JP59255165A JP25516584A JPS60140792A JP S60140792 A JPS60140792 A JP S60140792A JP 59255165 A JP59255165 A JP 59255165A JP 25516584 A JP25516584 A JP 25516584A JP S60140792 A JPS60140792 A JP S60140792A
Authority
JP
Japan
Prior art keywords
layer
conductor
dielectric
hole
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59255165A
Other languages
English (en)
Other versions
JPH0141274B2 (ja
Inventor
ダニエル・デイビツド・ジヨンソン
ハーバート・レナード・フリツツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JPS60140792A publication Critical patent/JPS60140792A/ja
Publication of JPH0141274B2 publication Critical patent/JPH0141274B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218Contact or terminal manufacturing by assembling plural parts with deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は2つの伝導体層の間にはさまれた導電体、すな
わち絶縁体の膚kXいて伝導性の貫通孔全形成するだめ
の改良方法に関する。この方法は殊にプリントtm路板
の形成に有用なものである。
米国特許第3.969.815号明細書には、基体の対
向し/ζt(11面に配置きれた2つの笠属層に電気的
連結金主せしめる方法が開示されている。そこでは仁の
2つの釡へ鳩および中間の絶縁体ノーを貫いて孔がはじ
めにドリルによってか又は孔あけによって作られる。こ
の絶縁体中の孔は絶縁体層のみをエツチングする選択的
エツチング法によって拡大され、絶縁体層中に拡大され
た環状孔を形成させ−それによって金槁/#部分がアン
ダーカットされる。その俊でM5縁体増の対向した仙j
のこれら張シ出した金属部分は圧力がかけられることに
よシ互に接触するか又はeよとんど接触するに至るまで
に変形される。この変形された金属部分は好ましくは亜
鉛によるオーバーコートで必る電気メッキ用金属(ga
lyani。
metal)Ic 、tニジ被覆されて云4通路を形成
する。
本発明は2つの@導体層の間にはさまれた誘電体層中に
導電性通路を作るための方法であって、 fan 誘電体層からは実質的に例らの物質と取)去る
ことなく伝導体層の部分全エツチングする也とによシ伝
導体層のうちの1つを完全に貫いて非環状孔を形成させ
、 (bJ この孔を通してこの誘電体層をエツチングし、
それによって伝導体層の間の誘電体層を貫通して通路が
形成され、そしてまた伝導体層はその@得体層中の孔に
近接した誘電体物質のところでアンダーカットし、 (C) このアンダーカットした伝導体7mk他方の伝
導体層に向って変形させ、そして (d) この2つの伝導体層の間に上記の通Mを通って
導電性通路を形成させる、 ことからなるものでめる。
第1A図は導電体層、@篭体層および導電体層とからな
り、4電体層の1つを貫いて孔が設けられている会合物
品の断面図である。
第1B図は第1A図に示された物品であって、その誘電
体層を貞いてエツチングによって句加された孔を有する
断面図である。
第1C図は第1B図に示された物品であって、誘電体層
中の孔へ導電体層が変形されて入りこんでいることを示
す断面図である。
第1D図は1つの伝導体層中に形成された孔の輪郭を示
す第1A図の物品の半面図°でめる。
第1E図は伝導体層中に形成された孔のもう一つの輪郭
を示す第1A図の物品の平面図である。
第2A図は導電体層、誘電体層および電気伝導体層とか
らなシ、導電体層の各々を貫いて孔が設けられている複
合物品の断面図である。
第2B図は第2A図の物品であってその誘電体層中にエ
ツチングによって付加的に孔が形成されていることを示
す断面図である。
第2C図は第2B図に示された物品でるって、その誘電
体層中の孔へ導電体層が変形されて入シこんでいること
を示す断面図である。
第6A図は導電体層、誘電体層および電気伝導体層とか
らなる複合物品であって、この複合物品を貫いて孔が設
けられている断面図である。
第5B図は第3A図の物品であって、その誘電体層中に
拡大された孔が収けられている断面図である。
第3C図は第6B図に示された物品であって、孔の中へ
導電体層が変形されて入りこんでいることを示す断面図
である。
第4図は本発明に有用なプラズマ装置の略図である。
本発明は%t/c2つの碑車体物質の間にはさまれた誘
電体層を貫いて設けられる伝導性の貫通孔全形成するた
めに、取シ分は多数のN密に位置ぎめされた貫通孔の形
成に適用されるものでるる。通常導電体層゛は金属、好
ましくは銅であシ、一方誘電体物質は一般に電気絶縁性
の重合体である。
誘電体物質によって隔てられた導電体物質の2つの層か
らなる複合材料は回路板を形成するための慣用の出発材
料であってここでも好適な材料である。一般にこのMu
導体層厚さが少くとも1ミルであるようなものでめシ、
また@導体層は厚さが0.7〜2.8ミルであるような
もの、例えば銅箔であるが、これについてはよシ薄いか
又はより厚い層の両名音用いることができる。
絶縁層の構成材料については限定的ではなく、ただこれ
ら材料は液体化学エツチング剤又はゾラズマを用いてエ
ツチングしうるものであれば艮い。
本発明においては、誘電体層の材料のいかなる実質的な
除去を伴うことなしに伝導体層の1つに孔全形成するこ
とが必要である。伝導体ノー中に孔を形成するのには好
ましくは化学エツチングが用いられるが、これはプリン
ト回路の形成において良く知られたものである。このよ
うな化学エツチング法の1つの例には、ネガ型感光性フ
ィルム金誘電体層とは面していない伝導体@面に積層し
、この感光性電合体をフォトマスクを通して化学線に露
光させ、現像し、未露光の感光性重合体を取り除いて金
属層の部分を露出させ、その後でこの露出された伝導体
層をその厚みの全体にわたって完全にエツチングする方
法が言まれる。との化学的エツチング工程によっては誘
電性重盆体膚からはほとんど物質を除かないか又は全く
物質を除くことはない。
好ましい方法は米国特許第5.469.982号明細書
中に開示されてbる。またボ型フォトポリマーはその現
像方法と共に当該技術分野では公知であ勺、例えば米国
特許第4,193,797号明細書中に開示されておシ
、これらも同様に用いることができる。
写真平版法の顕著な利点は伝導体層中に形成される孔の
物理的形状(physical geometry)の
点に存するのである。すなわち、環状の孔の形しか与え
ることのないドリルによる穿孔操作と対照的に任意の孔
の形状をも作ることができるのである。本明細書におけ
る非環状の孔とは、ドリルによる穿孔操作において形成
される同一の半径を持った1つの譲状の孔とは対照的に
一定の半径金持たない孔全意味する。この非環状の孔の
形成によって、伝導体中の孔に近接した誘電体の除去に
よる伝導体のアンダーカットの後でこの伝導体の押しま
げが容易になる。
伝導体層中に化学的にエツチングされた非譲状の孔の直
径は小さいもの、例えばその幅が150〜600ミクロ
ンの範囲のものとすることができる。また伝導体の化学
的エツチングは非常に多数の孔を同時に、例えば数百又
は数千の孔ヲ谷易に12インチ×12インチの大きさの
回路板のだめの複合材の全所に形成させることができる
。存外、機械ドリルによる孔あけ又はパンチによる孔め
けは、孔の数の増加に従ってエラーの機会が増大する面
倒な工程である。
またこのドリルによるか又はパンチによる孔めけでは一
般に625ミクロンよシも小さくない直径の孔が得られ
るのでめる。
図面について説明すると、第1八図の態様では伝4虐1
2中に化学的にエツチングされて作られた孔14を有す
る複合材料金示している。
この孔は第1D図又は第1E図中に示されるような非環
状の形状を有する完全に蟻状ではないものである。これ
らの後者の図面(第1D図及び第1]IC図)は第1A
図の別の態様の十面図であって伝導体/1)12の下に
露出された絶縁体層11を示す。第1D図及び第1E図
は非環状の形状中で直角をなすものを例示するもので、
この形状はタブ(tab) 15b s 18a及び1
8bのそれぞれを形成するものである。しかしながらこ
の金属中に設ける孔のだめの他の角度をなした形状を用
いることもできる。この角度をなした形状は誘電体ノー
を貫いて4′#L性通路全形成するについてのその次の
操作で孔に近接した伝導体を屈曲させる時の応力を最小
化するのに役立つのである。
その後でこの伝導体層中に形成された孔全通して誘電体
層をエツチングするために選択的エツチング法が用いら
れる。これ罠よって形成された複合物品は第1B図に示
されるが、この図中には伝導体7112中において張Q
出し部分15a及び15bが存在している。このエツチ
ング法によって誘電体の壁の構造16は角度會なしたも
のとなっている。これによってエツチング剤は誘電体層
の厚みの全体にわたって物質を完全に除去し、かつその
間に同時に貫通孔の形成において#電体を横方向にもエ
ツチングする。
タブ15bは15aよシもよシ多くアンダーカットされ
るがそれはこのタブは片側だけからではなく3つの側か
らエツチングされるからである。
誘電体/lを貫いて完全にエツチングすると共に横方向
に伝導体層全アンダーカットするエツチング技法の例に
は化学エツチングとプラズマエツチングとがある。液体
によシ重合体誘電物質を貫通して選択的にエツチングす
ることができる液体エツチング法は当該技術分野で良く
知られている。このエツチング剤は伝導体物質の実質的
な除去を生じさせるものではない。適当なエツチング剤
には米国特許第3.969.815号明#1.#中で開
示されたものが含まれ、例えばポリエステル及びエポキ
シド樹脂に対しては硫酸溶液を用いることができる一方
、ポリイミドに対しては苛性アルカリのアルコール溶液
が適している。また伝導体金属によってマスクされてい
ない重合体の′gliI城はエツチングして取シ去るこ
とができるが、金属には伺らの有害な作用を及ぼさない
溶媒の使用をこのエツチングは含むものである。溶媒の
例としてはテトラクロロエチレン、メチルクロロホルム
、容量で90%のテトラクロロエチレンと10%のイソ
ブチルアルコールとの混合物やクロム酸が孕けられる。
プラズマエツチングにあっては、プラズマは孔が形成さ
れている場所でのみ誘電体を攻撃するので金属伝導体層
は誘電体のためのマスクとして働く。金属は実質的にプ
ラズマによって影響全受けないか、又は少くとも誘電体
のエツチング速度の方が伝導体のエツチング速度よシも
かなり速い。
プラズマガスの種々の型のものを使用することができる
。このエツチング用のガスは、エツチングされるべき材
料とは化学的に反応し、揮発性の反応生成物を生成する
、物質柚を生成するように選はれる。種々のプラズマエ
ツチングガスの混合物もまた使用することができる。B
電体がポリイミドでマスクが銅である場合について用い
られる好ましいガス組成物は、各賞で51J150から
10/90の割合の四弗化炭素/酸素である。
第4図は本光明で有用なプラズマエツチング装置の略図
による平面図である。この装置行は入口121及び出口
122(r!する室120からなシ、この出口からプラ
ズマガスeよポンプで取)出される。この至120の内
部には潰用のラジオ周波数発生器127に4体126で
接続されてラジオ周波数の電力が供給された電極(陽極
)126及び接地され7’(電極124が設けられてい
る。エツチングされるべき材料は電極126及び124
の間に電力)れる。この蔓の中にプラズマガスが導入さ
れた後で、よく知られたW、理に従ってガスプラズマを
名主させるために発生器127が作動δれる。
プラズマエツチングi+tのブランソン・プラズマ・エ
ツチャーモデル7411’に用いての、銅が伝導体でβ
リポ′リイミドが紡m体でめる抜仕体に対する好ましい
操作条件の一組を示すと次 ′の通シである。
RF出力 >2,000ワット RF出力密度 >0.06ワツト/平方インチ操作圧力
 〉10ミクロン ガス組成 容首で5015叶10/90の0F4102
ガス流速 >150Ce/分 RF周波数 1156MHz ハート″イアス 陽極、陰極又はプラズマポテンシャル 排出速度 >、 245 CFM 孔が誘電体全完全に負いて完成した後で、アンダーカッ
トされた伝導体層15a及び15bは変形されて層13
と接触するようにされるか又は密接に接触するようにさ
れる。好ましい方法はアンダーカットされた伝導体部分
に直接に圧力をかけることである。これ金具体化した例
は第101dに示されるが、この図において伝導体部分
t5aはエツチングされた@1に体表面16を覆い、そ
してタブ15bは伸長して下部の伝導体13を核う。第
1C図は第1A図の絶縁体中での孔の役割を具体化して
示すもので、タブ15bは15aにおける1側面だけか
らとは異なシ3つの側面からアンダーカットすることが
できるので、第1C図においてタブ15bはアンダーカ
ット部分の15aよシも長いのである。第1E図に示さ
れた構成に対しては、タブ18a及び18bは最終の物
品すなわち変形しためとの物品中では同一の形状のもの
とすることができる。その後で、もしも必少ならばこの
変形された導電体材料は銅のような金執で電解メッキさ
れるか、無′#f、解メッキ、はんだづけ、または溶接
されて誘電体ItJを貫通した導電性通路が完成される
か又は確実なものとされる。タブ15bは導電性通路の
メッキ又ははんだづけの大@な助けになる。本兄明によ
る技法に基づく貫通孔の形成によって薄い伝導体層、例
えば3.0ミル又はそれ以下のものの使用ができるが、
ドリルによる孔あけは第2の伝導体層の保全性全破壊す
ること、すなわちこの第2の伝導体層にも孔が、形成さ
れてしまうので孔が誘電体層を貫通してドリル穿孔され
るドリル穿孔技法はこのような薄いものには使用するこ
とができなかったのである。伝導体層中への最初の孔の
非環状の形状は伝導体層の変形又は屈曲を容易にかつ低
い圧力において進行しうるようにした。ひとたび曲げら
れると、この支えのないタブは環状の孔におけるものよ
シも伝導層13からはね返シの少ないものとなるのであ
る。
第2A図、第2B図及び第2C図に示される本発明の別
の態様では、第1A図中に示された1つの伝導体に孔が
設けられたものとは異な)、孔24a及び24bは互に
対向した伝導体層22及び230両方に設けられる。こ
の変更ヲ除いては同一の操作工程が用いられるが、但し
誘電体のエツチングは両側の表面から同時に進行させる
ことができる。この金)f4伝導体は25a % 25
b %250、及び25dのところでアンダーカットさ
れている。タブ25c及び25dは実質的にはより多く
アンダーカットされるが、これは上部及び下部の伝導体
中の孔の形成が第1D図に示された態様のものと同じで
あるからである。誘電体の対向する側からの同時のエツ
チングによってd電体壁26中に2つの明iな凸状の壁
部分が存在することになる。重合体の化学エツチングの
光子後、アンダーカットされた伝導体部分は他の夫々の
伝導体層の方向に変形せしめられて接触させられるか又
はほぼ接触させられる。第2C図は圧迫された伝導体部
分25e 、 25f 、 25g及び25h 全誘電
体表面26aと対比して示すものである。第11!1図
に示された態様による上部及び下部の伝導体中の孔の形
成については、タブは変形工程の前及び後で同一のもの
とされる。その後で、もし所望ならば電融メッキ、無電
解メッキ、はんだづけ又は溶接を行なって導電性を確実
にする。
第3A図、第3B図及び第3C図の態様は米国特許第3
.969.815号明a書の教示に従って作られた物品
及び貫通孔全例示するものでるる。
導電体層32、誘電体31及び導電体層33からなる複
合体はその中にドリル又はノセンチであけられた孔64
を有し、これは第3A図に示されている。第6B図に示
される態様では、誘電体ノーを選択的にエツチングして
取シ去るために液体の化学エツチング剤が用いられて壁
36が形成されるが、この壁は導電体の張シ出し部分3
5a及び35bとは実質的に平坦な壁をなしている。第
30図に示される態様では、これらの伝導体層を誘電体
中の孔の中に押し込む変形によって押しつけられ、しめ
つけられた伝導体部分55a及び35clの形成が起シ
、ナして誘電体の表面部分36aはこの伝導体層の変形
の力によって外方に屈曲される。
この先行技術の教示するところとは対照的に、第1A図
、及び第2A図の伝導体中にはじめに化学的エツチング
であけられる孔は環状の形状よシはむしろ非環状の形状
をなすものである。
これまでに論じたように非環状の形状は変形を容易にす
るのである。また先行技術によるドリルによる孔あけ操
作によっては、たった1つの伝導体のみがその中に任意
の孔が形成せしめられるものである第1A図、第1B図
及び第1゜図に示される態様のものと異なシ、両方の云
岑体中に孔の形成が生じてしまうのである。伝導体とし
ては箔及び他の薄いシート全使用することができ、そし
てこの伝導体はその完全な形状ケ留めるものである。ま
た先行技術との比較では、第1C図及び第20図に示さ
れた態様物品は通路のところで伝導体部分がよシ小さな
ストレスヲ有するものとすることができる。先行技術に
よる第6C図に示された伝導通路の形成に当って起る誘
電体の変形は、この発明の態様のものよシも大きい残留
ひずみを起すことになる。
また一般に云って機械ドリルによる孔あけで実用的に形
成させることのできる最も小さい孔は625ミクロンの
オーダーのものでるる。これと対比して本兄明において
用いられる好ましい化学的エツチング技法では、伝導体
層中の非環状である孔はかなシ小さい、例えば150〜
300ミクロンの範囲のものとすることができる。勿論
のことであるが、もし必要ならばより大きい孔を形成さ
せることもできる。
本発明の方法は殊に多層の電気回路の形成に使用される
ものである。例示的に述べれば、誘電体層を貫いて1つ
の伝導性の通路が完成した後に新たな誘電体層全少くと
も1つの伝導体層に適用することができ、そしてこの誘
電体層の上に新たな伝導体l―を適用することができる
この新たな誘電体と新たな伝導体層とは411!性の貫
通孔を有する物品に同時に適用する、すなわち事前に処
理して少くとも1つの貫通孔全形成させておいた伝導体
層上に誘電体層と伝導体層の複合体を積層することもで
きるのである。
その後でこの新たに適用した誘電体層を貫いてこれ迄に
開示された技法に従って伝導性通路が形成されるのであ
る。
次に述べる実施例においては、特記しない限シすべての
部と100分率とは重量によるものとする。
実施例 1 0、001インチ(0,0025cm)のポリエチレン
テレフタレートのシート上に、熱硬化しうる重合体’1
829bのメチレンクロライドと18%のエチルセロソ
ルブ(固体含有量47%)から被覆し、乾燥させ、そし
てポリプロピレンのカバーシートに積層した。この3.
0ミル(0,0076鋸)の淳さの乾燥した重合体は次
の組成よpなるものであった。
ジル/メチルメタクリレートの共重合 体 メチルメタクリレート(95,5)/工 80%チルア
クリレ−)(4,5)の共重合体−チル ペンタエリスリトールトリアクリレート 25.0%ベ
ンゾフェノン 5.3% 4.4′ビスジメチルアミノ−ベンゾフェノ 0.3%
ン モナストラール(Monastral)■緑色顔料 0
.5%3−メルカプト−1,2,4−トリアゾール 1
2,0%ポリプロピレンカバーシートをはずし、この粘
稠なフォトポリマーを1枚の銅をクラッドしたエポキシ
ガラスの不資ノ曽体に積ノ曽した。そしてポリエチレン
テレフタレートシートtはずし、1枚の厚さ1.0ミル
(0,0025cm)の銅箔をこの重合体が被接されて
いる銅をクラッドした基体に積層した。この銅箔中にリ
ストン(R1ston#1210を用い、そして米国特
許第3.469.982号明MJ書中に記載された方法
で小さな1oミル(0,025aa)の孔を形成させた
。この操作は第1載図に示されたようなタブの形状を用
いることを除いてほぼ同一の寸法の非環状の孔を形成す
ることによって修正することができる。この試料をメチ
ルクロロホルムケ満した超音波洗浄機中に45秒間浸漬
し、それで重合体全孔から除去して約5ミル(0,01
27cIIL)の銅の張シ出し部分を残した。この試料
は水中ですすぎ洗いして現像を停止し、150℃で16
時間熱硬化した。
現像及び硬化の後で、この@/重合体/@のサンドイッ
チ状物全積層プレス中に置きゴム製のバンドで覆った。
このパッドはボスト4ミル(1乙000/平方インチ)
の通常のパターンを有するものであった。このプレスは
1000psiに加圧されて銅の張り出し部分金工の銅
の層上に押しつぶした。との銅/重合体/銅のサンドイ
ッチ状物は酸性の硫酸鋼メッキ浴中で15分間30アン
ペア/乎方フイートの条件下に電気メッキされた。
このメッキしたサンドインチ状物の上部をリストン■1
210フィルムで抜機し、70ミル(0,1778cm
)のパッドは米し!!1%許第3,469,982号明
細書に記載の回路エツチング技法を用いて押しつぶされ
そしてメッキされた孔にそってエツチングされた。出来
上った通路は4電性であった。
実施例 2 シリコンで処理された1ミル(0,0025cWL)の
ポリエチレンテレフタレートフィルム上に、熱硬化しう
る重合体組成物全メチレンクロライド(固体含有量35
%)から被覆し、乾燥して厚さ2.0ミル(0,005
α)のものとした。この重合体組成物は次の構成成分か
らなるものであった。
ビスフェノールAのジアクリレートニス 1560%チ
ルエポキシ樹脂(25℃の粘度 1.000,000 Qp−比重=1.2)はンタエリ
スリトールトリアクリレー) 10.0%トリメチロー
ルプロパンドリアクリレート 15.0%76〜85) ヘキサメトキシメチルメラミン 90%メチルメタクリ
レート/ブタジェン/ス 20.0%チレン共重合体(
比重−1,0) ベンゾフェノン 5,0% 4.4′ビスジメチルアミノベンゾフエノン 0.6%
モナストラール■緑色顔料 0.7% へキサジエン−1−イリデン−N−メタニウムクロライ
ド この重合体組成物q162αX 7.62 cmの大き
さの1枚の銅全クラッドしたエポキシガラスの積層体に
積ノーシた。ポリエチレンテレフタレートフィルムをは
ずし1.0ミル(0,0025儂)の厚さの銅箔全との
重合体組成v!Jに積層した。
これに実施例1にNr:2載のように、タブ形状のよう
な、非環状の孔を形成させることができた。
こうして実施例1に記載の方法を用いて10ミル(0,
025儂)の孔を形成させた。仁の来積されたサンドイ
ンチ状物をメチルクロロホルムの噴霧で授潰して上記の
孔から重合体組成物を除き、そして銅箔中の孔にすべて
の方向に約5ミル(0,0076cm)の犬@避のアン
ダーカットを形成させた。現像のめとで全体(pack
age)を150℃で1時間加熱することによシ熱硬化
させた。
銅箔の張り出し部分は次いで個々に小さな金稿のプロー
ブを用いて押しつぶした。
この部品は次いで標準的な酸性の鋼メッキ浴中で電気メ
ッキされ、銅全クラッドした積層1体上に銅箔の張シ出
し部分を押しつぶすことによって出来上った相互の結合
全史に強固にすることもでさる。
この上部の銅箔は次いでリストン■1210で被覆され
ても良く、そして所望の回路パターンを確定するために
実施例1に記載のように処理されうる。
この操作工程は目に見えない相互連絡路を有する多層の
回路板を組み立てるために繰シ返し行うこともできる。
実施例 5 Mkクラッドしたエポキシガラスの積層体上に、メチレ
ンクロ2イド浴液(尚体含有蛍65係)からフィルムを
被覆した。乾燥したのちのこのフィルムの厚さは2ミル
(0,0050)であシ、そして次の組成ヲ有するもの
でめった。
メチルメタクリレート(95,5)/エチルアクリ 5
0部レート(4,5)の共重合体 H 1 ジシアノジアミドN=O−NH−0−NH25部1ミル
の厚さの銅箔を上記の被覆の上に熱積層した。この上部
のM洛中に、回路板製造の技術分野でよく知られた技法
を用いて10ミル(0,025cm)の孔をエツチング
して作った。同様に実施例1で論じたように、タブの形
状のような非項状の孔を形成ざぜることもで@/こ。こ
の試料板金メチルクロロホルム盆満した超音波クリーナ
ー中に1分間浸漬して重合体−エポキシ被覆を除去し、
5ミル(0,(N27cm)の銅の張シ出し部分を残し
た。10ミル(0,025℃wL)の厚さの厚紙のシー
トと40ミル(0,10Qn)のシリコンゴムのパッド
をこの現像した試料の上に載置した。積層プレスを用い
て20,000psiの圧力を加えて銅の張シ出し部分
を下部の銅をクラッドしたエポキシガラス上に押しつぶ
した。
この試料は150℃で1時間硬化処理された。
この試料に慣用のメッキ技術を用いてAミル(0,00
127cm)の銅をメッキして艮好な電気結合を確実に
した。最後に上部の@箔に標準的な回路エツチング技法
を用いて所望の回路パターンを形成させ、回路板を完成
させた。
実施例 4 ポリエチレンテレフタレートフィルム上へ熱硬化性重合
体のメチレンクロライド(35%固体)から抜機した。
この重合体は次の成分組成を有するものであった。
成 分 ビスフェノールAのジアクリレートエステル 20%ペ
ンタエリスリトールトリアクリレート 20%ベンゾフ
ェノン 4.0% 4.4′ビスジメチルアミノベンゾフエノン 0.5%
クレー(0,5ミクロン) 22.0%モナストラール
■緑色顔料 0.5% この乾燥した被覆は0.002インチ(0,0051c
m)の厚さであった。この層の2つ([1,004イン
チすなわち0.0102CIrL)を銅をクラッドした
エポキシガラスの1枚に積層した。谷積増後被覆シー)
1取り除いた。そして粘稠な重合体に0.001インチ
(0,002546IrL)の厚さの@箔の1枚を撰増
し、銅/重合体/銅をクラッドした槓膚構造物金得た。
この積増した鮒陥中にリストン@’1210を用い実施
例1に記載した方法にょシo、oiインチ(0,025
4c1n)の孔のパターンを形成させた。同様に実施例
1で論じたようにタブ形状のような非環状の孔を作るこ
ともできた。この部品を次いで超音波クリーナー中でメ
チルクロロホルムに1分間浸漬し、孔から重合体を取シ
除いて少くとも0.005(7チ(a、a12yan 
)osの張り出し部分を残した。この部品は150℃で
8時間熱硬化させた。硬化後との部品を積層プレス中に
、孔の側を上にし、実施例jK記載したようにくばみの
あるゴムのパッドの圧力均等化のだめのシートで覆って
載置した。’1.000 psiの圧力を10秒間かけ
て銅箔の張シ出し?押しつぶしそうして銅の積層体にそ
れが接触するようにした。この部品をプレスから取シ出
し、標準的な酸性の銅の眠気メッキ浴中で電気メッキし
て結合を増大させた。この部品の押しつぶされた張シ出
し部分のある側を次いでリストン■1210で被覆し、
実施例1にBピ載のように処理して所望の回路パターン
全確定した。
実施例 5 実施例4全@箔の張9出し全個々に小さな金属のプロー
ブでつぶしたこと2除いて繰biした。
実施例 6 0.006インチ(0,01524α)の厚さで6“×
6″(15,24anx 15,24cIn)の大きさ
のバイララックス(pyralux)%:r q 11
1cデュポン社製造)のパネルにその片面に回路パター
ン全作り、他の而の銅箔にリストン■215R紫用い米
国特許第3.469.982号明粗書に記載の方法に従
って10ミル(0,0254crrL)の直径の孔倉作
つた。同様に実施例1で論じたように、タブ形状のよう
な非環状の孔を形成させることもできた。この孔はこの
10ミルの孔があけられる銅箔と回路パターンが作られ
る側の上の箔との間に貫通孔が形成されるような場所に
符合して位置せしめられる。アルミニウム板へ接続がな
される場合には回路側の銅箔は除かれる。パネルの回路
、6ターンの側は次いで0.002インチ(0,005
7cIn)厚さのバイララックス■WA接涜剤を用いて
積層プレス中で350 psiの圧力、350ア(17
6,7℃〕の温度で45分間プレスしてアルミニウム板
に積層される。
この部品は次いでブ2ンソン・プラズマ・エツチャー・
モデル74 j 1 (Branson Plasma
 RjtcherModθ17411)のプラズマエツ
チング室中でプラズマエツチングに付される。この装置
において基礎圧力が50ミクロンになる迄減圧され、次
いで容量で02が70%、 OF4が29係、アルゴン
が1%よシなるガスが菫の圧力が200ミクロンに達す
る迄導入された。ポンプ速度は5500FMであシ、ガ
ス流速は750ccZ分であると見積られた。RF出力
をオンにして3800ワツトの所に70分間セットした
。このアルミニウム板は回路パターン全プラズマから保
護するマスクとして作用した。0.01インチ(0,0
254cIIL)の孔をあけられた銅箔はパネルの他の
側でプラズマに対するマスクとして作用し、銅箔中に作
られた孔のところでのみエツチングが生じるようにした
。プラズマは0.003インチ(0,0076儂)の誘
′亀体を貫いて金Jf4箔回路パターンと接触するに至
るまでエツチングするが、又は(]、0005インチ 
0.0127cm)の導電体を貫いてアルミニウム板に
到達するに至るまでエツチングする。
出来上った張多出し部分は次いでこのパネルを積層プレ
ス中に置いてつぶされた。圧力を平均化させるための厚
紙のシートを片持ちばシと共に@箔の次に置いた。この
厚紙のシートの上にシリコンゴム製のパッドを置き、そ
の上に鋼装の当て材を置いた。18,000pθ1の圧
力を10秒間加えて張シ出し部分を孔の中に押しつぶし
た。実施例1に記載したようにここでもまたタブ形状を
そなえた非譲状の孔を形成させることができた。そして
米国特許第3.469.982号明#1沓に記載された
慣用の方法による描画とエツチングの技法を用いて銅箔
中に回路のパターンが作られる。相互の連結?更に増大
させるためにこのパネルは60/40の錫/鉛のはんだ
中に500″’FC260℃)で5秒間浸偵されこの連
結をはんだで被蝋した。
実施例 7 プラズマによるエツチングに先立ってパネルの回路ノミ
ターンの側をアルミニウム板の代シに銅をクラ、ラドし
たエポキシガラス板で積層することだけが異なる上記の
やp方で張シ出し部分全パネル中に形成させ、そしてこ
れを押しつぶした。プラズマによるエツチングと押しつ
ぶしの後でこの・ぞネルはリストン■1215tメツキ
のためのレジストとして用い、@’in銅のメッキ浴中
で30分間3QASFで、そして錫/鉛フルオロボレー
ト浴中で15分間15 ASFで回路パターンのメッキ
を行ない、上部伝導ノーと下部伝4層との間の連絡の結
合を増大させた。そして最後にメッキ操作で用すたレジ
ストをはがし取シ、表面に回路パターンを形成させるだ
めの慣の技法を用いパックグンウンドの銅をエツチング
した。
実施例 8 0、006インチ(0,01524儂)の厚さで(、#
X 6 //(15,24鑞X15.24儂)の大きさ
のパインラックス■9111(デュポン社製)であって
、その銅箔の双方に6〜15ミル(0,0076〜0.
038α)の範囲にわたる孔を写真平版法によって形成
してなるものを用いた。実施例6において論じたように
、ここでも同様にタブ形状の非譲状の孔を形成させるこ
とができた。このパネルを実施例乙に記載した方法及び
装mを用いてプラズマでエツチングしてパネルの両側の
@箔に張シ出しの部分を形成させた。この張勺出しの部
分を孔の中に押しつぶし、この銅箔の両方に回路ノミタ
ーンを形成させ、そして実施例6に記載のようにして相
互の結合を増大させた。
実施例 9 ケプラー(Kevlar)■の織物にエポキシ樹脂を含
浸させ、その両側面に0.0014インチ(0,003
556cIL)ノ銅箔を接着した厚さ0.004インチ
(0,(1102に)の績ノ一体にその両側面’fc’
)ストン■215Rで被覆した。その両銅箔に米国特許
第3,469,982号明#1畳に記載の慣用の方法?
用いて0.010インチ(0,0254a++)と、0
.005インチ(o、o1271)の孔を写真平版法に
よって形成させた。同様に実施例1で論じたように、タ
ブ形状のような非環状の孔を形成させることもできた。
この/ぐネルを実施例乙に記載した方法及び装置音用い
てプラズマエツチングしてパネルノ両側面の銅箔に張シ
出し部分を形成させた。この張シ出し部分を孔の中に押
しつぶし、この銅箔の両方に回路パターンを形成させ、
そして実施例乙に記載したようにして相互の結合を増大
させた。
実施例 10 厚さが0.006インチ(0,01524cm)のパイ
ンラックス■でその両側面を銅でクラッドした積層体(
LP、9111%デュポン社製)の3 // x 6I
I(7,62c1nX 15.24an )の大きさの
パネルを5枚用意し、その片面には回路パターンを、そ
して他の側面の銅箔にはリストン■1215’に用い米
国特許第3.469.982号明細省に記載された方法
を用いて15ミルの環状の孔を作った。この環状の孔は
積層体の他の側面の回路要素か又は銅の接地面(gro
und plane)に接続を与えるように設けられた
。との0J撓性の回路の回路パターンの側は[1,00
2インチ(0,0057α)の厚さのバイラ2ツクス■
WA接溝−剤(デュポン社製)ヲ用い、積層プレス中で
350 psiの圧力、650″Fの温度で1時間鋼を
クラッドしたエポキシガラス板に積層した。
厚さが0.006インチ(0,015241)のバイラ
ラックス■でその両側面を銅でクラッドした積Jl1体
(LF 9111、デュポン社製)のZ5インチ×9イ
ンチ(19,05[X22.86cIn)の大きさのパ
ネルを7枚用意し、その片面には回路/ぞターンを、そ
して他の側面にはりストン■121Fl”用い、米国特
許明細書に記載された方法により第1D図に示されたよ
うな0.012ミルの非環状の孔を作った。これらの可
読性の回路は上記したように銅をクラッドしたエポキシ
ガラス板KMRI曽された。
この部品を次いで実施例乙のようにしてプラズマでエツ
チングした。この部品を積層プレス中に置キ、ボストク
ミル(4,000/半方インチ)の普通のパターンを有
するゴム製のパッドで覆い、このプレスを10秒間50
00ボンド/平方インチで加圧ブーることにより、この
張シ出し部分を押し−した。この部品を実施例7(FJ
、載したように回路パターンメッキした。電気試験の結
果は675の環状の相互の結合すなわち通路の98%は
褥軍件であったが、3920の非環状の通路CMI D
図参照)の999%以上は′電気的に良好なものである
ことを示している。相互の結合された部分の断面の頭微
鏡写真は、非環状の相互の結合の方が環状の相互の結合
よシもよシ均一に押し潰されておシ、またよシ均一に電
気メッキされていることt示している。
【図面の簡単な説明】
第1A図は本発明の一つの実施の悪球を示す複合物品の
げ[面図であシ、第1B図は第1A図に示された物品で
あって、誘電体層を貫いてエツチングによって付加され
た孔を有する断面図であシ、第1C図は第1B図に示さ
れた物品であって、ルリ′成体虐中の孔へ4竜体層が変
形されて入シこんでいることを示す断面図で1払第1D
図は1つの伝導体層中に形成された孔の輪郭を示f第1
A図の物品の半面図であシ、第1E図は伝導体層中に形
成された孔のもう一つの輪郭を示す第1八凶の物品の十
囲図であり、第2A図は本発明の別の実施の態様を示す
複合物品の断面図であり、第2B図はi2A図の物品で
あって誘電体層中にエツチングによって付加的に孔が形
成されていることを示す断面図であシ%第2C図はi、
g 23図に/」\延れた′部品でろって、訪′岨体層
中の孔へ導電体層が変形ざ11て入シこんでいることt
7rXす断面図で必シ、第6A図は従米技術による複合
物品であって、この複合物品を貫いて孔が設けられでい
る断面図であり、第6B図は第3A図の物品であって、
誘電体層中に拡大された孔が設けられている断面図であ
シ、第60図は第6B図に示された物品であって、孔の
甲へ4篭体層が変形されて入シこんでいることを示す断
面図であり、第4図は本発明に有用なプラズマ装置の略
図である。

Claims (1)

  1. 【特許請求の範囲】 1)2つの伝導体層の間にはさまれた誘電体層中に4電
    性通路全形成するだめの方法であって、 (aJ 伝導体層の一部分をエツチングすることによっ
    て誘電体J−からは実質的に何らの物質を取シ去ること
    なく、この伝導体層のうちの1つを完全に貞いて非譲状
    の孔を形成させ、 (bJ この孔を通してこの誘電体層をエツチングし、
    それによって伝導体層の間の誘電体層全完全に貨いて通
    路全形成し、またそれによって伝導体層はその伝導体層
    中の孔に近接した誘電体物質のところ全アンダーカット
    し、 (ql このアンダーカットした伝導体)’tMk他の
    伝導体層に向って変形させ、そして klJ この2つの伝導体層の間に上記の通路を通って
    41を性通路全形成させる ことからなる方法。 2)工8(a)において、1つの伝導体層にのみ孔を形
    成させる特許請求の範囲第1項に記載の方法。 3)工程faJにおいて形成される孔をその中に有しな
    い伝導体層が6.0ミルよりも大きくはない厚さを拘す
    る特許請求の範囲第2項に記載の方法。 4)伝導体層が銅である特許請求の範囲第2項に記載の
    方法。 5)工程faJにおいて重合体誘電体層の対向した側面
    の伝導体層中に孔を形成させ、そして工程tb>におい
    て伝導体層中のこれらの対向した側面の孔を通してこの
    誘電体層がエツチングされる特許請求の範囲第1項に記
    載の方法。 6)工程((IJにおける電気的接続が2つの伝導体層
    の接触によって形成される特許請求の範囲第1項に記載
    の方法。 7)工程(bJにおける誘電体のエツチングがプラズマ
    エツチング又は液体エツチングによって達成される特許
    請求の範囲第1項に記載の方法。 8)電気的接続の形成が4電性材料を通路中の伝導体層
    へ適用すること全′諷せする特許請求の範囲第1項に記
    載の方法。 9)工程(aJにおいて複数個の孔が同時に形成され、
    そして工程tb+において複数個の通路が同時に形成さ
    れる特許請求の範囲第1項に記載の方法。 10)誘電体層が少くとも1ミルの厚さを有する特許請
    求の範囲第1項に記載の方法。 11)工程(aJのエツチングが化学エツチングである
    %許請求の範囲第1項に記載の方法。 12)非環状の孔が角度?なした構造を有する特許請求
    の範囲第1項に記載の方法。 16)構造中に少くとも1つのla角が存在する特許請
    求の範囲第12項に記載の方法。 14)工程(03及び工程(dJが実質的に同時に行な
    われる特許請求の範囲第1項に記載の方法。 15)上記した工程(dJのあとで、新たな誘電体層と
    衝だな伝導体層とを伝導体層の1つに、この新たな誘電
    体層が2つの伝導体層によってはさまれるように適用し
    、次いで以下の工程(aJ 新たな伝導体層の一部分を
    エツチングすることによって新たな誘電体層からは実質
    的に何らの物質を取シ去ることなくこの新たな伝導体層
    を完全に責いて非環状の孔を形成させ、 (bJ この孔を通して新たな誘電体にエツチングを行
    ない、それによって伝導体層の間の新たな#h直体]l
    #を完全に貫通して通Nr?形成させ、またそれによっ
    て新たな伝導体贋金その伝導体ノー中の孔に近接した誘
    電体物質のところでアンダーカットし、 tct このアンダーカットした新たな伝導体層?他の
    伝導体層に同って変形させ、 (dJ この2つの伝導体層の間に上記の通路を通って
    導電性通路を形成させる ことを行うことからなる%許請求の範囲第1項に記載の
    方法。 16)2つの銅の層の間にはさまれた誘電体層を貫いた
    導電性通路全形成するための方法であ 。 って、 (aJ 誘′亀体膚又は第2の銅の層からは実質的に何
    らの物質を取シ去ることなく第1の銅の伝導性層を完全
    に貢いて非環状の孔を形成させ、 (bJ この孔を通してこの重合体の誘電体層をエツチ
    ングし、それによってmlJL体層を完全に買いて通路
    を形成させ、またそれによって第1の銅の層はその銅の
    ノー中の孔に近接した誘電体物質のところでアンダーカ
    ットし、 IQ) このアンダーカットしfcillの膚金第2の
    銅の増に同って変形δせ、 +(1) この2つの銅の膚の間に通w6を辿って電気
    的接続を形成させる、 ことからなる方法。 17)誘電体層を貫いてfA長するが、非伝導体層の非
    環状の孔によって形成された張シ出しt育する他の伝導
    体層は貝いていない孔に張シ出した、2つの伝導体層の
    うちの1つの伝導体層の部分全折り曲げることによシ、
    d電体層中の孔を通って4電性の通路が作られている肪
    電体ノ曽によって隔てられた、2つの伝導体層からなる
    物品。 18)回路板でめって導電体層を貢いて少くとも100
    個の伝導通路kWLでいる特許請求の範囲M17項に記
    載の物品。 19)各々の導電体)@を買いて分離しfc伝導通路t
    /にする誘電体層によって互いに隔てられた6つの伝導
    体膚倉有する%計M求の範囲第17項に記載の物品。
JP59255165A 1983-12-05 1984-12-04 伝導性貫通孔を形成する方法 Granted JPS60140792A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/558,307 US4517050A (en) 1983-12-05 1983-12-05 Process for forming conductive through-holes through a dielectric layer
US558307 1983-12-05

Publications (2)

Publication Number Publication Date
JPS60140792A true JPS60140792A (ja) 1985-07-25
JPH0141274B2 JPH0141274B2 (ja) 1989-09-04

Family

ID=24229036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59255165A Granted JPS60140792A (ja) 1983-12-05 1984-12-04 伝導性貫通孔を形成する方法

Country Status (7)

Country Link
US (1) US4517050A (ja)
EP (1) EP0144944B1 (ja)
JP (1) JPS60140792A (ja)
AU (1) AU575364B2 (ja)
BR (1) BR8406131A (ja)
CA (1) CA1226373A (ja)
DE (1) DE3485704D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158397A (ja) * 1985-12-30 1987-07-14 イ−・アイ・デユポン・ド・ネモア−ス・アンド・コンパニ− 導電貫通孔の形成方法
JP2018533191A (ja) * 2016-05-13 2018-11-08 蘇州衛鵬機電科技有限公司 超薄金属層プリント回路基板の製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137092A (ja) * 1983-12-19 1985-07-20 株式会社東芝 回路基板の製造方法
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4635358A (en) * 1985-01-03 1987-01-13 E. I. Du Pont De Nemours And Company Method for forming electrically conductive paths through a dielectric layer
JPS61203695A (ja) * 1985-03-06 1986-09-09 シャープ株式会社 片面配線基板の部品実装方式
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
GB8630392D0 (en) * 1986-12-19 1987-01-28 Prestwick Circuits Ltd Producing printed circuit boards
US4720322A (en) * 1987-04-13 1988-01-19 Texas Instruments Incorporated Plasma etching of blind vias in printed wiring board dielectric
US4965702A (en) * 1989-06-19 1990-10-23 E. I. Du Pont De Nemours And Company Chip carrier package and method of manufacture
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
DE4125018A1 (de) * 1991-07-27 1993-01-28 Prokopp Manfred Elektrische verbindung, insbesondere durchkontaktierung bei einer leiterplatte
DE59302260D1 (de) * 1992-06-15 1996-05-23 Heinze Dyconex Patente Verfahren zur herstellung von nachträglich konditionierbaren kontaktstellen an schaltungsträgern und schaltungsträger mit solchen kontaktstellen
CA2137861A1 (en) * 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
EP0740497A1 (de) * 1995-04-24 1996-10-30 Dyconex Patente Ag Elektrisches Verbindungssubstrat
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
JPH1056099A (ja) * 1996-08-12 1998-02-24 Shinko Electric Ind Co Ltd 多層回路基板およびその製造方法
DE19633449A1 (de) * 1996-08-20 1998-02-26 Univ Dresden Tech Räumliche Gitternetzstruktur aus Funktionselementen und Verfahren zu deren Herstellung
US5976391A (en) * 1998-01-13 1999-11-02 Ford Motor Company Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same
GB9828490D0 (en) * 1998-12-23 1999-02-17 Lucas Ind Plc Printed circuit device
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
GB0012754D0 (en) * 2000-02-28 2000-07-19 Sts Atl Corp Apparatus for forming interconnects on a substrate and related method
US20050146025A1 (en) * 2001-02-26 2005-07-07 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4956175A (ja) * 1972-06-14 1974-05-31
JPS5271681A (en) * 1975-10-22 1977-06-15 Int Computers Ltd Method of forming printed circuit unit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2974284A (en) * 1961-03-07 Rotors for electrical indicating instruments
FR1378154A (fr) * 1962-09-24 1964-11-13 North American Aviation Inc Interconnexions électriques pour panneaux de circuits imprimés
US3186883A (en) * 1962-11-02 1965-06-01 Buckbee Mears Co Etching polyester film
FR1418598A (fr) * 1964-12-23 1965-11-19 Ibm Connexions à travers un panneau de circuits imprimés. et méthodes de fabrication
US3364300A (en) * 1965-03-19 1968-01-16 Texas Instruments Inc Modular circuit boards
US3557446A (en) * 1968-12-16 1971-01-26 Western Electric Co Method of forming printed circuit board through-connections
US4023999A (en) * 1972-06-14 1977-05-17 Westinghouse Electric Corporation Formation of openings in dielectric sheet
DE2347217A1 (de) * 1973-09-19 1975-03-27 Siemens Ag Verfahren zum durchkontaktieren eines beidseitig metallkaschierten basismaterials fuer gedruckte schaltungen
US4319708A (en) * 1977-02-15 1982-03-16 Lomerson Robert B Mechanical bonding of surface conductive layers
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4289573A (en) * 1979-03-30 1981-09-15 International Business Machines Corporation Process for forming microcircuits
US4472238A (en) * 1983-12-05 1984-09-18 E. I. Du Pont De Nemours And Company Process using plasma for forming conductive through-holes through a dielectric layer
US4501638A (en) * 1983-12-05 1985-02-26 E. I. Du Pont De Nemours And Company Liquid chemical process for forming conductive through-holes through a dielectric layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4956175A (ja) * 1972-06-14 1974-05-31
JPS5271681A (en) * 1975-10-22 1977-06-15 Int Computers Ltd Method of forming printed circuit unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158397A (ja) * 1985-12-30 1987-07-14 イ−・アイ・デユポン・ド・ネモア−ス・アンド・コンパニ− 導電貫通孔の形成方法
JP2018533191A (ja) * 2016-05-13 2018-11-08 蘇州衛鵬機電科技有限公司 超薄金属層プリント回路基板の製造方法

Also Published As

Publication number Publication date
EP0144944A3 (en) 1986-10-22
EP0144944B1 (en) 1992-05-06
EP0144944A2 (en) 1985-06-19
JPH0141274B2 (ja) 1989-09-04
CA1226373A (en) 1987-09-01
AU3627984A (en) 1985-06-13
BR8406131A (pt) 1985-09-24
DE3485704D1 (de) 1992-06-11
US4517050A (en) 1985-05-14
AU575364B2 (en) 1988-07-28

Similar Documents

Publication Publication Date Title
JPS60140792A (ja) 伝導性貫通孔を形成する方法
US5229550A (en) Encapsulated circuitized power core alignment and lamination
US4915983A (en) Multilayer circuit board fabrication process
EP0403992A2 (en) Chip carrier package and method of manufacture
US4472238A (en) Process using plasma for forming conductive through-holes through a dielectric layer
JP3779745B2 (ja) プリント回路基板とフィルム回路基板の製造方法
US20020164836A1 (en) Method of manufacturing printed circuit board
JP4212006B2 (ja) 多層プリント配線板の製造方法
US4501638A (en) Liquid chemical process for forming conductive through-holes through a dielectric layer
CN113709984B (zh) 一种用激光加工电镀孔、焊盘抗镀及抗蚀图案的制电路板方法
US4635358A (en) Method for forming electrically conductive paths through a dielectric layer
US6638690B1 (en) Method for producing multi-layer circuits
KR20010009975A (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR950003244B1 (ko) 다층 회로판 제조공정
US4769269A (en) Article containing conductive through-holes
KR100632066B1 (ko) 인쇄 회로 기판 적층 방법
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
JPS6182497A (ja) 印刷配線板の製造法
JPH05299836A (ja) プリント配線板およびその製造方法
JP2003183876A (ja) 基板の製造方法
JPH06232555A (ja) 多層プリント配線板とその製造方法
JPH01307293A (ja) 多層プリント基板の製造方法
JP2000294928A (ja) ビアホール形成方法
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
JPH04287394A (ja) プリント配線板の製造方法