KR101271096B1 - 회로 기판과, 회로 기판을 제조하기 위한 방법 - Google Patents

회로 기판과, 회로 기판을 제조하기 위한 방법 Download PDF

Info

Publication number
KR101271096B1
KR101271096B1 KR1020080001878A KR20080001878A KR101271096B1 KR 101271096 B1 KR101271096 B1 KR 101271096B1 KR 1020080001878 A KR1020080001878 A KR 1020080001878A KR 20080001878 A KR20080001878 A KR 20080001878A KR 101271096 B1 KR101271096 B1 KR 101271096B1
Authority
KR
South Korea
Prior art keywords
circuit board
raw material
conductive film
etching
hangover
Prior art date
Application number
KR1020080001878A
Other languages
English (en)
Other versions
KR20090076118A (ko
Inventor
박하나
권순철
권용덕
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020080001878A priority Critical patent/KR101271096B1/ko
Publication of KR20090076118A publication Critical patent/KR20090076118A/ko
Application granted granted Critical
Publication of KR101271096B1 publication Critical patent/KR101271096B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/088—Using a vapour or mist, e.g. cleaning using water vapor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

회로 기판과, 회로 기판을 제조하기 위한 방법을 개시한다. 본 발명은 회로 기판용 원소재를 공급하는 단계;와, 회로 기판용 원소재상에 전도성막을 형성하는 단계;와, 회로 기판용 원소재에 복수의 관통공을 형성하는 단계;와, 관통공 주변을 따라서 클리닝하여 이물질을 제거하는 단계;와, 회로 기판용 원소재에 잔류하는 이물질을 제거하는 단계;를 포함하는 것으로서, 버 및 행 오버나, 회로 기판용 원소재의 이물질을 1차적으로 제거함으로써, 에칭 노즐을 이용하여 2차적으로 잔류하는 버 및 행 오버나, 회로 기판용 원소재의 이물질을 제거시 에칭량을 줄일 수가 있어서, 도금 공정시 제품의 신뢰성을 확보할 수 있다.
회로 기판, CO2 제트 클리너, 버, 행 오버, 클리닝, CO2 레이저

Description

회로 기판과, 회로 기판을 제조하기 위한 방법{printed circuit board and method for fabricating the same}
본 발명은 회로 기판에 관한 것으로서, 보다 상세하게는 회로 기판의 이물질을 제거하기 위한 회로 기판과, 회로 기판을 제조하기 위한 방법에 관한 것이다.
통상적으로, 회로 기판(printed circuit board, PCB)은 소형화 및 고성능화가 급속히 진행되고 있는 휴대 전화나, 디지털 카메라, 노트북 컴퓨터등 첨단 전자 기기에 있어서 필수적으로 요구되는 부품의 하나이다.
연성 회로 기판은 반도체 칩과, 저항체와, 커패시터등의 전자 부품을 전기적으로 연결하는 회로 패턴을 형성하는 전도성막과, 수지 소재의 기판으로 이루어진다. 연성 회로 기판에는 회로 패턴과 전자 부품을 연결하기 위하거나, 서로 다른 층에 배치되는 회로 패턴들을 연결하기 위하여 복수의 관통공이 형성되어 있다.
일반적으로, 관통공은 기계적 드릴을 사용하여 형성하고 있다.
그런데, 도 1에 도시된 것처럼, 드릴 작업시 발생하는 마찰열에 의하여 관통공(101)이 형성된 벽면이나, 전도성막이 노출되는 면에 녹아서 나온 수지 불순물(102), 이른바, 스미어(smear) 불량이 발생하게 된다. 이것은 외부적으로 드릴 상태, 적층된 기판의 개수등의 요인과, 내부적으로 수지의 화학적 및 물리적 성질에 의하여 발생된다.
공정중 스미어 불량을 제거하지 않으면, 추후 형성될 도금막의 접착성이 크게 떨어져 도금 불량 및 수분 흡수, 전기 저항의 증가, 회로 오픈 현상등의 문제를 일으킬 수 있다. 따라서, 수지 불순물(102)을 관통공(101)이 형성된 벽면으로부터 제거해주는 디스미어(desmear) 공정이 필요하다.
종래의 디스미어 공정은 하기와 같은 공정을 통하여 스미어 불량을 제거하고, 수지 표면을 거칠게 하여 관통공(101)이 형성된 내벽과, 무전해 도금층간의 점착력을 향상시키게 된다.
첫째, 수지 표면을 팽윤시켜서 과망간산염(permanganate) 침투를 용이하게 한다. 즉, 수지의 폴리머-폴리머 결합에 용제(solvent)가 침입하여 폴리머-용제 결합으로 변화시키게 된다.
둘째, 부풀어진 수지 폴리머 네트워크의 공유 결합을 산화시킴으로써, 에칭을 하여 미세한 거칠음으로 도금의 밀착성을 높이게 된다.
셋째, 전 단계에서 과망간산염 처리에 의하여 생성된 관통공내의 불용성 과망간산염이나, 망간산염 잔여물을 제거하게 된다. 이에 따라, 무전해 구리 도금층의 결합력을 향상시키게 된다.
그런데, 상기와 같은 종래의 디스미어 공정은 습식 방식으로 공정중 다량의 화학 약품을 사용한다. 이러한 습식 디스미어 공정은 공정중 발생하는 화학 약품 폐액 처리에 어려움이 따르며, 공정 시간이 다소 많이 걸린다.
또한, 버(burr)와, 행 오버(hang over) 제거 관리가 디스미어 공정에서 이루어지지 않아 다음으로 진행되는 에칭 공정에서 전도막층의 식각량을 많이 가져가야 하는 어려움이 있다. 식각량이 많아지면 구리와 코어재(core material) 접착 두께가 얇아져서, 열충격시 들뜨거나, 떨어져나가 도금 공정시 불량을 야기시킬 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 회로 기판상에 형성된 관통공 주변에 발생하는 이물질을 건식법으로 제거하기 위한 회로 기판과, 회로 기판을 제조하기 위한 방법을 제공하는 것을 주된 과제로 한다.
상기와 같은 과제를 달성하기 위하여 본 발명의 일 측면에 따른 회로 기판을 제조하기 위한 방법은,
회로 기판용 원소재를 공급하는 단계;
상기 회로 기판용 원소재상에 전도성막을 형성하는 단계;
상기 회로 기판용 원소재에 복수의 관통공을 형성하는 단계;
상기 관통공 주변을 따라서 클리닝하여 이물질을 제거하는 단계; 및
상기 회로 기판용 원소재에 잔류하는 이물질을 제거하는 단계;를 포함한다.
또한, 상기 전도성막을 형성하는 단계에서는,
상기 전도성막의 두께를 하프 에칭에 의하여 조절한다.
게다가, 상기 관통공을 형성하는 단계에서는,
CO2 레이저 가공에 의하여 복수의 관통공을 형성하는 것을 특징으로 한다.
더욱이, 상기 클리닝하여 이물질을 제거하는 단계에서는,
CO2 제트 클리너를 이용하여 상기 전도성막이 형성된 회로 기판의 원소재상에 드라이 아이스 입자와 공기를 분사시켜서 상기 관통공 주변의 이물질을 제거하는 것을 특징으로 한다.
나아가, 상기 잔류하는 이물질을 제거하는 단계에서는,
상기 관통공 주변에 에칭액을 분사시켜 에칭하는 것에 의하여 잔류하는 이물질을 제거하는 것을 특징으로 한다.
아울러, 상기 전도성막이 형성된 기판상의 이물질을 제거하는 단계에서는,
1차적으로 CO2 제트 클리너를 이용하여 물리적 방법에 의하여 이물질을 제거하고,
2차적으로 에칭에 의하여 화학적 방법에 의하여 잔류하는 이물질을 제거하게 된다.
이상의 설명에서와 같이, 본 발명의 회로 기판과, 회로 기판을 제조하기 위한 방법은 CO2 제트 클리너를 이용하는 클리닝함으로써 다음과 같은 효과를 얻을 수 있다.
첫째, 버 및 행 오버나, 회로 기판용 원소재의 이물질을 1차적으로 제거함으 로써, 에칭 노즐을 이용하여 2차적으로 잔류하는 버 및 행 오버나, 회로 기판용 원소재의 이물질을 제거시 에칭량을 줄일 수가 있어서, 도금 공정시 제품의 신뢰성을 확보할 수 있다.
둘째, 친환경 프로세스이다.
셋째, 전처리 공정이 필요없으므로, 공정 시간을 단축시킬 수 있다.
넷째, 회로 기판용 원소재에 손상을 입히지 않으면서 클리닝이 가능하다.
다섯째, 인-시츄(In-situ) 또는 온-라인(On-line) 공정으로 시간과 노동력이 절약된다.
여섯째, 작업자나, 작업장에 대한 위험성이 없다.
이하, 바람직한 실시예를 첨부 도면에 의거하여 회로 기판과, 회로 기판을 제조하기 위한 방법을 상세히 설명하고자 한다.
도 2a 내지 도 2j는 본 발명의 일 실시예에 따른 회로 기판을 제조하기 위한 방법을 순차적으로 도시한 것이다.
먼저, 회로 기판용 원소재(201)를 공급하게 된다.(도 2a)
상기 회로 기판용 원소재(201)는 절연성 소재, 예컨대, FR4나, FR5등의 기판재에 사용되는 글래스 천(glass cloth) 및 에폭시 매트릭스(matrix)나, 폴리이미드계 소재가 바람직하다. 상기 회로 기판용 원소재(201)의 표면에는 구리와 같은 도전성이 우수한 전도성막(202)이 형성되어 있다. 상기 전도성막(202)은 연성 회로 기판에서 전기적 신호를 전달하는 배선을 형성하는 역할을 한다.
이어서, 상기 회로 기판용 원소재(201)의 상부로부터 노즐(203)을 이용하여 상기 전도성막(202)의 표면에 에칭액을 분사하는 것에 의하여 하프 에칭(half etching)하게 된다.(도 2b)
하프 에칭에 의하여 상기 전도성막(202)의 두께(t2)는 최초의 두께(t1)의 1/2 정도가 된다.(도 2c)
이렇게 하프 에칭을 하는 것은 상기 전도성막(202)의 두께를 얇게 함으로써, 상기 전도성막(202)이 형성된 회로 기판용 원소재(201)에 추후 형성될 관통공을 용이하게 하기 위해서이다.
하프 에칭후, 상기 전도성막(202)의 표면 처리를 한 다음, CO2 레이저(204)를 이용하여서 상기 전도성막(202)이 형성된 회로 기판용 원소재(201)상에 레이저 빔을 조사하게 된다.(도 2d)
상기 CO2 레이저(204)로부터 레이저 빔이 조사되면, 상기 전도성막(202)이 형성된 회로 기판용 원소재(201)의 두께 방향으로 복수의 관통공(205)이 형성된다.(도 2e) 상기 관통공(205)이 형성되는 것은 회로 패턴과 회로 소자를 연결 또는 서로 다른 층에 배치된 회로 패턴들을 서로 연결시켜 주기 위해서이다.
이때, 상기 CO2 레이저(204)를 이용하여 관통공(205)을 형성할 경우, 높은 에너지의 레이저에 의하여 발생된 고온으로 인하여 상기 전도성막(202)의 분말이 덩어리를 이루며 쌓이거나, 관통공(205)의 주변으로 밀려나서 버(burr, 206)가 발 생하게 된다. 또한, 상기 전도성막(202)이 관통공(205)이 형성된 회로 기판용 원소재(201)의 내주벽으로 돌출되어서 남는 행 오버(hang over, 207)가 형성된다.
이와 같은 버(206)와, 행 오버(207)가 발생한 상태로는 추후 실시될 무전해 구리 도금과 같은 도금 단계에서 도금 불량이 발생할 수 있다. 또한, 회로 패턴을 형성하기 위하여 드라이 필름을 회로 기판용 원소재(201)의 표면에 형성시 드라이 필름이 찢겨져 회로 패턴에 불량이 발생하여 품질이 저하될 수 있다.
따라서, 상기 상기 버(206)와, 행 오버(207)를 제거하기 위하여 상기 관통공(205)의 주변을 클리닝하게 된다.(도 2f)
즉, 상기 전도성막(202)이 형성된 회로 기판용 원소재(201)상에 CO2 제트 클리너용 노즐(208)을 통하여 버(206) 및 행 오버(207)와, 관통공(205)을 형성시 발생되는 회로 기판용 원소재(201)의 이물질을 제거하게 된다.
상기 CO2 제트 클리너는 드라이 아이스 입자를 공기와 함께 강하게 분사시켜 전도성막(202)이 형성된 회로 기판용 원소재(201)의 표면에 붙어있는 수지 이물질 및 버를 제거하기 위한 건식법에 의한 디스미어 공정을 위한 장치로서, 공정시 화학 약품과 물이 전혀 필요가 없으며, 폐액 처리의 문제가 없다.
따라서, 상기 CO2 제트 클리너용 노즐(208)을 이용하게 되면, 상기 전도성막(202)이 형성된 회로 기판용 원소재(201)의 표면에 드라이 아이스 입자(209)와 공기를 함께 강하게 분사시키는 것에 의하여 버(206) 및 행 오버(207)와, 기타 이물질가 제거가능하다.(도 2g)
또한, 저온에서는 금속이 취성(brittle)이 있으므로, 상기 CO2 제트 클리너용 노즐(208)로부터 분사되는 드라이 아이스(209)를 사용할 경우, 상온에서보다 효율적으로 버(206) 및 행 오버(207)와, 수지 이물질을 제거할 수 있다. 즉 전도성막(202)은 금속 소재로 이루어지므로, CO2 제트 클리너용 노즐(208)로부터 분사되는 저온의 드라이 아이스 입자 및 공기에 의해 관통공(205) 주변의 전도성막(202)이 냉각되어 상온에 비해서 취성이 증가되기 때문에 효율적인 버(206), 행 오버(207) 및 수지 이물질의 제거가 가능한 것이다.
다음으로, 상기 전도성막(202)이 형성된 회로 기판용 원소재(201)상에 CO2 제트 클리너용 노즐(208)을 이용한 클리닝 공정에서 제거되지 못한 버(206) 및 행 오버(207)와, 회로 기판용 원소재(201)의 이물질을 제거하게 된다.(도 2h)
즉, 잔류하는 버(206) 및 행 오버(207)와, 회로 기판용 원소재(201)의 이물질을 제거하기 위해서는 에칭용 노즐(210)을 이용하여 상기 전도성막(202)이 형성된 회로 기판용 원소재(201)의 표면에 에칭액을 분사하게 된다. 상기 관통공(205) 주변을 따라서 에칭액을 분사시켜 에칭하게 되면, 잔류하는 버(206) 및 행 오버(207)와, 회로 기판용 원소재(201)의 수지 이물질이 제거된다.(도 2j)
이처럼, 상기 버(206) 및 행 오버(207)와, 회로 기판용 원소재(201)의 수지 이물질은 CO2 제트 클리너용 노즐(208)을 이용한 클리닝 공정에서 물리적인 방법으로 1차적으로 제거되고, 에칭용 노즐(210)을 이용한 잔류 이물질을 제거하는 공정에서 화학적인 방법으로 2차적으로 제거하게 된다.
이처럼, 상기 CO2 제트 클리너용 노즐(208)를 이용한 클리닝 공정에서 상기 버(206) 및 행 오버(207)와, 회로 기판용 원소재(201)의 이물질의 상당량이 제거가능하므로, 에칭용 노즐(210)을 이용한 잔류 이물질을 제거하는 공정에서 에칭량을 줄일 수가 있다.
또한, 상기 전도성막(202)의 두께가 두꺼울수록 제품의 신뢰성이 좋아지는데, 상기 CO2 제트 클리너를 이용한 건식 방법에 의한 디스미어 공정후에 에칭을 하게 되면, 상기 전도성막(202)의 두께가 얇아진다.
이상, 본 출원인의 실험에 따른 클리닝 공정과, 에칭 공정이 순차적으로 적용된 관통공(205) 주변을 확대하여 살펴보면, 도 3에 도시된 것처럼, 관통공(205)의 주변에 불필요하게 형성된 버어나, 행 오버나, 회로 기판용 원소재(201)의 이물질이 제거됨을 알 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 종래의 관통공 주변을 확대 도시한 사진,
도 2a 내지 도 2j는 회로 기판을 제조하기 위한 상태를 순차적으로 도시한 것으로서,
도 2a는 본 발명의 일 실시예에 따른 회로 기판용 원소재상에 전도성막이 형성된 이후의 상태를 도시한 단면도,
도 2b는 도 2a의 전도성막을 하프 에칭하는 상태를 도시한 단면도,
도 2c는 도 2b의 전도성막을 하프 에칭한 이후의 상태를 도시한 단면도,
도 2d는 도 2c의 회로 기판용 원소재상에 레이저 빔을 조사하는 상태를 도시한 단면도,
도 2e는 도 2d의 회로 기판용 원소재에 관통공을 형성한 이후의 상태를 도시한 단면도,
도 2f는 도 2e의 회로 기판용 원소재를 클리닝하는 상태를 도시한 단면도,
도 2g는 도 2f의 회로 기판용 원소재를 클리닝한 이후의 상태를 도시한 단면도,
도 2h는 도 2g의 회로 기판용 원소재를 에칭하는 상태를 도시한 단면도,
도 2j는 도 2h의 회로 기판용 원소재를 에칭한 이후의 상태를 도시한 단면도,
도 3은 본 발명의 일 실시예에 따른 관통공 주변을 확대 도시한 사진.
<도면의 주요 부호에 대한 간단한 설명>
201...회로 기판용 원소재 202...전도성막
203...노즐 204...CO2 레이저
205...관통공 206...버
207...행 오버 208...CO2 제트 노즐
209...드라이 아이스 입자 201...에칭용 노즐

Claims (8)

  1. (a) 회로 기판용 원소재를 공급하는 단계;
    (b) 상기 회로 기판용 원소재상에 금속 소재로 이루어지는 전도성막을 형성하는 단계;
    (c) 상기 회로 기판용 원소재에 복수의 관통공을 형성하는 단계;
    (d) 상기 관통공 주변에 드라이 아이스 입자와 공기를 분사시켜서, 상기 전도성막의 표면에 형성된 버 및 상기 관통공으로 돌출된 상기 전도성막의 행 오버를 적어도 부분적으로 제거하는 단계; 및
    (e) 상기 회로 기판용 원소재에 잔류하는 이물질을 에칭하여 제거하는 단계;를 포함하며,
    상기 (d) 단계에서 상기 관통공 주변의 전도성막은,
    분사된 상기 드라이 아이스 입자 및 공기에 의해 냉각되어, 상온에서보다 취성이 증가되는 회로 기판을 제조하는 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 회로 기판용 원소재를 공급하는 단계에서는,
    절연성 소재를 이용하는 것을 특징으로 하는 회로 기판을 제조하는 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 전도성막을 형성하는 단계에서는,
    상기 전도성막의 두께를 하프 에칭에 의하여 조절하는 것을 특징으로 하는 회로 기판을 제조하는 방법.
  4. 제 1 항에 있어서,
    상기 관통공을 형성하는 단계에서는,
    CO2 레이저 가공에 의하여 복수의 관통공을 형성하는 것을 특징으로 하는 회로 기판을 제조하는 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 잔류하는 이물질을 제거하는 단계에서는,
    상기 관통공 주변에 에칭액을 분사시켜 에칭하는 것에 의하여 잔류하는 이물질을 제거하는 것을 특징으로 하는 회로 기판을 제조하는 방법.
  7. 삭제
  8. 상기 제 1 항 내지 제 4 항 및 제 6 항 중 어느 하나의 회로 기판을 제조하는 방법에 의하여 제조된 회로 기판.
KR1020080001878A 2008-01-07 2008-01-07 회로 기판과, 회로 기판을 제조하기 위한 방법 KR101271096B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080001878A KR101271096B1 (ko) 2008-01-07 2008-01-07 회로 기판과, 회로 기판을 제조하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001878A KR101271096B1 (ko) 2008-01-07 2008-01-07 회로 기판과, 회로 기판을 제조하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20090076118A KR20090076118A (ko) 2009-07-13
KR101271096B1 true KR101271096B1 (ko) 2013-06-04

Family

ID=41333265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001878A KR101271096B1 (ko) 2008-01-07 2008-01-07 회로 기판과, 회로 기판을 제조하기 위한 방법

Country Status (1)

Country Link
KR (1) KR101271096B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110139550A (ko) 2010-06-23 2011-12-29 삼성전자주식회사 반도체 소자의 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068649A (ja) * 1998-08-19 2000-03-03 Sony Corp 回路基板の製造方法およびその装置
JP2000091750A (ja) * 1998-09-16 2000-03-31 Ibiden Co Ltd スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板
JP2001007535A (ja) * 1999-06-17 2001-01-12 Mitsubishi Gas Chem Co Inc 信頼性に優れたスルーホールを有する多層プリント配線板の製造方法
JP2004008995A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 部品の洗浄方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068649A (ja) * 1998-08-19 2000-03-03 Sony Corp 回路基板の製造方法およびその装置
JP2000091750A (ja) * 1998-09-16 2000-03-31 Ibiden Co Ltd スルーホールの形成方法、多層プリント配線板の製造方法、およびスルーホール形成基板、多層プリント配線板
JP2001007535A (ja) * 1999-06-17 2001-01-12 Mitsubishi Gas Chem Co Inc 信頼性に優れたスルーホールを有する多層プリント配線板の製造方法
JP2004008995A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 部品の洗浄方法

Also Published As

Publication number Publication date
KR20090076118A (ko) 2009-07-13

Similar Documents

Publication Publication Date Title
US7435352B2 (en) Method of forming solder resist pattern
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP6894289B2 (ja) 配線基板及びその製造方法
JP4129166B2 (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
KR101271096B1 (ko) 회로 기판과, 회로 기판을 제조하기 위한 방법
JP4292638B2 (ja) 配線板の製造方法
KR100774529B1 (ko) 연성인쇄회로기판의 동도금방법
KR100601468B1 (ko) 요철이 없는 블라인드 비아홀 형성 방법
JP2002043753A (ja) 多層プリント配線板の製造方法
KR101222828B1 (ko) 코어리스 기판의 제조방법
US6555016B2 (en) Method of making multilayer substrate
JP5233929B2 (ja) プリント配線板の製造方法
KR100832641B1 (ko) 인쇄회로기판의 제조방법
KR100632066B1 (ko) 인쇄 회로 기판 적층 방법
KR100956889B1 (ko) 인쇄회로기판 및 그 제조방법
JP2002324968A (ja) 配線基板の製造方法
JP2005347429A (ja) プリント基板の製造方法
CN111818740A (zh) 线路高低差软硬结合电路的板制造方法
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR101015770B1 (ko) 세미 애디티브 공법에 의하여 제조되는 인쇄회로기판에 대한 절연층 형성방법과 이를 이용한 인쇄회로기판 제조방법 및 이에 의하여 제조되는 인쇄회로기판
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
JP6234132B2 (ja) 配線基板の製造方法
KR100632545B1 (ko) 신뢰성 향상을 위한 볼패드 형상을 구비한 볼 그리드어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 7