JPH0435050A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH0435050A JPH0435050A JP2142368A JP14236890A JPH0435050A JP H0435050 A JPH0435050 A JP H0435050A JP 2142368 A JP2142368 A JP 2142368A JP 14236890 A JP14236890 A JP 14236890A JP H0435050 A JPH0435050 A JP H0435050A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- melting point
- low melting
- semiconductor device
- crystallized glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011521 glass Substances 0.000 claims abstract description 138
- 238000002844 melting Methods 0.000 claims abstract description 65
- 230000008018 melting Effects 0.000 claims abstract description 62
- 238000007789 sealing Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 abstract description 16
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 238000005452 bending Methods 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- OIQPTROHQCGFEF-UHFFFAOYSA-L chembl1371409 Chemical compound [Na+].[Na+].OC1=CC=C2C=C(S([O-])(=O)=O)C=CC2=C1N=NC1=CC=C(S([O-])(=O)=O)C=C1 OIQPTROHQCGFEF-UHFFFAOYSA-L 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
封止部に外部導出リードをガラスにより接着する半導体
装置及び半導体装置の製造方法に関し、封止処理のとき
に外部導出リードが変位することがなく、且つ良好な気
密性が得られるようにすることを目的とし、 基板の封止部に低融点の非晶質ガラスと結晶化ガラスに
より外部導出リードを接着し、該外部導出リードが接着
された前記基板の封止部に、低融点の非晶質ガラスによ
り蓋を接着して気密に封止するように構成する。
装置及び半導体装置の製造方法に関し、封止処理のとき
に外部導出リードが変位することがなく、且つ良好な気
密性が得られるようにすることを目的とし、 基板の封止部に低融点の非晶質ガラスと結晶化ガラスに
より外部導出リードを接着し、該外部導出リードが接着
された前記基板の封止部に、低融点の非晶質ガラスによ
り蓋を接着して気密に封止するように構成する。
本発明は、封止部に外部導出リードをガラスにより接着
する半導体装置及び半導体装置の製造方法に関する。
する半導体装置及び半導体装置の製造方法に関する。
封止部に外部導出リードをガラスにより接着し、その封
止部に蓋をガラスにより接着して気密封止をするパッケ
ージとして、サーデイツプ・パッケージがあり、このよ
うなパッケージにおいては、半導体素子の高集積化及び
内蔵回路の大規模化に伴い、外部導出リードの多数化及
び隣接リード相互間のピッチの微小化が進んでおり、外
部導出リードを良好に接着固定でき、且つ気密封止特性
の優れたパッケージが望まれている。
止部に蓋をガラスにより接着して気密封止をするパッケ
ージとして、サーデイツプ・パッケージがあり、このよ
うなパッケージにおいては、半導体素子の高集積化及び
内蔵回路の大規模化に伴い、外部導出リードの多数化及
び隣接リード相互間のピッチの微小化が進んでおり、外
部導出リードを良好に接着固定でき、且つ気密封止特性
の優れたパッケージが望まれている。
〔従来の技術］
第７図に従来のサーデイツプ・フラット型パッケージの
半導体装置の断面図を示す。この半導体装置の製造は、
まずセラミック基板２の封止部２ｂに外部導出リード３
が非晶質の低融点ガラス７０で接着固定する。次にセラ
ミック基板２の半導体素子配設部２ａに、例えばシリコ
ン（Ｓｔ）の半導体素子１を金（Ａ ｕ ）層、または
Ａｇガラス材、アルミポリイミド材等のペースト８を用
いてＡｕ−３ｉ共晶、またはペーストによる接着で配設
する。次にＡｎワイヤー９等により半導体素子１と外部
導出リード３を電気的に接続する。その後、セラミック
の蓋（リッド）４の封止部に予め非晶質の低融点ガラス
７０が形成されているものをセラミック基板２上に重ね
て整合させ封止部で３８０〜４８０″Ｃに昇温し、低融
点ガラス７０を溶融することにより融着して気密に封止
する。
半導体装置の断面図を示す。この半導体装置の製造は、
まずセラミック基板２の封止部２ｂに外部導出リード３
が非晶質の低融点ガラス７０で接着固定する。次にセラ
ミック基板２の半導体素子配設部２ａに、例えばシリコ
ン（Ｓｔ）の半導体素子１を金（Ａ ｕ ）層、または
Ａｇガラス材、アルミポリイミド材等のペースト８を用
いてＡｕ−３ｉ共晶、またはペーストによる接着で配設
する。次にＡｎワイヤー９等により半導体素子１と外部
導出リード３を電気的に接続する。その後、セラミック
の蓋（リッド）４の封止部に予め非晶質の低融点ガラス
７０が形成されているものをセラミック基板２上に重ね
て整合させ封止部で３８０〜４８０″Ｃに昇温し、低融
点ガラス７０を溶融することにより融着して気密に封止
する。
この従来の半導体装置においては、パッケージサイズが
大きくなり、外部導出リードのパッケージ内の部分（内
リード部）が長くなる場合、封止工程において、非晶質
の低融点ガラスが軟化したときに、内リード部が変位し
て、そのワイヤボンディング領域にストレスを生じしめ
たり、また外部導出リードのパッケージ外の部分（外リ
ード部）の不揃いを生じたりする不具合があった。
大きくなり、外部導出リードのパッケージ内の部分（内
リード部）が長くなる場合、封止工程において、非晶質
の低融点ガラスが軟化したときに、内リード部が変位し
て、そのワイヤボンディング領域にストレスを生じしめ
たり、また外部導出リードのパッケージ外の部分（外リ
ード部）の不揃いを生じたりする不具合があった。
また、外部導出リードの形状が５字の場合には、複数の
外部導出リードがリードフレームとして一体に繋がった
ものをセラミック基板に、非晶質の低融点ガラスにより
接着固定し、個々の外部導出リードに分離切断後、太き
（曲げる加工をするため、曲げのときに低融点ガラスに
加わるストレスが大きく、その後の封止工程において、
内外リード部の変位が著しくなる。
外部導出リードがリードフレームとして一体に繋がった
ものをセラミック基板に、非晶質の低融点ガラスにより
接着固定し、個々の外部導出リードに分離切断後、太き
（曲げる加工をするため、曲げのときに低融点ガラスに
加わるストレスが大きく、その後の封止工程において、
内外リード部の変位が著しくなる。
外リード部が上下方向に大きく変位すると、外リード部
の最下部の高さが不揃いとなり、回路基板への実装のと
きに、リードが部分的に大きく浮き上がり、実装不良と
なる問題がある。また、外リード部が横方向に大きく変
位すると、回路基板の配線パターンの接続部からずれて
接続不良となる問題がある。
の最下部の高さが不揃いとなり、回路基板への実装のと
きに、リードが部分的に大きく浮き上がり、実装不良と
なる問題がある。また、外リード部が横方向に大きく変
位すると、回路基板の配線パターンの接続部からずれて
接続不良となる問題がある。
そこで、第８図のように、外部導出リードの接着に用い
るガラスを、低融点の非晶質ガラス７０から結晶化ガラ
ス５０に代えたものがある。このパッケージの半導体装
置では、セラミック基板２に外部導出リード３を結晶化
ガラス５０、例えばコーニング＃ ７５８３により４０
０〜５００°Ｃで融着し、リードの切断・成形後、４０
０〜５００″Ｃ１数分〜数十分の結晶化のための熱処理
を施し、結晶を析出させる。この処理により、結晶化ガ
ラス５０の融点が上昇するので、低融点の非晶質ガラス
７０の付いた蓋４を接着する３８０〜４１１１０ ’Ｃ
程度の封止工程において結晶化ガラス５０が軟化せず、
リードの変位が生じない。
るガラスを、低融点の非晶質ガラス７０から結晶化ガラ
ス５０に代えたものがある。このパッケージの半導体装
置では、セラミック基板２に外部導出リード３を結晶化
ガラス５０、例えばコーニング＃ ７５８３により４０
０〜５００°Ｃで融着し、リードの切断・成形後、４０
０〜５００″Ｃ１数分〜数十分の結晶化のための熱処理
を施し、結晶を析出させる。この処理により、結晶化ガ
ラス５０の融点が上昇するので、低融点の非晶質ガラス
７０の付いた蓋４を接着する３８０〜４１１１０ ’Ｃ
程度の封止工程において結晶化ガラス５０が軟化せず、
リードの変位が生じない。
しかしながら、この第８図のパッケージの半導体装置で
は、気密性の点で問題があることがわかった。結晶化ガ
ラスの結晶化の処理において、表面層の母ガラス相が著
しくポーラスになり、複数の微小な窪みが形成され、そ
の後の封止工程において低融点の非晶質ガラスが軟化し
て接着しても、微小な窪みを十分に充填できないので、
低融点の非晶質ガラスと結晶化ガラスとの界面で十分な
密着性が得られず、これにより気密性の不良が生じる場
合があった。
は、気密性の点で問題があることがわかった。結晶化ガ
ラスの結晶化の処理において、表面層の母ガラス相が著
しくポーラスになり、複数の微小な窪みが形成され、そ
の後の封止工程において低融点の非晶質ガラスが軟化し
て接着しても、微小な窪みを十分に充填できないので、
低融点の非晶質ガラスと結晶化ガラスとの界面で十分な
密着性が得られず、これにより気密性の不良が生じる場
合があった。
結晶化ガラスとしてコーニング＃ ７５８３ ヲ用いた
場合、析出する結晶は４ ＰｂＯ−Ｂ２０ｆｆ２ＰｂＯ
・２ＺｎＯ・Ｂ２Ｏ３である。結晶の析出は表面層で進
行が早く、その結果、母ガラス相の表面が特にポーラス
になるものと推定される。また、結晶の析出は、Ａｇガ
ラス材、Ａ／２ポリイミド材等を用いて半導体素子を基
板に搭載するときの３５０°Ｃ以上の加熱によっても進
行するため、ポーラス化はさらに助長される。
場合、析出する結晶は４ ＰｂＯ−Ｂ２０ｆｆ２ＰｂＯ
・２ＺｎＯ・Ｂ２Ｏ３である。結晶の析出は表面層で進
行が早く、その結果、母ガラス相の表面が特にポーラス
になるものと推定される。また、結晶の析出は、Ａｇガ
ラス材、Ａ／２ポリイミド材等を用いて半導体素子を基
板に搭載するときの３５０°Ｃ以上の加熱によっても進
行するため、ポーラス化はさらに助長される。
そこで本発明は、封止部に外部導出リードをガラスによ
り接着する半導体装置において、封止処理のときに外部
導出リードが変位することがなく、且つ良好な気密性が
得られる半導体装置及び半導体装置の製造方法を提供す
ることを目的とする。
り接着する半導体装置において、封止処理のときに外部
導出リードが変位することがなく、且つ良好な気密性が
得られる半導体装置及び半導体装置の製造方法を提供す
ることを目的とする。
本発明によれば、上記目的は、半導体素子が設けられた
半導体素子配設部と、該半導体素子配設部の周辺に封止
部とを有する基板と、該基板の封止部に低融点の非晶質
ガラスと結晶化ガラスにより接着された外部導出リード
と、該外部導出リードが接着された前記基板の封止部に
、低融点の非晶質ガラスにより接着され気密に封止する
蓋とを備えてなることを特徴とする半導体装置により達
成される。
半導体素子配設部と、該半導体素子配設部の周辺に封止
部とを有する基板と、該基板の封止部に低融点の非晶質
ガラスと結晶化ガラスにより接着された外部導出リード
と、該外部導出リードが接着された前記基板の封止部に
、低融点の非晶質ガラスにより接着され気密に封止する
蓋とを備えてなることを特徴とする半導体装置により達
成される。
さらに、前記外部導出リードを接着する前記低融点の非
晶質ガラスが前記結晶化ガラスより外側に設けられるよ
うにしても、また前記外部導出リードを接着する前記低
融点の非晶質ガラスが前記結晶化ガラスより内側に設け
られるようにしてもよい。また、前記外部導出リードを
接着する前記低融点の非晶質ガラスに前記結晶化ガラス
が内側と外側より挟まれて設けられるようにしてもよい
。
晶質ガラスが前記結晶化ガラスより外側に設けられるよ
うにしても、また前記外部導出リードを接着する前記低
融点の非晶質ガラスが前記結晶化ガラスより内側に設け
られるようにしてもよい。また、前記外部導出リードを
接着する前記低融点の非晶質ガラスに前記結晶化ガラス
が内側と外側より挟まれて設けられるようにしてもよい
。
また、本発明によれば、上記目的は、半導体素子が設け
られる半導体素子配設部を持つ基板の封止部に低融点の
非晶質ガラスと結晶化ガラスにより外部導出リードを接
着する工程、加熱して該外部導出リードを接着させてい
る該結晶化ガラスに結晶を析出させる工程を含むことを
特徴とする半導体装置の製造方法により達成される。
られる半導体素子配設部を持つ基板の封止部に低融点の
非晶質ガラスと結晶化ガラスにより外部導出リードを接
着する工程、加熱して該外部導出リードを接着させてい
る該結晶化ガラスに結晶を析出させる工程を含むことを
特徴とする半導体装置の製造方法により達成される。
さらに、本発明では、上記基板の封止部に外部導出リー
ドを接着する工程において、前記外部導出リード間の領
域の結晶化ガラス上面に部分的に低融点の非晶質ガラス
を被着してなるようにしてもよい。
ドを接着する工程において、前記外部導出リード間の領
域の結晶化ガラス上面に部分的に低融点の非晶質ガラス
を被着してなるようにしてもよい。
（作用〕
即ち本発明においては、基板の封止部に低融点の非晶質
ガラスと結晶化ガラスにより外部導出リードを接着して
、結晶化ガラスにより封止処理のときに外部導出リード
が変位することがないようにし、且つ低融点の非晶質ガ
ラスも封止部に設けることにより、気密性の不良が生じ
ないようにする。
ガラスと結晶化ガラスにより外部導出リードを接着して
、結晶化ガラスにより封止処理のときに外部導出リード
が変位することがないようにし、且つ低融点の非晶質ガ
ラスも封止部に設けることにより、気密性の不良が生じ
ないようにする。
また、本発明においては、基板の封止部におい一ζ外部
導出リードが接着されていない結晶化ガラス上面に部分
的に低融点の非晶質ガラスを被着した後、加熱して外部
導出リードが接着されている結晶化ガラスに結晶を析出
させることにより、外部導出リードが付いていない結晶
化ガラス上面のポーラス化を防止することができ、気密
性不良の発生を防げる。
導出リードが接着されていない結晶化ガラス上面に部分
的に低融点の非晶質ガラスを被着した後、加熱して外部
導出リードが接着されている結晶化ガラスに結晶を析出
させることにより、外部導出リードが付いていない結晶
化ガラス上面のポーラス化を防止することができ、気密
性不良の発生を防げる。
以下本発明を、図示実施例により具体的に説明する。
第１図は本発明の一実施例の半導体装置の断面図、第２
図は本発明の一実施例の半導体装置の部分平面図、第３
図及び第４図はそれぞれ本発明の別の実施例の半導体装
置の部分断面図、第５図は本発明のさらに別の実施例の
半導体装置の断面図である。全図を通じ同一対象物は同
一符号で示す。
図は本発明の一実施例の半導体装置の部分平面図、第３
図及び第４図はそれぞれ本発明の別の実施例の半導体装
置の部分断面図、第５図は本発明のさらに別の実施例の
半導体装置の断面図である。全図を通じ同一対象物は同
一符号で示す。
第１図はフラットタイプ・パッケージの例であり、１は
半導体素子、２はセラミック基板、２ａは半導体素子配
置部、２ｂは封止部、３は外部導出リード、４はセラミ
ックの蓋、５は結晶化ガラス、６．７は低融点の非晶質
ガラス、８は接着層である。このパッケージの製造は、
まずセラミック基板２の封止部２ｂに結晶化ガラス５と
低融点の非晶質ガラス６を厚さ０．２０〜０ 、３０＋
ｎｍ程度に例えばスクリーン印刷により被着し、４００
〜５００″Ｃに加熱して溶融させ、それにリードフレー
ムに一体になった厚さ０．１５ｍｍ程度の外部導出リー
ド３をつける。ここで結晶化ガラス５としては、例えば
コニング＃ ７５８３を用い、低融点の非晶質ガラス６
としては、例えば岩城硝子■製のＩＷＦ−Ｔ１８７を用
いる。
半導体素子、２はセラミック基板、２ａは半導体素子配
置部、２ｂは封止部、３は外部導出リード、４はセラミ
ックの蓋、５は結晶化ガラス、６．７は低融点の非晶質
ガラス、８は接着層である。このパッケージの製造は、
まずセラミック基板２の封止部２ｂに結晶化ガラス５と
低融点の非晶質ガラス６を厚さ０．２０〜０ 、３０＋
ｎｍ程度に例えばスクリーン印刷により被着し、４００
〜５００″Ｃに加熱して溶融させ、それにリードフレー
ムに一体になった厚さ０．１５ｍｍ程度の外部導出リー
ド３をつける。ここで結晶化ガラス５としては、例えば
コニング＃ ７５８３を用い、低融点の非晶質ガラス６
としては、例えば岩城硝子■製のＩＷＦ−Ｔ１８７を用
いる。
次にセラミック基板２上にガラスにより接着固定された
外部導出リード３を切断し、曲げて図のように成形する
。この状態の平面図が第２図である。結晶化ガラス５が
内側に、低融点の非晶質ガラス６が外側にそれぞれ環状
に設けられている。
外部導出リード３を切断し、曲げて図のように成形する
。この状態の平面図が第２図である。結晶化ガラス５が
内側に、低融点の非晶質ガラス６が外側にそれぞれ環状
に設けられている。
環状の封止部２ｂの幅は、例えば１．５〜２．５ｍｍ程
度であり、結晶化ガラス５の幅は、封止部２ｂの幅のほ
ぼ１／２である。
度であり、結晶化ガラス５の幅は、封止部２ｂの幅のほ
ぼ１／２である。
次に４００〜５００°Ｃ１数分〜数十分の熱処理を施し
結晶化ガラス５内の核を成長させ、結晶を析出させ、結
晶化ガラス５の融点を上昇させる。またこの熱処理によ
り、リード成形時に生じたガラス内の応力を緩和させ、
マイクロクランクを修復させる。この熱処理で結晶化ガ
ラス５の表面に複数の微小な窪みが形成されてポーラス
化するが、非晶質ガラス６の表面はポーラス化されるこ
とがない。
結晶化ガラス５内の核を成長させ、結晶を析出させ、結
晶化ガラス５の融点を上昇させる。またこの熱処理によ
り、リード成形時に生じたガラス内の応力を緩和させ、
マイクロクランクを修復させる。この熱処理で結晶化ガ
ラス５の表面に複数の微小な窪みが形成されてポーラス
化するが、非晶質ガラス６の表面はポーラス化されるこ
とがない。
次にセラミック基板２の半導体素子配設部２ａに例えば
シリコン（Ｓｉ）の半導体素子１を、金（Ａｕ） Ｉｉ
、またはＡｇガラス材、アルミポリイミド材等のペース
トよりなる接着層８を用いてＡｕ−３ｉ共晶、またはペ
ーストによる接着で配設する。次にＡＰワイヤー９等に
よりワイヤボンディングをして半導体素子１と外部導出
リード３を電気的に接続する。なお、金（Ａ ｕ ）層
の場合には、セラミック基板２にガラスを被着する前に
Ａｕのメタライズ層を形成しておく必要がある。
シリコン（Ｓｉ）の半導体素子１を、金（Ａｕ） Ｉｉ
、またはＡｇガラス材、アルミポリイミド材等のペース
トよりなる接着層８を用いてＡｕ−３ｉ共晶、またはペ
ーストによる接着で配設する。次にＡＰワイヤー９等に
よりワイヤボンディングをして半導体素子１と外部導出
リード３を電気的に接続する。なお、金（Ａ ｕ ）層
の場合には、セラミック基板２にガラスを被着する前に
Ａｕのメタライズ層を形成しておく必要がある。
次に低融点の非晶質ガラス７が厚さ０．２５〜０．４５
程度に付いた蓋４を ３８０〜４８０″Ｃ程度の熱処理
で低融点の非晶質ガラス７を溶融させて、セラミック基
板２の封止部２ｂ上に接着する。この時、結晶化ガラス
５の融点は高くなっており、外部導出リード３を変位さ
せることなく良好に固定させ、低融点の非晶質ガラス６
は溶融して低融点の非晶質ガラス７と良好に接着して気
密封止がされる。
程度に付いた蓋４を ３８０〜４８０″Ｃ程度の熱処理
で低融点の非晶質ガラス７を溶融させて、セラミック基
板２の封止部２ｂ上に接着する。この時、結晶化ガラス
５の融点は高くなっており、外部導出リード３を変位さ
せることなく良好に固定させ、低融点の非晶質ガラス６
は溶融して低融点の非晶質ガラス７と良好に接着して気
密封止がされる。
その後、外リード部に硫酸系エツチング液等を用いた前
処理後、Ｓｎ又は半田メツキが施される。
処理後、Ｓｎ又は半田メツキが施される。
本実施例では、外部導出リード３を接着する低融点の非
晶質ガラス６を外側に設けているが、これは内側のワイ
ヤポンディング領域の部分は外部導出リード３を固着す
るのにガラスが設けられるだけで、そのガラスは気密封
止に寄与しないため、気密封止に寄与する低融点の非晶
質ガラスを外側に設けたほうが、広い幅で有効に設ける
ことができるからである。
晶質ガラス６を外側に設けているが、これは内側のワイ
ヤポンディング領域の部分は外部導出リード３を固着す
るのにガラスが設けられるだけで、そのガラスは気密封
止に寄与しないため、気密封止に寄与する低融点の非晶
質ガラスを外側に設けたほうが、広い幅で有効に設ける
ことができるからである。
第３図は本発明の別の実施例であり、外部導出リード３
を低融点の非晶質ガラス６１と結晶化ガラス５１により
接着し、結晶化ガラス５１が低融点の非晶質ガラス６１
により内側と外側から挟まれているもの９である。この
例では、ガラスの溶融や結晶化ガラス５１の結晶化等で
低融点の非晶質ガラス６１の上面と結晶化ガラス５１の
上面に差が生じても、内側と外側が同じ低融点の非晶質
ガラス６１であるので、外部導出リード３が傾くのを防
ぐことができる。
を低融点の非晶質ガラス６１と結晶化ガラス５１により
接着し、結晶化ガラス５１が低融点の非晶質ガラス６１
により内側と外側から挟まれているもの９である。この
例では、ガラスの溶融や結晶化ガラス５１の結晶化等で
低融点の非晶質ガラス６１の上面と結晶化ガラス５１の
上面に差が生じても、内側と外側が同じ低融点の非晶質
ガラス６１であるので、外部導出リード３が傾くのを防
ぐことができる。
また第４図は、第１図の例とは逆に内側に低融点の非晶
質ガラス６２を、外側に結晶化ガラス５２を設けた例で
ある。この例では、上述のように内側のワイヤボンディ
ング領域における低融点の非晶質ガラス６２の部分は気
密封止に寄与しないが、内リード部の外側が結晶化ガラ
ス５２により良好に接着固定するので、封止のときに外
リード部の変位をより確実に防くことができる。
質ガラス６２を、外側に結晶化ガラス５２を設けた例で
ある。この例では、上述のように内側のワイヤボンディ
ング領域における低融点の非晶質ガラス６２の部分は気
密封止に寄与しないが、内リード部の外側が結晶化ガラ
ス５２により良好に接着固定するので、封止のときに外
リード部の変位をより確実に防くことができる。
第５図は、第１図の例の外部導出リード３を５字形状の
外部導出リード３１、いわゆるＪ ＩＪ−ドに代えたも
のである。
外部導出リード３１、いわゆるＪ ＩＪ−ドに代えたも
のである。
なお、以上説明した例はいずれも基板の封止部側のガラ
スと蓋の封止部側のガラスの少なくとも一部において低
融点の非晶質ガラス同志が相対して相互に環状に融着さ
せることが必要である。この低融点の非晶質ガラス同志
を環状に融着させる幅は、全体で０．１ｍｍ以上有れば
十分であり、スクリーン印刷等による製造上の容易さか
ら０．５ｍｍ以上が適切である。また、結晶化ガラスの
幅についても製造上の容易さから０．５ｍｍ以上が適切
である。
スと蓋の封止部側のガラスの少なくとも一部において低
融点の非晶質ガラス同志が相対して相互に環状に融着さ
せることが必要である。この低融点の非晶質ガラス同志
を環状に融着させる幅は、全体で０．１ｍｍ以上有れば
十分であり、スクリーン印刷等による製造上の容易さか
ら０．５ｍｍ以上が適切である。また、結晶化ガラスの
幅についても製造上の容易さから０．５ｍｍ以上が適切
である。
第６図（ａ）は本発明のさらに別の実施例の部分断面図
であり、同図（ｂ）は同図（ａ）の封止部における別方
向からの部分断面図である。この例では、結晶化ガラス
５３上に外部導出リード３が設けられ、外部導出リード
３間の部分に低融点の非晶質ガラス６３が設けられてい
る。
であり、同図（ｂ）は同図（ａ）の封止部における別方
向からの部分断面図である。この例では、結晶化ガラス
５３上に外部導出リード３が設けられ、外部導出リード
３間の部分に低融点の非晶質ガラス６３が設けられてい
る。
この半導体装置の製造は、結晶化ガラス５３上面の外部
導出リード３間の表出部分に部分的に低融点の非晶質ガ
ラス６３を設けた状態で、熱処理して結晶の成長を行い
結晶化ガラス５３の融点を上昇させる。結晶化ガラス５
３の上面は外部導出リード３と低融点の非晶質ガラス６
３により覆われているので、その上面はポーラス化され
ず、低融点の非晶質ガラス７を溶融して蓋４を接着し良
好な気密封止が行える。
導出リード３間の表出部分に部分的に低融点の非晶質ガ
ラス６３を設けた状態で、熱処理して結晶の成長を行い
結晶化ガラス５３の融点を上昇させる。結晶化ガラス５
３の上面は外部導出リード３と低融点の非晶質ガラス６
３により覆われているので、その上面はポーラス化され
ず、低融点の非晶質ガラス７を溶融して蓋４を接着し良
好な気密封止が行える。
なお、本発明では、以上に述べたパッケージ形状の半導
体装置に限定されるものでなく、例えば第２図のような
りワット（Ｑｕａｄ）タイプに以外にデツプ（Ｄ Ｉ
Ｐ ； Ｄｕａｌ Ｉ ｎ−１ｉｎｅ Ｐａｃｋａｇ
ｅ）タイプ等にも適用できる。また、本発明で用いる結
晶化ガラスも種々のものを用いることができる。
体装置に限定されるものでなく、例えば第２図のような
りワット（Ｑｕａｄ）タイプに以外にデツプ（Ｄ Ｉ
Ｐ ； Ｄｕａｌ Ｉ ｎ−１ｉｎｅ Ｐａｃｋａｇ
ｅ）タイプ等にも適用できる。また、本発明で用いる結
晶化ガラスも種々のものを用いることができる。
以上説明のように本発明によれば、基板の封止部に低融
点の非晶質ガラスと結晶化ガラスにより外部導出リード
を接着することにより、結晶化ガラスにより封止処理の
ときに外部導出リードが変位することがないようにでき
、且つ低融点の非晶質ガラスも封止部に設けることによ
り、気密性の不良が生じないようにできる。
点の非晶質ガラスと結晶化ガラスにより外部導出リード
を接着することにより、結晶化ガラスにより封止処理の
ときに外部導出リードが変位することがないようにでき
、且つ低融点の非晶質ガラスも封止部に設けることによ
り、気密性の不良が生じないようにできる。
また、本発明によれば、基板の封止部に結晶化ガラスに
より外部導出リードを接着し、基板の封止部において外
部導出リードが接着されていない結晶化ガラス上面に部
分的に低融点の非晶質ガラスを被着した後、加熱して外
部導出リードを接着させている結晶化ガラス表面に結晶
を析出させて融点を上昇させることにより、外部導出リ
ードが付いていない結晶化ガラス表面のポーラス化を防
止できるので、この方法でも気密性不良の発生を防ぐこ
とができる。
より外部導出リードを接着し、基板の封止部において外
部導出リードが接着されていない結晶化ガラス上面に部
分的に低融点の非晶質ガラスを被着した後、加熱して外
部導出リードを接着させている結晶化ガラス表面に結晶
を析出させて融点を上昇させることにより、外部導出リ
ードが付いていない結晶化ガラス表面のポーラス化を防
止できるので、この方法でも気密性不良の発生を防ぐこ
とができる。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体装置の断面図、
第２図は本発明の一実施例の半導体装置の部分平面図、
第３図及び第４図はそれぞれ本発明の別の実施例の半導
体装置の部分断面図、 第５図は本発明のさらに別の実施例の半導体装置の断面
図、 第６図は本発明のさらに別の実施例の半導体装置の断面
図、 第７図及び第８図は従来の半導体装置の断面図である。 図において、 ■は半導体素子、 ２は基板、 ３．３１は外部導出リード、 ４は蓋、 ５．５Ｌ５２．５３は結晶化ガラス、 ６．、６１、６２．６３．７は低融点の非晶質ガラス、
８は接着層、 ９はワイヤー を示す。 ｎ３図 、ｉ−磨ａト別の褒充佼ト牢五什黄Ｓ の”ｉｆノう）＠ｆ（仁＞Ｆ７ 克４図 ！３２ Ｃｂ）ｎｉヒ’ｏｐ＋ｓ’ｉ５”ｂ ・５；１う１゛ノｉ 萌“ｉ＋Ｕ 本居や５・旨魁琶制・軸漆衆影都う轄自口艷ＧＩＡ
体装置の部分断面図、 第５図は本発明のさらに別の実施例の半導体装置の断面
図、 第６図は本発明のさらに別の実施例の半導体装置の断面
図、 第７図及び第８図は従来の半導体装置の断面図である。 図において、 ■は半導体素子、 ２は基板、 ３．３１は外部導出リード、 ４は蓋、 ５．５Ｌ５２．５３は結晶化ガラス、 ６．、６１、６２．６３．７は低融点の非晶質ガラス、
８は接着層、 ９はワイヤー を示す。 ｎ３図 、ｉ−磨ａト別の褒充佼ト牢五什黄Ｓ の”ｉｆノう）＠ｆ（仁＞Ｆ７ 克４図 ！３２ Ｃｂ）ｎｉヒ’ｏｐ＋ｓ’ｉ５”ｂ ・５；１う１゛ノｉ 萌“ｉ＋Ｕ 本居や５・旨魁琶制・軸漆衆影都う轄自口艷ＧＩＡ
Claims (1)
- 【特許請求の範囲】 １、半導体素子（１）が設けられた半導体素子配設部（
２ａ）と、該半導体素子配設部（２ａ）の周辺に封止部
（２ｂ）とを有する基板（２）と、 該基板の封止部（２ｂ）に低融点の非晶質ガラス（６、
６１、６２、６３）と結晶化ガラス（５、５１、５２、
５３）により接着された外部導出リード（３、３１）と
、 該外部導出リード（３、３１）が接着された前記基板の
封止部（２ｂ）に、低融点の非晶質ガラス（７）により
接着され気密に封止する蓋（４）とを備えてなることを
特徴とする半導体装置。 ２、前記外部導出リード（３、３１）を接着する前記低
融点の非晶質ガラス（６）が前記結晶化ガラス（５）よ
り外側に設けられることを特徴とする請求項１記載の半
導体装置。 ３、前記外部導出リード（３、３１）を接着する前記低
融点の非晶質ガラス（６１）に前記結晶化ガラス（５１
）が内側と外側より挟まれて設けられることを特徴とす
る請求項１記載の半導体装置。 ４、前記外部導出リード（３、３１）を接着する前記低
融点の非晶質ガラス（６２）が前記結晶化ガラス（５２
）より内側に設けられることを特徴とする請求項１記載
の半導体装置。 ５、半導体素子が設けられる半導体素子配設部（２ａ）
を持つ基板の封止部（２ｂ）に低融点の非晶質ガラス（
６、６１、６２、６３）と結晶化ガラス（５、５１、５
２、５３）により外部導出リード（３、３１）を接着す
る工程、加熱して該外部導出リード（３、３１）を接着
させている該結晶化ガラス（５、５１、５２、５３）に
結晶を析出させる工程を含むことを特徴とする半導体装
置の製造方法。 ６、前記基板の封止部（２ｂ）に外部導出リード（３、
３１）を接着する工程において、 前記外部導出リード（３、３１）間の領域の結晶化ガラ
ス（５３）上面に部分的に低融点の非晶質ガラス（６３
）を被着してなることを特徴とする請求項５記載の半導
体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142368A JPH0435050A (ja) | 1990-05-31 | 1990-05-31 | 半導体装置及び半導体装置の製造方法 |
| EP19910108785 EP0459439A3 (en) | 1990-05-31 | 1991-05-29 | Semiconductor package having improved mechanical stability for holding interconnection leads and improved capability of hermetic sealing |
| KR1019910009038A KR910020861A (ko) | 1990-05-31 | 1991-05-31 | 배선리이드(lead)지지 안정성과 밀봉시일(hermetic sealing)성이 우수한 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142368A JPH0435050A (ja) | 1990-05-31 | 1990-05-31 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435050A true JPH0435050A (ja) | 1992-02-05 |
Family
ID=15313760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2142368A Pending JPH0435050A (ja) | 1990-05-31 | 1990-05-31 | 半導体装置及び半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0459439A3 (ja) |
| JP (1) | JPH0435050A (ja) |
| KR (1) | KR910020861A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872984B1 (en) * | 1998-07-29 | 2005-03-29 | Silicon Light Machines Corporation | Method of sealing a hermetic lid to a semiconductor die at an angle |
| KR100680731B1 (ko) * | 2000-09-01 | 2007-02-09 | 삼성전자주식회사 | 반도체 패키지 및 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60241236A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS60258939A (ja) * | 1984-06-05 | 1985-12-20 | Nec Kyushu Ltd | 半導体装置用セラミツクベ−ス |
| JPH01130548A (ja) * | 1987-11-17 | 1989-05-23 | Mitsubishi Electric Corp | 半導体装置 |
| DD280634A1 (de) * | 1989-03-17 | 1990-07-11 | Elektromat Veb | Verfahren zum hermetischen verschliessen von keramikgehaeusen |
-
1990
- 1990-05-31 JP JP2142368A patent/JPH0435050A/ja active Pending
-
1991
- 1991-05-29 EP EP19910108785 patent/EP0459439A3/en not_active Withdrawn
- 1991-05-31 KR KR1019910009038A patent/KR910020861A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0459439A2 (en) | 1991-12-04 |
| KR910020861A (ko) | 1991-12-20 |
| EP0459439A3 (en) | 1992-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345647B1 (ko) | 압력 센서 및 그 제조방법 | |
| JPH08330460A (ja) | 電子デバイス用気密封止方法及びその構造 | |
| JPH0997888A (ja) | 光学装置およびその製造方法 | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| JPH02292836A (ja) | Ｉｃチップ実装用フィルムキャリア | |
| JP2004119881A (ja) | 半導体装置及びその製造方法 | |
| JPH0435050A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3127584B2 (ja) | 樹脂製中空パッケージを用いた半導体装置 | |
| US7098535B2 (en) | Semiconductor package and packaging method using flip-chip bonding technology | |
| KR102587868B1 (ko) | 패키지, 패키지 제조 방법, 접합재가 부착된 덮개체, 및 접합재가 부착된 덮개체의 제조 방법 | |
| JP2600617B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003133452A (ja) | 電子装置の製造方法 | |
| JPH04171966A (ja) | 半導体装置の製造方法 | |
| JPS5812445Y2 (ja) | 半導体集積回路容器 | |
| JPS6010757A (ja) | 半導体装置の製造方法 | |
| JPH0723961Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3635651B2 (ja) | 光半導体用窓ガラス及び光半導体モジュール | |
| JP3441170B2 (ja) | 配線基板 | |
| JPH01238129A (ja) | 樹脂封止型半導体装置 | |
| US5237206A (en) | Low-melting point glass sealed semiconductor device and method of manufacturing the same | |
| JPS6043660B2 (ja) | 半導体装置 | |
| JP2508067Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JPS6327029A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH01130548A (ja) | 半導体装置 | |
| JPH08111475A (ja) | 基台およびこれを用いた半導体装置の製造方法 |