CN211183933U - 一种平衡式布局的微型化振荡器 - Google Patents
一种平衡式布局的微型化振荡器 Download PDFInfo
- Publication number
- CN211183933U CN211183933U CN202020105895.6U CN202020105895U CN211183933U CN 211183933 U CN211183933 U CN 211183933U CN 202020105895 U CN202020105895 U CN 202020105895U CN 211183933 U CN211183933 U CN 211183933U
- Authority
- CN
- China
- Prior art keywords
- oscillator
- miniaturized
- groove
- base
- patterned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本实用新型提供一种平衡式布局的微型化振荡器,包括基座和内部引线,内部引线布局在基座内部,基座具有相背设置的第一凹槽和第二凹槽,第一凹槽内设置有晶体振荡集成电路,第二凹槽内设置有压电元件,晶体振荡集成电路与压电元件分别电性连接内部引线。还包括四个第一图案化线路和两个第二图案化线路,电性接点设置在第一图案化线路和第二图案化线路;两两相邻电性接点的中心连线形成一六边形。该微型化振荡器结构实现了电性接点的平衡式布局,对晶体振荡集成电路起到稳固的支撑作用,在晶体振荡集成电路封装时有效防止其触碰陶瓷基座,保障了整个微型化振荡器的产品品质。
Description
技术领域
本实用新型涉及振荡器技术领域,尤其涉及一种平衡式布局的微型化振荡器。
背景技术
随着电子产业的蓬勃发展,电子产品进入多功能、高性能及轻巧化的研发方向。而在封装技术上,为了满足半导体晶片高积集度以及微型化的封装要求,过去的线路布局方式已不敷使用。现有技术中,专利名称为针对微型化尺寸设有布局结构的晶体振荡器(授权公告号:CN102882488B,授权公告日:2015-10-21)的说明书公开了较多本申请的现有技术,同时还公开了技术“一种针对微型化尺寸设有布局结构的晶体振荡器,其特征在于,至少包括:一个平台,该平台具有一个第一凹槽及一个第二凹槽;复数内部引线,布局在该平台内部;一个晶体振荡集成电路,设置于该第一凹槽近中央位置上,该晶体振荡集成电路电性连接该内部引线;以及四个第一图案化线路,布局于该第一凹槽,电性连接该内部引线,其中每一个该第一图案化线路具有一电性接点,该电性接点由外向该第一凹槽的中心对称集中,且使该电性接点位于该晶体振荡集成电路下方处”,上述技术中电性接点由外向该第一凹槽的中心对称集中,如图1、图1a和图2、图2a所示,在第一凹槽中部设置的电性接点中心连线分布在两平行线上,该结构容易导致在两侧电性接点高低不同情况下,封装芯片(晶体振荡集成电路)容易触碰到陶瓷基座,从而产生品质问题。再者,由于振荡器整体封装尺寸变小,测试电性接点难以测到,所以对其进行扩宽显得尤为必要。
实用新型内容
本实用新型提供一种平衡式布局的微型化振荡器,对晶体振荡集成电路进行稳固平衡的支撑,解决了晶体振荡集成电路封装时容易触碰陶瓷基座的技术问题。
为了解决上述技术问题,本实用新型所采取的技术方案为:
一种平衡式布局的微型化振荡器,包括基座和内部引线,所述内部引线布局在基座内部,所述基座具有相背设置的第一凹槽和第二凹槽,所述第一凹槽内设置有晶体振荡集成电路,所述第二凹槽内设置有压电元件,所述晶体振荡集成电路与压电元件分别电性连接内部引线;还包括:
四个第一图案化线路,所述四个第一图案化线路设置在所述第一凹槽内且所述四个第一图案化线路电性连接内部引线;
两个第二图案化线路,所述两个第二图案化线路设置在所述第一凹槽内,且所述两个第二图案化线路电性连接内部引线;每一第二图案化线路靠近第一凹槽中部具有一凸缘部,远离该凸缘部的图案扩张至最大化;以及
电性接点,所述电性接点包括第一电性接点和第二电性接点,所述第一电性接点设置在引出至第一凹槽中部的四个第一图案化线路的线路末端处,所述第二电性接点设置在所述凸缘部上;两两相邻电性接点的中心连线形成一六边形。
进一步地,两两相邻电性接点的中心连线形成一不对称六边形。
进一步地,两两相邻电性接点的中心连线形成一平行六边形。
优选地,两两相邻电性接点的中心连线形成一正六边形。
优选地,两个第二图案化线路相向设置。
优选地,还包括耦合元件,所述压电元件通过耦合元件电性连接内部引线。
优选地,所述基座的材质为陶瓷。
优选地,还包括一封装板,所述封装板设置在所述基座的金属表面上,以密封第二凹槽及屏蔽电磁干扰。
优选地,所述微型化振荡器为石英时脉晶体振荡器、可编程石英晶体振荡器、电压控制石英晶体振荡器和温度补偿石英晶体振荡器中的一种。
优选地,所述电性接点为电性接触垫或凸块焊垫或打线焊垫。
本实用新型提供一种平衡式布局的微型化振荡器,所述第一电性接点设置在引出至第一凹槽中部的四个第一图案化线路的线路末端处,所述第二电性接点设置在所述凸缘部上;两两相邻电性接点的中心连线形成一六边形。该微型化振荡器结构实现了电性接点的平衡式布局,对晶体振荡集成电路起到稳固的支撑作用,在晶体振荡集成电路封装时有效防止其触碰陶瓷基座,保障了整个微型化振荡器的产品品质。
附图说明
图1是现有技术的微型化振荡器图案化线路结构示意图;
图1a是图1的剖视图;
图2是现有技术的另一微型化振荡器图案化线路结构示意图;
图2a是图2的剖视图;
图3是本实用新型一种平衡式布局的微型化振荡器的结构示意图;
图4是本实用新型一种平衡式布局的微型化振荡器图案化线路结构示意图。
具体实施方式
下面结合附图,具体阐明本实用新型的实施方式,附图仅供参考和说明使用,不构成对本实用新型专利保护范围的限制。
如图3和4所示,一种平衡式布局的微型化振荡器的平衡式布局可以分别应用于石英时脉晶体振荡器、可编程石英晶体振荡器、电压控制石英晶体振荡器和温度补偿石英晶体振荡器中。具体实施如下:一种平衡式布局的微型化振荡器,包括基座1和内部引线(图中未显示),内部引线布局在基座1内部,基座具有相背设置的第一凹槽11和第二凹槽12,第一凹槽11内设置有晶体振荡集成电路2,第二凹槽12内设置有压电元件3,晶体振荡集成电路2与压电元件3分别电性连接内部引线。还包括四个第一图案化线路4,四个第一图案化线路4设置在第一凹槽11内且四个第一图案化线路4电性连接内部引线。还包括两个第二图案化线路5,两个第二图案化线路5设置在第一凹槽11内,且两个第二图案化线路5电性连接内部引线;每一第二图案化线路5靠近第一凹槽11中部具有一凸缘部51,远离该凸缘部51的图案扩张至最大化。以及还包括电性接点,电性接点包括第一电性接点61和第二电性接点62,第一电性接点61设置在引出至第一凹槽11中部的四个第一图案化线路4的线路末端处,第二电性接点62设置在凸缘部51上;两两相邻电性接点的中心连线形成一六边形。具体地,第一图案化线路4和第二图案化线路5可以使用钛、铝、金、镍、铜、银、铂、锇、锂、铬、铯或钨的单层或多层金属结构材质予以制作。晶体振荡集成电路2通过电性接点与内部引线相连接。
作为本实施例的进一步改进,两两相邻电性接点的中心连线形成一不对称六边形。
作为本实施例的进一步改进,两两相邻电性接点的中心连线形成一平行六边形。更优地,两两相邻电性接点的中心连线形成一正六边形。
本实施例中,两个第二图案化线路相向设置。
本实施例中,还包括耦合元件8,压电元件3通过耦合元件8电性连接内部引线。具体地,耦合元件8使用导电银胶材料制成。
本实施例中,基座1的材质为陶瓷。
本实施例中,还包括一封装板7,封装板7设置在基座1的金属表面上,以密封第二凹槽12及屏蔽电磁干扰。具体地,封装板7和陶瓷基座之间还可以设置起到屏蔽作用的金属环。
本实施例中,电性接点为电性接触垫或凸块焊垫或打线焊垫。
以上所揭露的仅为本实用新型的较佳实施例,不能以此来限定本实用新型的权利保护范围,因此依本实用新型申请专利范围所作的等同变化,仍属本实用新型所涵盖的范围。
Claims (10)
1.一种平衡式布局的微型化振荡器,包括基座和内部引线,所述内部引线布局在基座内部,所述基座具有相背设置的第一凹槽和第二凹槽,所述第一凹槽内设置有晶体振荡集成电路,所述第二凹槽内设置有压电元件,所述晶体振荡集成电路与压电元件分别电性连接内部引线;其特征在于,还包括:
四个第一图案化线路,所述四个第一图案化线路设置在所述第一凹槽内且所述四个第一图案化线路电性连接内部引线;
两个第二图案化线路,所述两个第二图案化线路设置在所述第一凹槽内,且所述两个第二图案化线路电性连接内部引线;每一第二图案化线路靠近第一凹槽中部具有一凸缘部,远离该凸缘部的图案扩张至最大化;以及
电性接点,所述电性接点包括第一电性接点和第二电性接点,所述第一电性接点设置在引出至第一凹槽中部的四个第一图案化线路的线路末端处,所述第二电性接点设置在所述凸缘部上;两两相邻电性接点的中心连线形成一六边形。
2.根据权利要求1所述的一种平衡式布局的微型化振荡器,其特征在于:两两相邻电性接点的中心连线形成一不对称六边形。
3.根据权利要求1所述的一种平衡式布局的微型化振荡器,其特征在于:两两相邻电性接点的中心连线形成一平行六边形。
4.根据权利要求3所述的一种平衡式布局的微型化振荡器,其特征在于:两两相邻电性接点的中心连线形成一正六边形。
5.根据权利要求1所述的一种平衡式布局的微型化振荡器,其特征在于:两个第二图案化线路相向设置。
6.根据权利要求1所述的一种平衡式布局的微型化振荡器,其特征在于:还包括耦合元件,所述压电元件通过耦合元件电性连接内部引线。
7.根据权利要求1所述的一种平衡式布局的微型化振荡器,其特征在于:所述基座的材质为陶瓷。
8.根据权利要求1所述的一种平衡式布局的微型化振荡器,其特征在于:还包括一封装板,所述封装板设置在所述基座的金属表面上,以密封第二凹槽及屏蔽电磁干扰。
9.根据权利要求1所述的一种平衡式布局的微型化振荡器,其特征在于:所述微型化振荡器为石英时脉晶体振荡器、可编程石英晶体振荡器、电压控制石英晶体振荡器和温度补偿石英晶体振荡器中的一种。
10.根据权利要求1所述的一种平衡式布局的微型化振荡器,其特征在于:所述电性接点为电性接触垫或凸块焊垫或打线焊垫。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020105895.6U CN211183933U (zh) | 2020-01-17 | 2020-01-17 | 一种平衡式布局的微型化振荡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020105895.6U CN211183933U (zh) | 2020-01-17 | 2020-01-17 | 一种平衡式布局的微型化振荡器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211183933U true CN211183933U (zh) | 2020-08-04 |
Family
ID=71799222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020105895.6U Active CN211183933U (zh) | 2020-01-17 | 2020-01-17 | 一种平衡式布局的微型化振荡器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211183933U (zh) |
-
2020
- 2020-01-17 CN CN202020105895.6U patent/CN211183933U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2867313B2 (ja) | セラミック基板 | |
JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
CN107993985B (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
US5621190A (en) | Ceramic package main body | |
JP2000232180A (ja) | 配線基板および半導体装置 | |
JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
CN211183933U (zh) | 一种平衡式布局的微型化振荡器 | |
CN111147070A (zh) | 一种平衡式布局的微型化振荡器 | |
JP2000216550A (ja) | 積層プリント配線基板 | |
JP2017152433A (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
TW586208B (en) | Wafer-level packaging structure | |
US20020097566A1 (en) | Semiconductor module | |
TW421860B (en) | Semiconductor device | |
TWI446504B (zh) | Chip package structure and packaging method thereof | |
EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
JPS617657A (ja) | マルチチツプパツケ−ジ | |
CN102882488A (zh) | 针对微型化尺寸设有布局结构的晶体振荡器 | |
JP3867875B2 (ja) | 半導体装置 | |
JPH0462457B2 (zh) | ||
JPS60263447A (ja) | 電子回路パツケ−ジ | |
JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
JPS62279663A (ja) | 半導体装置 | |
JPS6153854B2 (zh) | ||
JP2000150712A (ja) | 実装用配線基板および実装回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |