JPH10173089A - ワイヤレスチップ実装基板、ワイヤレスチップ実装構造および前記ワイヤレスチップ実装基板の製造方法 - Google Patents

ワイヤレスチップ実装基板、ワイヤレスチップ実装構造および前記ワイヤレスチップ実装基板の製造方法

Info

Publication number
JPH10173089A
JPH10173089A JP8332205A JP33220596A JPH10173089A JP H10173089 A JPH10173089 A JP H10173089A JP 8332205 A JP8332205 A JP 8332205A JP 33220596 A JP33220596 A JP 33220596A JP H10173089 A JPH10173089 A JP H10173089A
Authority
JP
Japan
Prior art keywords
chip mounting
wireless chip
semiconductor chip
substrate
wireless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8332205A
Other languages
English (en)
Inventor
Kenichi Tokuno
健市 得能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8332205A priority Critical patent/JPH10173089A/ja
Priority to TW086117969A priority patent/TW392315B/zh
Priority to US08/980,914 priority patent/US6094354A/en
Priority to KR1019970065552A priority patent/KR100253521B1/ko
Publication of JPH10173089A publication Critical patent/JPH10173089A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 基板へのチップ実装時にチップを破壊するこ
となく、かつ迅速に実装を行え、さらに実装後における
耐湿性および接続強度の信頼性を向上させる。 【解決手段】 ワイヤレスチップ実装基板１（以下、基
板１）の表面に設けられている接続パッド４に、ワイヤ
レス半導体チップ２（以下、チップ２）がハンダバンプ
３を介して接続され、基板１とチップ２の間隙には封止
樹脂７が充填されている。このとき、チップ２は回路素
子面２ａが下になるように載置されており、回路素子面
２ａに対面する基板１の回路対面部５には、接続パッド
４の外表面より低い凹面部６が設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ワイヤレスチップ
実装基板に関する。さらに詳しくは、ワイヤレスチップ
が実装される時にワイヤレスチップが破損しないように
改良されたワイヤレスチップ実装基板に関する。
【０００２】
【従来の技術】近年、デバイスの超高密度実装化を実現
するため、半導体チップを基板に直接搭載する様々な技
術が発達している。なかでも、ワイヤレスチップ実装方
式は、基板厚と半導体チップ厚だけの超薄型実装、半導
体チップサイズのみの小さい実装面積、最短結線による
良好な電気特性など、多くの長所を有する技術であるこ
とが知られている。ワイヤレスチップ実装方式には、パ
ンプにハンダを使用するフリップチップ実装方式と、バ
ンプの代わりに金やプラチナなどのビームリードを使用
するビームリードチップ実装方式がある。
【０００３】以下に、図１５を用いて従来のワイヤレス
チップ実装方式の１例をフリップチップが実装された従
来のワイヤレスチップ実装基板を用いて説明する。図１
５は従来のワイヤレスチップ実装基板を示す断面図であ
る。
【０００４】図１５に示すように、従来のワイヤレスチ
ップ実装基板１０１（以下、単に基板１０１という）
は、絶縁層１０１ａの上にワイヤレス半導体チップ１０
２（以下、単に半導体チップ１０２という）が接続され
る接続パッド１０４を有する。基板１０１上には、半導
体チップ１０２が回路素子面１０２ａを下にして載置さ
れる。このとき、半導体チップ１０２は、回路素子面１
０２ａに設けられている高さが３０μｍ〜５０μｍのハ
ンダバンプ１０３を介して、基板１０１上に設けられて
いる接続パッド１０４に接続されている。
【０００５】基板１０１と半導体チップ１０２との間隙
にはエポキシ系樹脂からなる封止樹脂１０５が充填さ
れ、さらに半導体チップ１０２の外周を囲うようにして
封止樹脂１０５が盛られることにより、半導体チップ１
０２の回路素子面１０２ａが密封されている。
【０００６】このように、半導体チップ１０２が封止樹
脂１０５により密封されていることにより、回路素子面
１０２ａへの水分の侵入を防止し、また、熱膨張によっ
て生じた応力などが半導体チップ１０２に加わった場合
には、半導体チップ１０２下面全面に応力が分散されて
１つのハンダバンプ１０３当りの応力が減少する。これ
により、半導体チップ１０２の耐湿性および基板１０１
と半導体チップ１０２の接続強度が高められている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来のワイヤレスチップ実装基板では、基板と半導体
チップとの間隙はハンダバンプの高さである３０μｍ〜
５０μｍと狭いため、図１６に示すように、半導体チッ
プが接続パッドに接続された時に回路素子面に対面する
基板の回路対面部に、凸向きに反りが生じていると、半
導体チップを基板上に搭載する際に半導体チップの回路
素子面が基板の表面に接触し、半導体チップの回路素子
が破壊するおそれがあった。間隙が狭いことは、ビーム
リードチップが用いられる場合でも同様である。このよ
うな場合、通常は基板組立後の動作確認工程で初めて半
導体チップの破壊に気付くため、半導体チップだけでな
くその基板全体が不良品となってしまうことから、生産
管理上の大きな問題となっていた。
【０００８】また、その間隙の狭さゆえに、間隙への封
止樹脂の流し込みに時間がかかり、また、半導体チップ
を均一に封止することが困難なため、封止樹脂中に気泡
が混入して空洞が発生してしまう場合があった。封止樹
脂中に空洞が著しく発生すると、耐湿性および接続強度
が低下する。なお、封止樹脂にエポキシ系樹脂が用いら
れる場合には、エポキシ系樹脂は粘性が高いため、上記
の問題はより顕著になる。
【０００９】さらに、たとえ間隙が封止樹脂で密封され
ていても封止樹脂の厚さが薄いため、基板側からの水分
が封止樹脂を透過して半導体チップの回路素子面に到達
してしまうおそれがあり、また、半導体チップと基板の
接続強度が弱いという問題があった。
【００１０】以上の問題を鑑み、本発明の目的は、基板
に反りが生じていても基板への半導体チップ実装時に半
導体チップを破壊することなく、かつ迅速に実装を行
え、さらに実装後における耐湿性および接続強度の信頼
性を向上することができるワイヤレスチップ実装基板、
ワイヤレスチップ実装構造および前記ワイヤレスチップ
実装基板の製造方法を提供することである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
本発明のワイヤレスチップ実装基板は、半導体チップが
接続される接続パッドを表面に有するワイヤレスチップ
実装基板において、前記半導体チップが、その回路素子
面を前記ワイヤレスチップ実装基板に対面させて接続さ
れた時に前記回路素子面に対面する前記ワイヤレスチッ
プ実装基板の回路対面部に、前記接続パッドの外表面よ
りも低い凹面部が形成されている。
【００１２】これにより、回路対面部に凸向きに反りが
生じていても、半導体チップを接続パッドに接続する際
に、半導体チップの回路素子面がワイヤレスチップ実装
基板の表面に接触しない。また、半導体チップの下部で
は封止樹脂を流し込むための流路が大きく形成されてい
ることから、流路が均一で狭い従来に比べて封止樹脂を
流入する際の摩擦抵抗が減少するため、ワイヤレスチッ
プ実装基板と半導体チップの間隙への封止樹脂の流し込
みをより短時間で行えるし、封止樹脂中に気泡が残存し
にくくなり、空洞化の発生を防ぐ。
【００１３】また、ワイヤレスチップ実装基板と半導体
チップとの間に充填される封止樹脂の厚さが凹面部の深
さの分だけ従来より増すため、ワイヤレスチップ実装基
板側からの水分が透過しにくくなる。
【００１４】さらに、チップが実装されているときにワ
イヤレスチップ実装基板と半導体チップの熱膨張係数の
差によって生じた応力などが半導体チップに加えられた
場合には、封止樹脂の厚みが従来より大きいため、半導
体チップの下面全面に応力を分散して応力を緩和する効
果がより向上する。
【００１５】また、本発明のワイヤレスチップ実装基板
は、前記凹面部の一部が前記半導体チップの外縁よりも
外側に露出して設けられることにより、半導体チップの
外縁下部にも凹面部が形成されているため、半導体チッ
プとワイヤレスチップ実装基板の間隙に充填される封止
樹脂を流入するための流入口が形成されることから、封
止樹脂を流入する際の摩擦抵抗がより減少する。
【００１６】加えて、前記流入口を２以上形成すること
により、一方から封止樹脂を流入すると他方が空気孔の
役割をし、空気が抜けやすくなるため、ワイヤレスチッ
プ実装基板と半導体チップの間隙への封止樹脂の流し込
みをより短時間で行え、かつ封止樹脂中に気泡が残存し
にくくなり、空洞の発生を防ぐ。
【００１７】さらに、前記凹面部の底部に凹凸を設ける
ことにより、ワイヤレスチップ実装基板への封止樹脂の
接触面積が増加することから、ワイヤレスチップ実装基
板と半導体チップの接続強度が増加する。
【００１８】本発明のワイヤレスチップ実装構造は、ワ
イヤレスチップ実装基板の表面の接続パッドに、半導体
チップが、その回路素子面を前記ワイヤレスチップ実装
基板に対面させて接続されたワイヤレスチップ実装構造
において、前記回路素子面に対面する前記ワイヤレスチ
ップ実装基板の回路対面部に、前記接続パッドの外表面
よりも低い凹面部が形成され、前記半導体チップと前記
ワイヤレスチップ実装基板の間隙に封止樹脂が充填され
ている。
【００１９】これにより、ワイヤレスチップ実装基板と
半導体チップとの間に充填される封止樹脂の厚さが凹面
部の深さの分だけ従来より増すため、ワイヤレスチップ
実装基板側からの水分が透過しにくくなり、加えて、ワ
イヤレスチップ実装基板と半導体チップの熱膨張係数の
差によって生じた応力などが半導体チップに加えられた
場合には、封止樹脂の厚みが従来より大きいため、半導
体チップの下面全面に応力を分散して応力を緩和する効
果がより向上する。
【００２０】本発明のワイヤレスチップ実装基板の製造
方法は、基板の絶縁層の表面に半導体チップが接続され
る接続パッドを有するワイヤレスチップ実装基板の製造
方法において、前記半導体チップが、その回路素子面を
前記ワイヤレスチップ実装基板に対面させて接続された
時に前記回路素子面に対面する前記ワイヤレスチップ実
装基板の回路対面部に、前記接続パッドの外表面よりも
低い凹面部を形成する工程を有する。
【００２１】これにより、半導体チップ実装時に半導体
チップを破壊することなく、かつ迅速に実装を行え、さ
らに実装後における耐湿性および接続強度の信頼性を向
上することができるワイヤレスチップ実装基板が製造さ
れる。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００２３】（第１の実施の形態）本実施形態において
は、ワイヤレスチップ実装方式の１例として、フリップ
チップが実装されたワイヤレスチップ実装基板を用いて
説明する。図１は、本発明のワイヤレスチップ実装基板
の第１の実施形態の断面図であり、図２は図１に示すワ
イヤレスチップ実装基板の平面図である。
【００２４】図１に示すように、本発明のワイヤレスチ
ップ実装基板１（以下、単に基板１という）は、コア素
材がガラス・エポキシからなり、ビルドアップ工法（後
述）により形成され、基板１上にはワイヤレス半導体チ
ップ２（以下、単に半導体チップ２という）が接続され
る接続パッド４が設けられている、３層ビルドアップ基
板である。本基板１上に半導体チップ２が実装されたと
き、半導体チップ２は、回路素子面２ａに設けられてい
る高さが３０μｍ〜５０μｍのハンダバンプ３を介し
て、基板１上に設けられている接続パッド４に接続され
ている。本実施形態では、ハンダバンプ３は半導体チッ
プ２の４辺に沿って設けられており、基板１上の接続パ
ッド４はハンダバンプ３の位置に対応して設けられてい
る。
【００２５】さらに図１および図２に示すように、半導
体チップ２が、その回路素子面２ａを基板１に対面させ
て接続パッド４に接続された時に回路素子面２ａに対面
する基板１上の回路対面部５には、凹面部６が設けられ
ている。凹面部６は、接続パッド４に囲まれた内側に設
けられており、接続パッド４の外表面よりも６０μｍ〜
７０μｍ低く形成される。基板１と半導体チップ２との
間隙にはエポキシ系樹脂からなる封止樹脂７が充填さ
れ、さらに半導体チップ２の外縁を囲うようにして封止
樹脂７が盛られることにより、半導体チップ２の回路素
子面２ａが密封されている。
【００２６】以下に、本実施形態における基板１であ
る、表面に凹面部６を有する３層ビルドアップ基板の製
造方法を説明する。本基板１は従来の３層ビルドアップ
基板を応用したものであるため、まず最初に従来の３層
ビルドアップ基板の製造方法を説明し、次にその従来方
法と比較しながら本実施形態の基板１の製造方法を説明
する。
【００２７】最初に、従来の３層ビルドアップ基板の製
造方法を図３（Ａ）〜（Ｆ）を用いて説明する。なお、
従来の３層ビルドアップ基板の製造方法については、例
えば、日経エレクトロニクス誌／１９９５年４月１０日
号（ｎｏ．６３３）の９９頁〜１１６頁にも示されてい
る。
【００２８】第１工程：図３（Ａ）に示すように、ガラ
ス・エポキシなどからなるコア基板９上に、無電解銅メ
ッキと電解銅メッキを続けて行い、所望の配線パターン
を成す、層厚が１０μｍ〜２０μｍ程度の第１の導体層
１０ａを形成する。
【００２９】第２工程：図３（Ｂ）に示すように、第１
の導体層１０ａ上に感光性エポキシ樹脂を塗布し、層厚
が約５０μｍの第１の絶縁層１１ａを形成する。この絶
縁層にフォトリソグラフィー技術を用いて、直径約１０
０μｍ〜１５０μｍのビア穴１４ａが形成する。ビア穴
１４ａの底部には下層の第１の導体層１０ａが露出す
る。ここで、第１の絶縁層１１ａの表面に５μｍ〜１０
μｍ程度の凹凸を設けて粗化処理しておくとよい。これ
により、次工程で銅メッキをする際に第１の絶縁層１１
ａに銅箔が食い込み、第１の絶縁層１１ａと第２の導体
層１０ｂ間のピール強度を向上させることができる。
【００３０】第３工程：図３（Ｃ）に示すように、第１
の絶縁層１１ａ上に無電解銅メッキと電解銅メッキを続
けて行い、層厚が２０μｍ程度の第２の導体層１０ｂを
形成する。このとき、ビア穴１４ａの内壁もメッキさ
れ、下層の第１の導体層１０ａと層間接続される。その
後、第２の導体層１０ｂの表面をエッチングして、所望
の配線パターンおよびビア１４が形成される。
【００３１】第４工程：図３（Ｄ）に示すように、第２
の導体層１０ｂ上に第２の絶縁層１１ｂを形成する。形
成の方法は第１の絶縁層１１ａの形成方法と同様である
ので、詳しい説明は省略する。
【００３２】第５工程：図３（Ｅ）に示すように、第２
の絶縁層１１ｂ上に第３の導体層１０ｃを形成し、これ
をエッチングして所望の配線パターンと接続パッド４を
形成する。形成の方法は第２の導体層１０ｂの形成方法
と同様であるので、詳しい説明は省略する。
【００３３】第６工程：図３（Ｆ）に示すように、第３
の導体層１０ｃ上にソルダ・レジスト１２をコーティン
グして、従来の３層ビルドアップ基板８が完成する。こ
のとき、接続パッド４の表面にはソルダ・レジスト１２
をコーティングしない。なお、ソルダ・レジスト１２と
は、ハンダ付け時にプリント基板上のハンダ不要部に誤
ってハンダが付着しないようにするための被覆材であ
り、一般にはメラニン樹脂やエポキシ樹脂などの有機系
樹脂が用いられる。
【００３４】次に、図４（Ａ）〜（Ｃ）を用いて本実施
形態の基板１の製造方法を説明する。本実施形態の基板
１は、前記の第３工程までは従来の３層ビルドアップ基
板８と同様に製造されるが、基板１の表面に凹面部６を
設けるために、それ以降の工程が従来と一部異なる。
【００３５】図４（Ａ）に示すように、第３工程後の第
２の導体層１０ｂ上に感光性エポキシ樹脂を塗布し、層
厚が約５０μｍの第２の絶縁層１１ｂを形成する。この
とき従来と異なる点は、ビア１４を形成する部分の他
に、前述の回路対面部５も露光することである。その
後、薬品で現像，エッチングすると、第２の絶縁層１１
ｂにビア穴１４ａの他に凹面部６が形成される。
【００３６】続いて、図４（Ｂ）に示すように、第２の
導体層１１ｂ上に無電解銅メッキと電解銅メッキを続け
て行い、層厚が２０μｍ程度の第３の導体層１０ｃを形
成する。その後、第３の導体層１０ｃの表面をエッチン
グして、所望の配線パターンおよび接続パッド４を形成
する。
【００３７】最後に、図４（Ｃ）に示すように、接続パ
ッド４の表面を除く基板１の表面にソルダ・レジスト１
２をコーティングして、本実施形態の基板１が完成す
る。このとき、凹面部６の底部に第２の導体層１０ｂが
露出するが、半導体チップ２実装時に凹面部６に封止樹
脂７が充填されるため、実装後に外部にさらされること
はない。
【００３８】以上のように凹面部６を形成することによ
り、凹面部６の形成過程において接続パッド４や第３の
導体層１０ｃを傷つける心配はなく、容易に基板１を製
造することができる。
【００３９】図１および図２に示すように、基板１の回
路対面部５に設けられている凹面部６は、接続パッド４
の面よりも６０μｍ〜７０μｍ程度（接続パッド４の厚
さ１０μｍ〜２０μｍ＋凹面部６の深さ約５０μｍ）低
くなっているため、図５のように基板１の回路対面部５
に凸向きに反りが生じていても、半導体チップ２を基板
１上に搭載する際に半導体チップ２の回路素子面２ａが
基板１の表面に接触しない。
【００４０】また、図１に戻り、半導体チップ２の下部
では封止樹脂７を流し込むための流路（すなわち間隙）
が大きく形成されているので、流路が均一で狭い従来に
比べて封止樹脂７を流入する際の摩擦抵抗が減少するた
め、基板１と半導体チップ２の間隙への封止樹脂７の流
し込みをより短時間で行えるし、封止樹脂７中に気泡が
残存しにくくなり、空洞化の発生を防ぐ。
【００４１】さらに、基板１と半導体チップ２の回路素
子面２ａとの間に充填される封止樹脂７の厚さが凹面部
６の深さの分だけ従来より増すため、基板１からの水分
が透過しにくくなる。これは、封止樹脂７に使用される
樹脂の耐湿性が基板１の素材であるガラス・エポキシ樹
脂よりも良く、さらにその厚さに比例して水分が透過し
にくくなるためである。また、半導体チップ２と基板１
間の熱膨張係数の差によって生じた応力などが半導体チ
ップ２に加えられた場合には、半導体チップ２下面全面
に応力を分散して１つのハンダバンプ３当りの応力を緩
和する効果があるが、その効果は封止樹脂７の厚みに比
例して大きくなるため、半導体チップ２と基板１の接続
強度はより向上する。
【００４２】以上のように本発明のワイヤレスチップ実
装基板１では、基板１の回路対面部５に凹面部６が設け
られているため、回路対面部５に反りが生じていても基
板１への半導体チップ２実装時に半導体チップ２を破壊
することなく、迅速かつ容易に実装を行え、さらに実装
後における耐湿性および接続強度の信頼性を向上するこ
とができる。
【００４３】図６から図８は第１図に示す基板１の応用
例の断面図である。
【００４４】図６に示すように、本発明の適用は３層の
ビルドアップ基板に限られず、導体層１０と絶縁層１１
を積み重ねる回数を変えることで層数を変化させてもよ
く、さらに、コア基板９の上層だけでなく下層に積み重
ねてもよい。
【００４５】また、基板１のコア基板９の素材には前述
のガラス・エポキシの他に、セラミック系のアルミナや
ガラスセラミックなどの絶縁材を用いてもよく、可とう
性のある素材を用いればフレキシブル・ビルドアップ基
板を形成することもできる。
【００４６】次に図７に示すように、ハンダバンプ３を
介して接続されるフリップチップの代わりに、金やプラ
チナなどのビームリード１５を使用して熱圧着接続する
ビームリードチップとしても、上記と同様の効果を得る
ことができる。
【００４７】また図８に示すように、基板１の回路対面
部５と接続パッド４の表面にソルダ・レジスト１２をコ
ーティングしないことのみによって、基板１に凹面部６
を形成してもよい。この場合でも、凹面部６は接続パッ
ド４の厚さである１０μｍ〜２０μｍ程度の深さを有
し、半導体チップ２底面と凹面部６の間隙はハンダバン
プ３やビームリード１５の高さを加算すると４０μｍ〜
７０μｍとなるので、半導体チップ２実装時の半導体チ
ップ２破壊の防止、封止樹脂７の流入の迅速・容易化、
実装後の信頼性向上を図ることができ、加えて、基板１
表面の一部にソルダ・レジスト１２がコーティングされ
ないようにするだけで凹面部６を形成できるため、凹面
部６の形成を簡略化することができ、基板１を容易に製
造することができる。
【００４８】なお、本実施形態ではビルドアップ基板が
用いられているが、基板１はビルドアップ基板に限ら
ず、従来のプリント配線基板やフレキシブル基板であっ
ても、回路対面部５に凹面部６が設けられていれば、上
記と同様の効果を得ることができる。
【００４９】また、本実施形態における基板１では基板
１を形成する工程中において凹面部６を設けたが、凹面
部６を有しない従来のような基板を作成した後に、フラ
イスやレーザカッタなどを用いて、基板１の回路対面部
５を上述と同様になるように切削し、基板１の回路対面
部５に凹面部６を形成してもよい。この方法によれば、
基板１が基板形成時に凹面部６を形成するようなビルド
アップ基板でなく、従来のプリント配線基板等である場
合でも、回路対面部５に凹面部６を形成することができ
る。
【００５０】（第２の実施形態）図９は、本発明のワイ
ヤレスチップ実装基板の第２の実施例の平面図であり、
図１０は図９に示すワイヤレスチップ実装基板の断面図
である。図９および図１０において第１の実施形態と同
様の構成については図１または図２で用いた符号と同じ
符号を付しており、それらの構成の説明は省略する。
【００５１】本実施形態の基板１における凹面部６は、
図９および図１０に示すように、凹面部６の一部が半導
体チップ２の外縁よりも外側に露出して形成されてい
る。これにより、基板１と半導体チップ２の間隙内へ封
止樹脂７を流し込むための流入口１６が形成される。流
入口１６を形成するのは図１０および図１１に示すよう
に半導体チップ２の片端１ヶ所でもよいし、あるいは両
端２ヶ所でもよい。
【００５２】第１の実施形態における凹面部６は回路対
面部５だけであったのに対し、本実施形態ではさらに半
導体チップ２の外縁下部までも凹面部６が露出して形成
されているため、封止樹脂７の流入口１６がより広く形
成されていることから、封止樹脂７を流入する際の摩擦
抵抗をより減少することができる。また、流入口１６を
図９および図１０のように２ヶ所設ければ、片方から封
止樹脂７を流入すると他方が空気孔の役割をし、空気が
抜けやすくなるため、基板１と半導体チップ２の間隙へ
の封止樹脂７の流し込みをより短時間で行え、かつ封止
樹脂７中に気泡が残存しにくくなり、空洞の発生を防
ぐ。さらに、両方の流入口１６から封止樹脂７を同時に
流入すれば、封止樹脂７の流入時間を一層短くすること
ができる。
【００５３】以上のように、本実施形態のワイヤレスチ
ップ実装基板１は、第１の実施形態の効果に加えて、基
板１と半導体チップ２の間隙への封止樹脂７の流し込み
をより一層迅速かつ容易に行うことができる。
【００５４】図１１は本発明の本実施形態に示す流入口
の応用例を示す平面図である。
【００５５】図１１に示すように、封止樹脂７の流入口
１６を半導体チップ２外縁の４隅から露出して設けても
よい。このような構成は、半導体チップ２の４辺にハン
ダバンプ３やビームリードが設けられており、図９に示
すような幅広の流入口１６を設けられないときに有用で
ある。これにより、１つ当りの流入口１６の幅が狭い場
合でも、４つの流入口１６を設けることによって前述と
同様に封止樹脂７の流入時間を短くすることができる。
さらに、４方向から封止樹脂７を流入することによって
封止樹脂７中への気泡混入を防ぎ、空洞化をより良好に
防止することができる。
【００５６】（第３の実施形態）図１２は本発明のワイ
ヤレスチップ実装基板の第３の実施形態の断面図であ
り、図１３は図１２に示すワイヤレスチップ実装基板の
平面図である。本実施形態の説明においても、図１２お
よび図１３において第１の実施形態と同様の構成につい
ては図１または図２で用いた符号と同じ符号を付してお
り、それらの構成の説明は省略する。
【００５７】図１２および図１３に示すように、本実施
形態においては基板１の凹面部６の底部に複数の凹部１
７が平行に設けられることによって平行凹凸１８が形成
されている。接続パッド４の外表面から平行凹凸１８の
凹部１７までの深さ、すなわち凹面部６の最大深さは約
５０μｍに設けられ、平行凹凸１８の凸部１９の高さは
凹部１７から約２０μｍに設けられている。つまり、凹
面部６の最小深さである、接続パッド４の外表面から凸
部１９までの深さは約３０μｍである。これにより、基
板１への封止樹脂７の接触面積が増加することから、基
板１と半導体チップ２の接続強度も増加する。
【００５８】したがって、本実施形態では第１の実施形
態での効果に加えて、基板１と半導体チップ２の接続信
頼性をさらに向上させることができる。
【００５９】図１４は本発明の本実施形態における凹凸
の応用例を示す平面図である。
【００６０】図１４に示すように、凹部２０が格子状に
設けられることにより格子状凹凸２１が形成されてい
る。
【００６１】このように、凹部２０を格子状に設けるこ
とにより、基板１と封止樹脂７との接触面積をより一層
増加させることができ、それにともなって、基板１と半
導体チップ２の接続信頼性を一層向上させることができ
る。
【００６２】なお、基板１の凹面部６に本実施形態の凹
凸１８、２１を設ける場合には、第２実施形態で示した
封止樹脂７の流入口１６を併せて設けることが望まし
い。本実施形態の基板１においても、凹面部６の有する
最小深さは３０μｍであるので、基板１と半導体チップ
２の間隙へ封止樹脂７の流し込む際に封止樹脂７中に気
泡が混入しにくく、空洞化を防いでいる。しかしなが
ら、流入口１６を併せて設けることで、凹面部６の上か
ら封止樹脂７が注がれるのではなく、凹面部６の下面か
ら封止樹脂７を注入して空気を逃しながら間隙に封止樹
脂７を充填できるので、凹部１７、２０に気泡を残存さ
せずに一層確実に封止樹脂７を流入できる。
【００６３】以上のように、基板１の凹面部６に凹凸１
８、２１を設ける際に封止樹脂７の流入口１６を併設す
れば、凹部１７、２０に気泡が残存しまうおそれを、よ
り一層防止することができる。
【００６４】
【発明の効果】本発明のワイヤレスチップ実装基板は、
ワイヤレスチップ実装基板の回路対面部に、接続パッド
の外表面よりも低い凹面部が設けられていることで、基
板の回路対面部に反りが生じていても基板への半導体チ
ップ実装時に半導体チップを破壊することなく、迅速か
つ容易に実装を行え、さらに実装後における耐湿性およ
び接続強度の信頼性を向上することができる。
【００６５】また、凹面部が、回路対面部の表面が除去
されることにより形成されることにより、基板が基板形
成時に凹面部を形成するようなビルドアップ基板でな
く、従来のプリント配線基板等である場合でも、回路対
面部に凹面部を形成することができる。
【００６６】さらに、表面にソルダ・レジストがコーテ
ィングされたワイヤレスチップ実装基板においては、回
路対面部にはソルダ・レジストがコーティングされない
ことにより接続パッドの外表面よりも低い凹面部が形成
されていることにより、回路対面部と接続パッドにソル
ダ・レジストがコーティングされないようにするだけで
凹面部を形成できるため、凹面部の形成をより簡略化す
ることができる。
【００６７】また、凹面部の一部が半導体チップの外縁
よりも外側に露出して設けられることにより、半導体チ
ップの外縁下部にも凹面部が形成されているため、ワイ
ヤレスチップ実装基板と半導体チップの間隙への封止樹
脂の流し込むための流入口が形成され、より一層迅速か
つ容易に封止樹脂の流し込みを行うことができる。
【００６８】加えて、流入口を２以上形成することによ
り、ワイヤレスチップ実装基板と半導体チップの間隙へ
の封止樹脂の流し込みをさらに短時間で行え、かつ封止
樹脂中に気泡が残存しにくくなり、空洞の発生を防ぐこ
とができる。
【００６９】さらに、凹面部の底部に凹凸を設けること
により、ワイヤレスチップ実装基板への封止樹脂の接触
面積が増加し、ワイヤレスチップ実装基板と半導体チッ
プの接続強度が増加するので、ワイヤレスチップ実装基
板と半導体チップの接続信頼性をさらに向上させること
ができる。
【００７０】本発明のワイヤレスチップ実装構造は、ワ
イヤレスチップ実装基板の回路対面部に接続パッドの外
表面よりも低い凹面部が形成され、半導体チップとワイ
ヤレスチップ実装基板の間隙に封止樹脂が充填されてい
るので、基板の回路対面部に反りが生じていても基板へ
の半導体チップ実装時に半導体チップを破壊することな
く、迅速かつ容易に実装を行え、さらに実装後における
耐湿性および接続強度の信頼性を向上することができ
る。
【００７１】本発明のワイヤレスチップ実装基板の製造
方法は、ワイヤレスチップ実装基板の回路対面部に接続
パッドの外表面よりも低い凹面部を形成する工程を有す
るので、基板の回路対面部に反りが生じていても基板へ
の半導体チップ実装時に半導体チップを破壊することな
く、かつ迅速に実装を行え、さらに実装後における耐湿
性および接続強度の信頼性を向上することができるワイ
ヤレスチップ実装基板を製造することができる。
【図面の簡単な説明】
【図１】本発明のワイヤレスチップ実装基板の第１の実
施形態の断面図である。
【図２】図１に示したワイヤレスチップ実装基板の平面
図である。
【図３】従来の３層ビルドアップ基板の一連の製造工程
を説明する断面図である。
【図４】図１に示したワイヤレスチップ実装基板の製造
方法の一部を説明する断面図である。
【図５】図１に示したワイヤレスチップ実装基板の回路
対面部に凸向きに反りが生じている状態を示す断面図で
ある。
【図６】図１に示したワイヤレスチップ実装基板の応用
例の断面図である。
【図７】図１に示したワイヤレスチップ実装基板の応用
例の断面図である。
【図８】図１に示したワイヤレスチップ実装基板の応用
例の断面図である。
【図９】本発明のワイヤレスチップ実装基板の第２の実
施例の平面図である。
【図１０】図９に示したワイヤレスチップ実装基板の断
面図である。
【図１１】本発明の第２の実施形態における流入口の応
用例を示す平面図である。
【図１２】本発明のワイヤレスチップ実装基板の第３の
実施形態の断面図である。
【図１３】図１２に示したワイヤレスチップ実装基板の
平面図である。
【図１４】本発明の本実施形態における凹凸溝の応用例
を示す平面図である。
【図１５】従来のワイヤレスチップ実装基板を示す断面
図である。
【図１６】図１５に示したワイヤレスチップ実装基板の
回路対面部に、凸向きに反りが生じている状態を示す断
面図である。
【符号の説明】
１ ワイヤレスチップ実装基板 ２ ワイヤレス半導体チップ ２ａ 回路素子面 ３ ハンダバンプ ４ 接続パッド ５ 回路対面部 ６ 凹面部 ７ 封止樹脂 ８ 従来の３層ビルドアップ基板 ９ コア基板 １０ 導体層 １０ａ 第１の導体層 １０ｂ 第２の導体層 １０ｃ 第３の導体層 １１ 絶縁層 １１ａ 第１の絶縁層 １１ｂ 第２の絶縁層 １２ ソルダ・レジスト １３ 配線パターン １４ ビア １４ａ ビア穴 １５ ビームリード １６ 流入口 １７ 凹部 １８ 平行凹凸 １９ 凸部 ２０ 凹部 ２１ 格子状凹凸

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップが接続される接続パッドを
    表面に有するワイヤレスチップ実装基板において、 前記半導体チップが、その回路素子面を前記ワイヤレス
    チップ実装基板に対面させて接続された時に前記回路素
    子面に対面する回路対面部に、前記接続パッドの外表面
    よりも低い凹面部が形成されていることを特徴とするワ
    イヤレスチップ実装基板。
  2. 【請求項２】 前記凹面部が、前記回路対面部の表面が
    除去されることにより形成されている請求項１記載のワ
    イヤレスチップ実装基板。
  3. 【請求項３】 ワイヤレスチップが接続される接続パッ
    ドと、前記接続パッドの外表面を除いた部位にコーティ
    ングされるソルダ・レジストを有するワイヤレスチップ
    実装基板において、 前記半導体チップが、その回路素子面を前記ワイヤレス
    チップ実装基板に対面させて接続された時に前記回路素
    子面に対面する回路対面部には、前記ソルダ・レジスト
    がコーティングされないことにより、前記接続パッドの
    外表面よりも低い凹面部が形成されていることを特徴と
    するワイヤレスチップ実装基板。
  4. 【請求項４】 前記凹面部の一部が前記半導体チップの
    外縁よりも外側に露出して形成されることにより、前記
    半導体チップと前記ワイヤレスチップ実装基板の間隙に
    充填される封止樹脂を流入するための流入口が形成され
    ている請求項１から３のいずれか１項記載のワイヤレス
    チップ実装基板。
  5. 【請求項５】 前記流入口が２以上形成されている請求
    項４記載のワイヤレスチップ実装基板。
  6. 【請求項６】 前記凹面部の底部に凹凸が設けられてい
    る請求項１から５のいずれか１項記載のワイヤレスチッ
    プ実装基板。
  7. 【請求項７】 前記ワイヤレスチップ実装基板が、ビル
    ドアップ基板である請求項１から６のいずれか１項記載
    のワイヤレスチップ実装基板。
  8. 【請求項８】 ワイヤレスチップ実装基板の表面の接続
    パッドに、半導体チップが、その回路素子面を前記ワイ
    ヤレスチップ実装基板に対面させて接続されたワイヤレ
    スチップ実装構造において、 前記回路素子面に対面する前記ワイヤレスチップ実装基
    板の回路対面部に、前記接続パッドの外表面よりも低い
    凹面部が形成され、前記半導体チップと前記ワイヤレス
    チップ実装基板の間隙に封止樹脂が充填されていること
    を特徴とするワイヤレスチップ実装構造。
  9. 【請求項９】 前記凹面部の一部が前記半導体チップの
    外縁よりも外側に露出して形成されることにより、前記
    半導体チップと前記ワイヤレスチップ実装基板の間隙に
    充填される前記封止樹脂を流入するための流入口が形成
    されている請求項８記載のワイヤレスチップ実装構造。
  10. 【請求項１０】 前記流入口が２以上形成されている請
    求項９記載のワイヤレスチップ実装構造。
  11. 【請求項１１】 前記凹面部の底部に凹凸が設けられて
    いる請求項８から１０のいずれか１項記載のワイヤレス
    チップの実装構造。
  12. 【請求項１２】 前記接続パッドに接続される前記半導
    体チップは、フリップチップである請求項８から１１の
    いずれか１項記載のワイヤレスチップ実装構造。
  13. 【請求項１３】 前記接続パッドに接続される前記半導
    体チップは、ビームリードチップである請求項８から１
    １のいずれか１項記載のワイヤレスチップ実装構造。
  14. 【請求項１４】 ワイヤレスチップが接続される接続パ
    ッドを表面に有するワイヤレスチップ実装基板の製造方
    法において、 前記半導体チップが、その回路素子面を前記ワイヤレス
    チップ実装基板に対面させて接続された時に前記回路素
    子面に対面する回路対面部に、前記接続パッドの外表面
    よりも低い凹面部を形成する工程を有することを特徴と
    するワイヤレスチップ実装基板の製造方法。
JP8332205A 1996-12-03 1996-12-12 ワイヤレスチップ実装基板、ワイヤレスチップ実装構造および前記ワイヤレスチップ実装基板の製造方法 Pending JPH10173089A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8332205A JPH10173089A (ja) 1996-12-12 1996-12-12 ワイヤレスチップ実装基板、ワイヤレスチップ実装構造および前記ワイヤレスチップ実装基板の製造方法
TW086117969A TW392315B (en) 1996-12-03 1997-11-28 Boards mounting with chips, mounting structure of chips, and manufacturing method for boards mounting with chips
US08/980,914 US6094354A (en) 1996-12-03 1997-12-01 Chip component mounting board, chip component mounting structure, and method of manufacturing chip component mounting board
KR1019970065552A KR100253521B1 (ko) 1996-12-03 1997-12-03 칩 부품 탑재 기판, 칩 부품 탑재 구조, 및칩 부품 탑재 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8332205A JPH10173089A (ja) 1996-12-12 1996-12-12 ワイヤレスチップ実装基板、ワイヤレスチップ実装構造および前記ワイヤレスチップ実装基板の製造方法

Publications (1)

Publication Number Publication Date
JPH10173089A true JPH10173089A (ja) 1998-06-26

Family

ID=18252360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8332205A Pending JPH10173089A (ja) 1996-12-03 1996-12-12 ワイヤレスチップ実装基板、ワイヤレスチップ実装構造および前記ワイヤレスチップ実装基板の製造方法

Country Status (1)

Country Link
JP (1) JPH10173089A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230353A (ja) * 1985-07-31 1987-02-09 Oki Electric Ind Co Ltd 樹脂封止用回路基板
JPH0319246A (ja) * 1989-06-15 1991-01-28 Narumi China Corp セラミックパッケージ
JPH08181251A (ja) * 1994-12-27 1996-07-12 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6230353A (ja) * 1985-07-31 1987-02-09 Oki Electric Ind Co Ltd 樹脂封止用回路基板
JPH0319246A (ja) * 1989-06-15 1991-01-28 Narumi China Corp セラミックパッケージ
JPH08181251A (ja) * 1994-12-27 1996-07-12 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板
JPH08195414A (ja) * 1995-01-12 1996-07-30 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
US6476331B1 (en) Printed circuit board for semiconductor package and method for manufacturing the same
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
KR100253521B1 (ko) 칩 부품 탑재 기판, 칩 부품 탑재 구조, 및칩 부품 탑재 기판 제조 방법
US8669653B2 (en) Semiconductor device having electronic component in through part, electronic device, and manufacturing method of semiconductor
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
US10045436B2 (en) Printed circuit board and method of manufacturing the same
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
JP2005108898A (ja) 半導体装置内蔵基板及びその製造方法
JPH0936549A (ja) ベアチップ実装用プリント基板
JPH11233678A (ja) Ｉｃパッケージの製造方法
JP2004319848A (ja) 半導体装置およびその製造方法
US6329228B1 (en) Semiconductor device and method of fabricating the same
US20080145975A1 (en) Method for fabricating circuit board structure with embedded semiconductor chip
JP6678090B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
KR20000041683A (ko) 인쇄회로기판 제조방법
JP2007059767A (ja) アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
US8334590B1 (en) Semiconductor device having insulating and interconnection layers
JPH10233463A (ja) 半導体装置およびその製造方法
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
US20080217751A1 (en) Substrate for mounting semiconductor element and method of manufacturing the same
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법