JP2020031130A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020031130A
JP2020031130A JP2018155594A JP2018155594A JP2020031130A JP 2020031130 A JP2020031130 A JP 2020031130A JP 2018155594 A JP2018155594 A JP 2018155594A JP 2018155594 A JP2018155594 A JP 2018155594A JP 2020031130 A JP2020031130 A JP 2020031130A
Authority
JP
Japan
Prior art keywords
conductor layer
substrate
semiconductor element
insulating substrate
laminated substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018155594A
Other languages
English (en)
Inventor
良輔 椎崎
Ryosuke Shiizaki
良輔 椎崎
明徳 榊▲原▼
Akinori Sakakibara
明徳 榊▲原▼
真悟 土持
Shingo TSUCHIMOCHI
真悟 土持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018155594A priority Critical patent/JP2020031130A/ja
Priority to US16/520,428 priority patent/US20200066647A1/en
Priority to CN201910771192.9A priority patent/CN110858577B/zh
Priority to DE102019122468.3A priority patent/DE102019122468A1/de
Publication of JP2020031130A publication Critical patent/JP2020031130A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】絶縁基板に生じる反りを低減する。【解決手段】本明細書が開示する半導体装置は、半導体素子と半導体素子が配置された積層基板とを備える。積層基板は、絶縁基板と、当該絶縁基板の一方側に位置する第１導体層と、当該絶縁基板の他方側に位置するとともに第１導体層よりも体積の小さい第１導体層とを有する。絶縁基板の材料は、第１導体層の材料及び第１導体層の材料よりも線膨張係数が小さく、且つ、剛性が高い。また、絶縁基板の一方側には、第１導体層の側面に沿って突出する突出部が設けられている。【選択図】図２

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１には、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子が配置された積層基板とを備える。積層基板は、絶縁基板と、絶縁基板の両面に設けられた導体層とを有する。
特開２０１３−０７４２５４号公報
一般に、半導体装置では、通電に伴ってその温度が上昇し、その温度上昇に応じた熱膨張が各々の構成部材に生じる。このとき、積層基板では、絶縁基板を挟んで対向する二つの導体層がそれぞれ熱膨張して、積層基板に反りが生じることがある。特に、二つの導体層の体積が互いに異なっていると、二つの導体層に挟持された絶縁基板には、熱膨張した各々の導体層から大きさの異なる力が作用する。この場合、絶縁基板（即ち、積層基板）に比較的に大きな反りが生じ得る。特に、絶縁基板は、各々の導体層よりも線膨張係数が小さく、且つ、剛性が高い。そのことから、絶縁基板に大きな反りが生じてしまうと、絶縁基板の内部に過大な応力が発生するおそれがある。従って、本明細書は、絶縁基板（即ち、積層基板）に生じる反りを低減し得る技術を提供する。
本明細書が開示する半導体装置は、半導体素子と半導体素子が配置された積層基板とを備える。積層基板は、絶縁基板と、当該絶縁基板の一方側に位置する第１導体層と、当該絶縁基板の他方側に位置するとともに第１導体層よりも体積の小さい第２導体層とを有する。絶縁基板の材料は、第１導体層の材料及び第２導体層の材料よりも線膨張係数が小さく、且つ、剛性が高い。また、絶縁基板の一方側には、第１導体層の側面に沿って突出する突出部が設けられている。
上記した半導体装置では、絶縁基板の一方側に、第１導体層の側面に沿って突出する突出部が設けられている。絶縁基板は、第１導体層よりも線膨張係数が小さく、剛性も高いため、絶縁基板の突出部によって、第１導体層の熱膨張を抑止することができる。特に、第１導体層の体積は第２導体層の体積よりも大きいので、第１導体層には、第２導体層よりも大きな熱膨張が生じ得る。従って、熱膨張が比較的に大きい第１導体層の熱膨張が抑制されることで、二つの導体層の熱膨張差に起因する絶縁基板の反りが低減される。
本実施例の半導体装置１０の外観を示す上面図。 図１のＩＩ−ＩＩ線における断面図。 封止体１６を省略して、半導体装置１０の内部構造を示す分解図。 半導体装置１０の回路構造を示す回路図。 第１積層基板２０の第１内側導体層２６を示す上面斜視図。 第１積層基板２０の第１外側導体層２４を示す下面斜視図。 第２積層基板３０の第２内側導体層３６を示す上面斜視図。 第３積層基板４０の第３内側導体層４６を示す上面斜視図。 封止体１６を省略した、図２のＩＸ部の拡大図。 突出部２２ａの変形例を示す断面図。 突出部２２ａの変形例を示す下面図。 突出部２２ａの変形例を示す下面図。
本技術の一実施形態では、積層基板を平面視したときに、第１導体層は、複数の角部を有する多角形状を有し、複数の角部の各々が、突出部に接触してもよい。第１導体層の角部には、特に応力の集中が生じ易い。そのような第１導体層の角部に対して突出部を設けることによって、絶縁基板に生じる反りを効果的に低減することができる。
上記した実施形態では、積層基板を平面視したときに、突出部は、角部に接触する第１部分と、第１部分から第１導体層の外周縁に沿って延びる第２部分とを有していてもよい。この場合、第１導体層の外周縁に沿う方向に垂直な断面に関して、第１部分の断面積は第２部分の断面積よりも大きくてもよい。このような構成によると、第１導体層の角部に接触する第１部分において、突出部の強度（剛性）を高めることができる。
本技術の一実施形態では、積層基板を平面視したときに、突出部は、第１導体層を取り囲むように、第１導体層の外周縁の全体に亘って連続的に延びていてもよい。このような構成によると、突出部の全体としての剛性が高くなり、突出部による第１導体層の熱膨張を抑制する効果が高められる。
本技術の一実施形態では、積層基板を平面視したときに、突出部の少なくとも一部は、第２導体層の外周縁よりも外側に位置していてもよい。この場合、突出部によって、第２導体層の端部付近の絶縁基板の剛性が高められる。これにより、第２導体層の熱膨張が抑制される。
本技術の一実施形態では、突出部の高さは、第１導体層の高さと実質的に等しくてもよい。この場合、突出部の体積が大きくなり、比較的に剛性も高くなる。これにより、突出部が第１導体層の熱膨張を抑制する効果が高められる。
本技術の一実施形態では、絶縁基板は、セラミック材料で構成されていてもよい。
図面を参照して、実施例の半導体装置１０について説明する。半導体装置１０は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の少なくとも一部を構成することができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。
図１−図４に示すように、半導体装置１０は、第１半導体素子１２と、第２半導体素子１４と、封止体１６とを備える。第１半導体素子１２及び第２半導体素子１４は、封止体１６の内部に封止されている。封止体１６は、絶縁材料で構成されている。特に限定されないが、本実施例における封止体１６は、例えばエポキシ樹脂といった熱硬化樹脂で構成されている。封止体１６は、概して板形状を有しており、表面１６ａと、表面１６ａの反対側に位置する裏面１６ｂとを有する。
第１半導体素子１２は、表面電極１２ａと、裏面電極１２ｂと、複数の信号電極１２ｃとを有する。表面電極１２ａ及び複数の信号電極１２ｃは、第１半導体素子１２の表面に位置しており、裏面電極１２ｂは、第１半導体素子１２の裏面に位置している。第１半導体素子１２は、表面電極１２ａと裏面電極１２ｂとの間を導通及び遮断するスイッチング素子である。特に限定されないが、本実施例における第１半導体素子１２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であって、表面電極１２ａはエミッタ電極であり、裏面電極１２ｂはコレクタ電極である。また、第１半導体素子１２には、ＩＧＢＴに加えて、還流ダイオード１２ｄが内蔵されている。なお、他の実施形態として、第１半導体素子１２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であってもよい。この場合、表面電極１２ａはソース電極であり、裏面電極１２ｂはドレイン電極であってよい。
同様に、第２半導体素子１４は、表面電極１４ａと、裏面電極１４ｂと、複数の信号電極１４ｃとを有する。表面電極１４ａ及び複数の信号電極１４ｃは、第２半導体素子１４の表面に位置しており、裏面電極１４ｂは、第２半導体素子１４の裏面に位置している。第２半導体素子１４は、表面電極１４ａと裏面電極１４ｂとの間を導通及び遮断するスイッチング素子である。特に限定されないが、本実施例における第２半導体素子１４は、ＩＧＢＴであって、表面電極１４ａはエミッタ電極であり、裏面電極１４ｂはコレクタ電極である。また、第２半導体素子１４にも、ＩＧＢＴに加えて、還流ダイオード１４ｄが内蔵されている。なお、第２半導体素子１４もまた、ＭＯＳＦＥＴであってよく、表面電極１２ａがソース電極であって、裏面電極１２ｂがドレイン電極であってよい。
特に限定されないが、本実施例における第１半導体素子１２と第２半導体素子１４は、同じ構造を有しており、互いに反転させた姿勢で配置されている。但し、他の実施形態として、第１半導体素子１２と第２半導体素子１４は、互いに異なる構造を有してもよい。例えば、第１半導体素子１２と第２半導体素子１４は、互いに異なる構造のスイッチング素子であってもよい。あるいは、第１半導体素子１２がスイッチング素子であって、第２半導体素子１４がダイオード素子であってもよい。第１半導体素子１２と第２半導体素子１４には、様々な種類のパワー半導体素子を採用することができる。
半導体装置１０は、第１積層基板２０と、第２積層基板３０と、第３積層基板４０とをさらに備える。第１積層基板２０は、第２積層基板３０及び第３積層基板４０よりも大きく、第１半導体素子１２及び第２半導体素子１４の両者が、第１積層基板２０上に配置されている。第１積層基板２０は、第１半導体素子１２を介して第２積層基板３０に対向している。即ち、第１半導体素子１２は、第１積層基板２０と第２積層基板３０との間に配置されている。第１積層基板２０は、第２半導体素子１４を介して第３積層基板４０に対向している。即ち、第２半導体素子１４は、第１積層基板２０と第３積層基板４０との間に配置されている。
第１積層基板２０は、第１絶縁基板２２と、第１絶縁基板２２の一方側に設けられた第１外側導体層２４と、第１絶縁基板２２の他方側に設けられた第１内側導体層２６とを有する。第１内側導体層２６は、封止体１６の内部において、第１半導体素子１２及び第２半導体素子１４に電気的に接続されている。一方、第１外側導体層２４は、封止体１６の裏面１６ｂにおいて外部に露出されている。これにより、第１積層基板２０は、電気回路の一部を構成するだけでなく、第１半導体素子１２及び第２半導体素子１４の熱を外部へ放出する放熱板としても機能する。また、第１内側導体層２６は、第１外側導体層２４よりも体積が小さい。言い換えると、第１外側導体層２４は第１内側導体層２６よりも体積が大きい。従って、第１積層基板２０の放熱効果を向上させることができる。ここで、第１外側導体層２４は、本明細書が開示する技術における「第１導体層」の一例であり、第１内側導体層２６は、本明細書が開示する技術における「第２導体層」の一例である。
図５に示すように、第１積層基板２０の第１内側導体層２６は、第１絶縁基板２２上において互いに隔離された複数の領域２６ａ、２６ｂ、２６ｃを有する。複数の領域２６ａ、２６ｂ、２６ｃには、主領域２６ａと、複数の信号領域２６ｂと、フローティング領域２６ｃとが含まれる。主領域２６ａは、第１半導体素子１２の表面電極１２ａ及び第２半導体素子１４の裏面電極１４ｂに電気的に接続されている。これにより、第１半導体素子１２と第２半導体素子１４は、第１内側導体層２６の主領域２６ａを介して互い接続されている。複数の信号領域２６ｂは、第１半導体素子１２の複数の信号電極１２ｃにそれぞれ電気的に接続されている。一例ではあるが、本実施例では、第１半導体素子１２と第２半導体素子１４が、第１積層基板２０の第１内側導体層２６へ直接的にはんだ付けされている。但し、他の実施形態として、第１半導体素子１２と第２半導体素子１４の少なくとも一方が、第１積層基板２０の第１内側導体層２６へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。
図２、図６に示すように、第１積層基板２０の第１絶縁基板２２は、第１絶縁基板２２の一方側に設けられた突出部２２ａをさらに有する。突出部２２ａは、第１絶縁基板２２から第１外側導体層２４の側面に沿って突出している（図２参照）。一例ではあるが、突出部２２ａは、概して枠形状を有している。突出部２２ａは、第１絶縁基板２２と一体の部材として構成されることができる。
第２積層基板３０は、第２絶縁基板３２と、第２絶縁基板３２の一方側に設けられた第２外側導体層３４と、第２絶縁基板３２の他方側に設けられた第２内側導体層３６とを有する。第２内側導体層３６は、封止体１６の内部において、第１半導体素子１２に電気的に接続されている。一方、第２外側導体層３４は、封止体１６の表面１６ａにおいて外部に露出されている。これにより、第２積層基板３０は、電気回路の一部を構成するだけでなく、第１半導体素子１２の熱を外部へ放出する放熱板としても機能する。
図７に示すように、第２積層基板３０の第２内側導体層３６は、単一の領域のみを有する。単一の第２内側導体層３６は、第１半導体素子１２の裏面電極１２ｂに電気的に接続されている。これにより、第２積層基板３０の第２内側導体層３６は、第１半導体素子１２を介して、第１積層基板２０の第１内側導体層２６の主領域２６ａに電気的に接続されている。一例ではあるが、本実施例では、第１半導体素子１２が、第２積層基板３０の第２内側導体層３６へ直接的にはんだ付けされている。但し、他の実施形態として、第１半導体素子１２は、第２積層基板３０の第２内側導体層３６へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。また、第２積層基板３０の第２内側導体層３６は、第１積層基板２０の第１内側導体層２６と同様に、第２絶縁基板３２上において互いに隔離された複数の領域を有してもよい。
第３積層基板４０は、第３絶縁基板４２と、第３絶縁基板４２の一方側に設けられた第３外側導体層４４と、第３絶縁基板４２の他方側に設けられた第３内側導体層４６とを有する。第３内側導体層４６は、封止体１６の内部において、第２半導体素子１４に電気的に接続されている。一方、第３外側導体層４４は、封止体１６の表面１６ａにおいて外部に露出されている。これにより、第３積層基板４０は、電気回路の一部を構成するだけでなく、第２半導体素子１４の熱を外部へ放出する放熱板としても機能する。特に限定されないが、本実施例では、第３積層基板４０のサイズが、第２積層基板３０のサイズよりも大きい。但し、第３積層基板４０のサイズは、第２積層基板３０のサイズと同じであってもよいし、第２積層基板３０のサイズよりも小さくてもよい。
図８に示すように、第３積層基板４０の第３内側導体層４６は、第３絶縁基板４２上において互いに隔離された複数の領域４６ａ、４６ｂ、４６ｃを有する。複数の領域４６ａ、４６ｂ、４６ｃには、主領域４６ａと、複数の信号領域４６ｂと、フローティング領域４６ｃとが含まれる。主領域４６ａは、第２半導体素子１４の表面電極１４ａに接続されている。これにより、第３積層基板４０の第３内側導体層４６は、第２半導体素子１４を介して、第１積層基板２０の第１内側導体層２６の主領域２６ａに電気的に接続されている。複数の信号領域４６ｂは、第２半導体素子１４の複数の信号電極１４ｃにそれぞれ電気的に接続されている。一例ではあるが、本実施例では、第２半導体素子１４が、第３積層基板４０の第３内側導体層４６へ直接的にはんだ付けされている。但し、他の実施形態として、第２半導体素子１４は、第３積層基板４０の第３内側導体層４６へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。
一例ではあるが、本実施例における三つの積層基板２０、３０、４０の各々は、ＤＢＣ（Direct Bonded Copper）基板である。絶縁基板２２、３２、４２は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といった、セラミックで構成されている。また、外側導体層２４、３４、４４及び内側導体層２６、３６、４６は、銅で構成されている。絶縁基板２２、３２、４２は、外側導体層２４、３４、４４及び内側導体層２６、３６、４６よりも線膨張係数が小さく、且つ、剛性が高い材料によって構成されている。但し、三つの積層基板２０、３０、４０の各々は、ＤＢＣ基板に限定されず、例えばＤＢＡ（Direct Bonded Aluminum）基板であってもよい。あるいは、絶縁基板２２、３２、４２は、ＤＢＣ基板又はＤＢＡ基板とは異なる構造を有してもよい。積層基板２０、３０、４０の各構成は特に限定されない。三つの積層基板２０、３０、４０の各々は、絶縁材料で構成された絶縁基板２２、３２、４２と、金属といった導体で構成された外側導体層２４、３４、４４及び内側導体層２６、３６、４６を有すればよい。そして、第１積層基板２０の第１絶縁基板２２と各導体層２４、２６との間、第２積層基板３０の絶縁基板３２と各導体層３４、３６との間、及び、第３積層基板４０の絶縁基板４２と各導体層４４、４６との間の接合構造についても、特に限定されない。
図１、図３、図４に示すように、半導体装置１０は、第１電力端子５２と第２電力端子５４と第３電力端子５６とをさらに備える。これら三つの電力端子５２、５４、５６は、封止体１６から同じ方向へ突出しており、互いに平行に延びている。三つの電力端子５２、５４、５６は、銅又はその他の金属といった、導体で構成されている。特に限定されないが、半導体装置１０の製造段階において、三つの電力端子５２、５４、５６は、単一のリードフレームによって用意されてもよい。
第１電力端子５２は、封止体１６の内部において、第１積層基板２０に電気的に接続されている。詳しくは、第１電力端子５２は、第１積層基板２０と第３積層基板４０との間において、第１積層基板２０の第１内側導体層２６の主領域２６ａに接合されている。これにより、第１電力端子５２は、第１内側導体層２６の主領域２６ａを介して、第１半導体素子１２の表面電極１２ａ及び第２半導体素子１４の裏面電極１２ｂに電気的に接続されている。
第２電力端子５４は、封止体１６の内部において、第２積層基板３０に電気的に接続されている。詳しくは、第２電力端子５４は、第１積層基板２０と第２積層基板３０との間において、第２積層基板３０の第２内側導体層３６に接合されている。これにより、第２電力端子５４は、第２内側導体層３６を介して、第１半導体素子１２の裏面電極１２ｂに電気的に接続されている。
第３電力端子５６は、封止体１６の内部において、第３積層基板４０に電気的に接続されている。詳しくは、第３電力端子５６は、第１積層基板２０と第３積層基板４０との間において、第３積層基板４０の第３内側導体層４６に接合されている。これにより、第３電力端子５６は、第３内側導体層４６を介して、第２半導体素子１４の表面電極１４ａに電気的に接続されている。
図１、図３、図４に示すように、半導体装置１０は、複数の第１信号端子５８と複数の第２信号端子６０とをさらに備える。これら信号端子５８、６０は、封止体１６から同じ方向へ突出しており、互いに平行に延びている。複数の信号端子５８、６０は、銅又はその他の金属といった、導体で構成されている。
複数の第１信号端子５８は、封止体１６の内部において、第１積層基板２０に電気的に接続されている。詳しくは、複数の第１信号端子５８は、第１積層基板２０の第１内側導体層２６の複数の信号領域２６ｂ（図５参照）にそれぞれ接合されている。これにより、複数の第１信号端子５８は、第１内側導体層２６の複数の信号領域２６ｂを介して、第１半導体素子１２の複数の信号電極１２ｃに、それぞれ電気的に接続されている。一例ではあるが、本実施例では、複数の第１信号端子５８が、第１内側導体層２６の複数の信号領域２６ｂへ直接的にはんだ付けされている。但し、他の実施形態として、複数の第１信号端子５８は、複数の信号領域２６ｂ（又は第１半導体素子１２の複数の信号電極１２ｃ）へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。
複数の第２信号端子６０は、封止体１６の内部において、第３積層基板４０に電気的に接続されている。詳しくは、複数の第２信号端子６０は、第３積層基板４０の第３内側導体層４６の複数の信号領域４６ｂ（図８参照）に、それぞれ接合されている。これにより、複数の第２信号端子６０は、第３内側導体層４６の複数の信号領域４６ｂを介して、第２半導体素子１４の複数の信号電極１４ｃに、それぞれ電気的に接続されている。一例ではあるが、本実施例では、複数の第２信号端子６０が、第３内側導体層４６の複数の信号領域４６ｂへ直接的にはんだ付けされている。但し、他の実施形態として、複数の第２信号端子６０は、複数の信号領域４６ｂ（又は第２半導体素子１４の複数の信号電極１４ｃ）へ、導体スペーサ又はボンディングワイヤといった他の部材を介して接続されてもよい。
図６に示すように、上記した半導体装置１０では、第１絶縁基板２２の一方側に、第１外側導体層２４の側面に沿って突出する突出部２２ａが設けられている。上述したが、第１絶縁基板２２は、第１外側導体層２４よりも線膨張係数が小さく、剛性が高い。そのため、第１絶縁基板２２と一体に構成された突出部２２ａによって、第１外側導体層２４の熱膨張を抑止することができる。特に、本実施例の第１積層基板２０では、第１外側導体層２４の体積は第１内側導体層２６の体積よりも大きいので、第１外側導体層２４には第１内側導体層２６よりも大きな熱膨張が生じ得る。従って、熱膨張が比較的に大きい第１外側導体層２４の熱膨張が抑制されることで、二つの導体層２４、２６の熱膨張差に起因する第１絶縁基板２２の反りが低減される。
加えて、上述したが、第１積層基板２０を平面視したときに、突出部２２ａは枠形状をしており、第１外側導体層２４を取り囲むように、第１外側導体層２４の外周縁の全体に亘って連続的に延びている。このような構成によると、突出部２２ａの全体としての剛性が高くなり、突出部２２ａによる第１外側導体層２４の熱膨張を抑制する効果が高められる。また、第１外側導体層２４を絶縁材料である突出部２２ａで取り囲むため、第１外側導体層２４と第１内側導体層２６との間の沿面絶縁距離を長くすることができる。
加えて、図９に示すように、突出部２２ａの高さは、第１外側導体層２４の高さと実質的に等しい。ここでいう実質的に等しいとは、両者の差が±１０パーセント以内であることを意味する。上記のような構成によると、突出部２２ａの体積が大きくなり、比較的に剛性も高くなる。これにより、突出部２２ａが第１外側導体層２４の熱膨張を抑制する効果がさらに高められる。
加えて、第１積層基板２０を平面視したときに、突出部２２ａは第１外側導体層２４の角部２４ｃに接触する第１部分Ｓ１と、第２部分Ｓ２とを有する。第１外側導体層２４の外周縁に沿う方向に垂直な断面に関して、突出部２２ａの第１部分Ｓ１の断面積は、第２部分Ｓ２の断面積よりも大きい。この場合、第１外側導体層２４の熱膨張による応力の集中が作用し易い第１外側導体層２４の角部２４ｃに接触する第１部分Ｓ１において、突出部２２ａの断面積を大きくすることができる。これにより、突出部２２ａの長手方向に作用する単位面積当たりの応力を低減することができる。従って、第１絶縁基板２２の反りも低減される。さらに、突出部２２ａの第１部分Ｓ１を大きくすることに伴って、第１外側導体層２４の体積は小さくなる。これにより第１外側導体層２４と第１内側導体層２６との体積のアンバランスが緩和され、二つの導体層２４、２６の熱膨張差に起因する第１絶縁基板２２の反りもさらに低減される。
さらに突出部２２ａの少なくとも一部は、第１内側導体層２６の外周縁よりも外側に位置している（図９参照）。即ち、突出部２２ａが設けられていることによって、第１内側導体層２６の端部付近の第１絶縁基板２２は、体積が比較的に大きい。この場合、突出部２２ａによって、第１内側導体層２６の端部付近の第１絶縁基板２２の剛性も部分的に高められる。これにより、第１外側導体層２４だけでなく、第１内側導体層２６の熱膨張も抑制される。
本発明者らは、本実施例の半導体装置１０において、第１絶縁基板２２（第１積層基板２０）に作用する応力値を検証した。前述したように、本実施例における突出部２２ａは、第１外側導体層２４の外周縁の全体に亘って設けられており、突出部２２ａの高さは、第１外側導体層２４の高さと実質的に等しい。加えて、第１外側導体層２４の角部２４ｃに接触する第１部分Ｓ１において、突出部２２ａの長手方向における断面積は拡大されている。このような態様であると、第１積層基板２０に作用する応力の最大値は、６９２．２ＭＰａであった。これに対して、第１絶縁基板２２に突出部２２ａが設けられていない従来構造では、第１積層基板２０に作用する応力の最大値は、７８４．９ＭＰａであった。即ち、従来構造よりも第１絶縁基板２２に作用する応力は約１２％低減された。なお、他の実施形態として、第１部分Ｓ１において断面積を拡大させない態様であっても、第１絶縁基板２２に作用する応力の最大値は、７３１．３ＭＰａであった。即ち、第１部分Ｓ１において断面積が拡大されていない態様であっても、従来構造と比較して、第１絶縁基板２２に作用する応力は約７％低減された。
突出部２２ａの形態は、本実施例に限定されず、様々な実施形態が可能である。図１０−図１２を参照して、突出部２２ａの変形例について説明する。図１０（Ａ）に示すように、突出部２２ａの長手方向に垂直な断面形状は、概して半円筒形状をしていてもよい。あるいは、突出部２２ａの長手方向に垂直な断面形状は、概して三角形状であってもよいし、図１０（Ｂ）に示すように、突出部２２ａの内周縁と外周縁とに挟まれた断面積が段階的に大きくなるように設けられていてもよい。このような構成の場合、三角形状よりも突出部２２ａの断面積を大きくすることができる。あるいは、図１０（Ｃ）に示すように、突出部２２ａの長手方向に垂直な断面形状は、概して台形形状であってもよい。あるいは、図１０（Ｄ）に示すように、実施例の半導体装置１０と同じく、突出部２２ａの長手方向に垂直な断面形状は、概して矩形形状であってもよい。
図１１、図１２では、第１積層基板２０を第１外側導体層２４側から下面視した図を示す。このとき、図１１（Ａ）に示すように、第１外側導体層２４の角部２４ｃに接触する突出部２２ａの第１部分Ｓ１は、概して円形状を有していてもよい。また、図１１（Ｂ）に示すように、突出部２２ａの第１部分Ｓ１は、概してＬ字形状を有していてもよい。このような構成であっても、第１外側導体層２４の角部２４ｃに接触する第１部分Ｓ１において、突出部２２ａの断面積が大きくなる。従って、突出部２２ａの長手方向に作用する単位面積当たりの応力は低減される。一方で、突出部２２ａは断面積が大きい第１部分Ｓ１を必ずしも有している必要はなく、図１１（Ｃ）に示すように、突出部２２ａの長手方向に垂直な断面積が、全体に亘って均一であってもよい。
さらに、突出部２２ａの形状は、第１外側導体層２４を連続的に取り囲む枠形状に限定されず、図１２（Ａ）に示すように、突出部２２ａが断続的に第１外側導体層２４を取り囲んでいてもよい。あるいは、図１２（Ｂ）に示すように、第１外側導体層２４の各々の角部２４ｃが、対応する一つの突出部２２ａに接触するように、複数の突出部２２ａが設けられてもよい。このような構成によると、特に応力の集中が生じ易い角部２４ｃに対して突出部２２ａを設けることによって、第１絶縁基板２２に生じる反りを低減することができる。
突出部２２ａは、上述したように、第１絶縁基板２２と一体の部材として構成されている。但し、それに限定されず、第１絶縁基板２２とは別体の部材で構成されていてもよい。その場合に、突出部２２ａを構成する材料は、セラミックに限定されず、第１絶縁基板２２を挟む二つの導体層２４、２６よりも比較的に線膨張係数が小さく、且つ、剛性が高い材料であればよい。
半導体装置１０の製造時において、第１積層基板２０は、リードフレームの形で組み付けされる。ここでは、リードフレーム、特に第１積層基板２０の第１外側導体層２４及び第１絶縁基板２２についての作製方法を説明する。他の構成部材については、従来技術を用いて作製することができる。
第１積層基板２０の第１外側導体層２４は、上記したように、例えば、銅又はその他の金属といった導体で構成され、一例ではあるが、複数回のプレス加工等によって作製されることができる。先ず、第１のプレス工程では、母材から第１外側導体層２４を含むリードフレームの外形を加工する。このとき、第１外側導体層２４の部分は、第１積層基板２０の突出部２２ａに合わせて成形する。次いで、第２のプレス工程では、穴抜き加工等によって、リードフレームの内部形状を加工する。この第２のプレス工程では、第１外側導体層２４の角部２４ｃについても、突出部２２ａの形状に合わせて加工することができる。但し、第１外側導体層２４の作製方法は、上記したプレス加工に限定されず、エッチング加工又は他の加工方法によっても実施することができる。また第１外側導体層２４の角部２４ｃの加工は、第１のプレス工程で実施されてもよい。
第１積層基板２０の第１絶縁基板２２は、上記したように、導体層２４、２６の材料よりも線膨張係数が小さく、剛性が高い材料（例えばセラミック）によって構成されることができる。第１積層基板２０の第１絶縁基板２２は、例えば、ＣＩＰ（Cold Isostatic Pressing）成形等によって作製されることができる。一例ではあるが、ＣＩＰ成形では、第１絶縁基板２２（セラミック等）の原料の顆粒を所定の型に流し込み加圧する。その際の型形状は、第１絶縁基板２２の突出部２２ａが第１外側導体層２４の外周縁を取り囲むように構成されていればよい。このＣＩＰ成形によって加工された成形体を、例えばガス炉又は電気炉といった焼成炉によって焼成する。焼成した後、研削、マシニング、面取り等といった二次加工を実施することによって、第１絶縁基板２２は作製されることができる。但し、第１絶縁基板２２の作製方法については、ＣＩＰ成形に限定されず、プレス加工成形又は他の加工方法によって実施されてもよい。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０：半導体装置
１２、１４：半導体素子
１２ａ、１４ａ：表面電極
１２ｂ、１４ｂ：裏面電極
１２ｃ、１４ｃ：信号電極
１２ｄ、１４ｄ：還流ダイオード
１６：封止体
２０：第１積層基板
２２：第１絶縁基板
２２ａ：突出部
２４：第１外側導体層
２４ｃ：第１外側導体層の角部
２６：第１内側導体層
３０：第２積層基板
３２：第２絶縁基板
３４：第２外側導体層
３６：第２内側導体層
４０：第３積層基板
４２：第３絶縁基板
４４：第３外側導体層
４６：第３内側導体層
５２、５４、５６：電力端子
５８、６０：信号端子
Ｓ１：突出部の第１部分
Ｓ２：突出部の第２部分

Claims (7)

  1. 半導体素子と
    前記半導体素子が配置された積層基板と、を備え、
    前記積層基板は、絶縁基板と、前記絶縁基板の一方側に位置する第１導体層と、前記絶縁基板の他方側に位置するとともに前記第１導体層よりも体積の小さい第２導体層と、を有し、
    前記絶縁基板の材料は、前記第１導体層の材料及び前記第２導体層の材料よりも線膨張係数が小さく、且つ、剛性が高く、
    前記絶縁基板の前記一方側には、前記第１導体層の側面に沿って突出する突出部が設けられている、
    半導体装置。
  2. 前記積層基板を平面視したときに、前記第１導体層は複数の角部を有する多角形状を有し、前記複数の角部の各々は前記突出部に接触している、請求項１に記載の半導体装置。
  3. 前記積層基板を平面視したときに、前記突出部は、前記角部に接触する第１部分と、前記第１部分から前記第１導体層の外周縁に沿って延びる第２部分とを有し、
    前記第１導体層の外周縁に沿う方向に対して垂直な断面に関して、前記第１部分の断面積は第２部分の断面積よりも大きい、請求項２に記載の半導体装置。
  4. 前記積層基板を平面視したときに、前記突出部は、前記第１導体層を取り囲むように、前記第１導体層の外周縁の全体に亘って連続的に延びている、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記積層基板を平面視したときに、前記突出部の少なくとも一部は、前記第２導体層の外周縁よりも外側に位置する、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記突出部の高さは、前記第１導体層の高さと実質的に等しい、請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記絶縁基板は、セラミック材料で構成されている、請求項１から６のいずれか一項に記載の半導体装置。
JP2018155594A 2018-08-22 2018-08-22 半導体装置 Pending JP2020031130A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018155594A JP2020031130A (ja) 2018-08-22 2018-08-22 半導体装置
US16/520,428 US20200066647A1 (en) 2018-08-22 2019-07-24 Semiconductor device
CN201910771192.9A CN110858577B (zh) 2018-08-22 2019-08-21 半导体装置
DE102019122468.3A DE102019122468A1 (de) 2018-08-22 2019-08-21 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018155594A JP2020031130A (ja) 2018-08-22 2018-08-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2020031130A true JP2020031130A (ja) 2020-02-27

Family

ID=69412269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018155594A Pending JP2020031130A (ja) 2018-08-22 2018-08-22 半導体装置

Country Status (4)

Country Link
US (1) US20200066647A1 (ja)
JP (1) JP2020031130A (ja)
CN (1) CN110858577B (ja)
DE (1) DE102019122468A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2945291B2 (ja) * 1994-12-27 1999-09-06 株式会社住友金属エレクトロデバイス セラミック多層基板
JP3261965B2 (ja) * 1996-02-21 2002-03-04 富士電機株式会社 半導体装置
JP2008306134A (ja) * 2007-06-11 2008-12-18 Toyota Motor Corp 半導体モジュール
JP5602095B2 (ja) * 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
JP5862702B2 (ja) * 2014-05-07 2016-02-16 トヨタ自動車株式会社 三相インバータモジュール

Also Published As

Publication number Publication date
DE102019122468A1 (de) 2020-02-27
CN110858577A (zh) 2020-03-03
CN110858577B (zh) 2023-03-21
US20200066647A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
JP4885046B2 (ja) 電力用半導体モジュール
CN110600457B (zh) 半导体装置
JP7040032B2 (ja) 半導体装置
US20220199578A1 (en) Semiconductor device
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
US11373924B2 (en) Power module having heat dissipation structure
CN113039636A (zh) 功率半导体装置
JP2017183440A (ja) 半導体装置
JP2012074730A (ja) 電力用半導体モジュール
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JP7163583B2 (ja) 半導体装置
CN111952259A (zh) 半导体装置
US11735557B2 (en) Power module of double-faced cooling
JP2020031130A (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP2019102519A (ja) 半導体装置
US10847448B2 (en) Semiconductor device and method of manufacturing the same
JP7155748B2 (ja) 半導体装置
JP2021097113A (ja) 半導体装置
US20220278006A1 (en) Semiconductor device
JP7180533B2 (ja) 半導体装置
JP2021111719A (ja) 半導体装置
JP7159609B2 (ja) 半導体装置
KR20210117058A (ko) 양면 냉각형 파워 모듈
JP2020188172A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401