JPH0274056A - チップキャリア及びチップキャリアアレイ - Google Patents

チップキャリア及びチップキャリアアレイ

Info

Publication number
JPH0274056A
JPH0274056A JP22701988A JP22701988A JPH0274056A JP H0274056 A JPH0274056 A JP H0274056A JP 22701988 A JP22701988 A JP 22701988A JP 22701988 A JP22701988 A JP 22701988A JP H0274056 A JPH0274056 A JP H0274056A
Authority
JP
Japan
Prior art keywords
chip
carrier
chip carrier
carrier substrate
external electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22701988A
Other languages
English (en)
Inventor
Yoshifumi Kitayama
北山 喜文
Masato Hirano
正人 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22701988A priority Critical patent/JPH0274056A/ja
Publication of JPH0274056A publication Critical patent/JPH0274056A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はICを担持するとともに回路基板との接続用の
外部電極を備えたチップキャリア及びチップキャリアア
レイに関する。
従来の技術 従来のチップキャリア31は、第5図に示すように、キ
ャリア基板32の中央部にICチップの配置部33を設
け、その周囲に、ICチップのバンブとワイヤボンディ
ングにて接続するためのIC接続用ランド34を設け、
キャリア基板32の外周端面に形成された半円筒面に回
路基板と接続するための外部電極37を形成し、この外
部電極37とIC接続用ランド34とを導体35にて接
続した構成となっている。
このチップキャリア31は、チップキャリア31を縦横
に並べて多数形成する大きな基板に、各チップキャリア
31の境界線に沿って適当間隔置きに円筒状のスルーホ
ールを形成し、この基板上にIC接続用ランド34と導
体35を形成するとともに、スルーホールの内周面に外
部電極37となる導体膜を形成した後、各チップキャリ
ア31の境界線に形成した■溝に沿って分割することに
よって製造されている。
発明が解決しようとする課題 ところで、近年は外部電極の数が増加する一方で、チッ
プキャリアの微小化が要請されており、そのため外部電
極のピッチを狭くせざるを得なくなっている。しかし、
この外部電極の狭ピッチ化を一層進めようとすると、ス
ルーホールが非常に近接して形成されるために、基板を
各チップキャリアに分割する際に、境界線に沿ってスル
ーホールの直径方向に分割されずに、その周面の種々の
位置の間で分割されて、外部電極が均一に形成されなく
なり、そのためある程度以上の狭ピッチ化は不可能であ
るいう問題があった。
本発明は上記従来の問題点に鑑み、外部電極の狭ピッチ
化が可能なチップキャリア及びチップキャリアアレイを
提供することを目的とする。
課題を解決するための手段 本発明は上記目的を達成するために、キャリア基板の表
面にIC接続用ランドを、キャリア基板の裏面に外部電
極を各々形成し、IC接続用ランドと外部電極をキャリ
ア基板の外周縁より内側に貫通形成したスルーホールを
介して接続したことを特徴とする。
又、キャリア基板の片面に、IC接続用ランドと外部電
極とそれらを接続する導体部とを形成してもよい。
外部電極はキャリア基板の外周縁から適当間隔離間して
形成するのが好ましい場合があるが、逆に外周縁まで延
出する場合もある。
又、本発明にかかるチップキャリアアレイは、隣接する
チップキャリア間を電気的に絶縁したことを特徴とする
。また、IC接続用ランドと外部電極とそれらを接続す
る導体をキャリア基板の片面に形成したチップキャリア
を一枚の基板に多数形成したチップキャリアアレイでは
隣接するチップキャリア間を電気的に導通させることが
ある。
作   用 本発明によると、外部電極をキャリア基板の裏面に形成
しているため、任意のピッチで形成できて狭ピッチ化が
可能となるとともに回路基板上のif +Tiとはりフ
ロー半田等により接合することができ、かつこの外部電
極とキャリア基板の表面のIC接続用ランドを接続する
スルーホールは単に電気的接続を確保するだけでよく、
小サイズにできるため、キャリア基板の外周縁より内側
に貫通形成してもその配置に支障を生ずることなく、チ
ップキャリアの微小化を図ることができる。
また、外部電極と回路基板上の電極とをワイヤポンディ
ング等にて接続できる場合には、IC接続用ランドと同
一面に外部電極を形成することによってその狭ピンチ化
が可能である。
又、上記外部電極をキャリア基板の外周縁から適当間隔
離間させて形成する等、チップキャリアアレイの状態で
隣接するチJンプキャリア間を電気的に絶縁しておくと
、ICの組立てと組立て後の検査及びその後のICの封
止を、チップキャリアアレイを分割する前の状態で連続
して行うことができる。
さらに、IC接続用ランドと外部電極と導体をキャリア
基板の片面に形成した場合、チップキャリアアレイの隣
接するチップキャリア間を電気的に導通させて形成した
場合、これらの導体を電気メツキにて厚膜に形成するこ
とができる。
実施例 以下、本発明の第1実施例を第1図(a)、(b)に基
づいて説明する。
1はチップキャリアであって、第1図(a)に示すよう
に、キャリア基Fj、2の表面側の中央部にはICチッ
プ配置部3が設けられ、その周囲に、ICチップのバン
ブとワイヤボンディングで接続するための複数のIC接
続用ランド4が配設されている。これらIC接続用ラン
ド4とキャリア基板2の外周縁との間には各IC接続用
ランド4に対応してキャリア基板2を貫通するとともに
内周面に導体膜を備えたスルーホール6が形成され、か
つIct1M用ランド4とスルーホール6とは導体5に
て接続されている。キャリア基板2の裏面には、第1図
(b)に示すように、一端が各スルーホール6に接続さ
れ、他端がキャリア基板の外周縁に達する外部電極7が
形成されている。
そして、このチップキャリア1のICチップ配置部3上
にICチップを装着固定し、その上面のバンブとIC接
続用ランド4とをワイヤボンディングにて接続し、次い
でICチップの検査を行った後、ICチップを樹脂にて
封止することによって、回路基板に装着されるICデバ
イスが製造される。又、こうして得られたICデバイス
は、外部電極7と回路基板の電極とをリフロー半田等に
よって接合することによって回路基板に装着される。
上記第1実施例では、単体のチップキャリア1の状態で
説明したが、その製造に際しては1枚の大きな基板に多
数のチップキャリア1を縦横に並列配置したチップキャ
リアアレイを製造し、ダイシングマシンで切断して各チ
ップキャリアlに分割して製造される。また、チップキ
ャリアアレイの状態で、ICチップの装着固定及びワイ
ヤボンディングを行うことによってICデバイスの製造
能率が向上する。
次に、第2図(a)、(bl、(C)に基づいて第2実
施例を説明する。IOは多数のチップギヤリアllを1
枚の大きな基板に縦横に並列して形成したチップキャリ
アアレイであり、各チップキャリア11の構成は基本的
には第1実施例と同様であるが、第2図(C)に示すよ
うに、外部電極17がキャリア基板12の外周縁との間
に適当間隔離間して形成されており、チップキャリアア
レイlOの状態で、各チップキャリア11が互いに絶縁
されている。尚、13はrcチップ配置部、14はIC
1i続用ランド、15は導体、16はスルーホールであ
る。
この実施例では、チップキャリアアレイ10の状態で、
第2図(a)の一部のチップキャリア11に示すように
、各チップキャリア11に順次ICチップ18を装着固
定し、次にこのチップキャリアアレイlOをワイヤボン
ディング装置に設置して各ICチップ18のバンブとI
C接続用ランド14をワイヤボンディングする。その後
、各チップキャリア11が互いに絶縁されているので、
そのままの状態で【Cの検査を行ってそれぞれの良否判
断を行い、さらにICチップ18を封止した後、ダイシ
ングマシンで各キャリア基板12の境界線に沿って分割
することによって、能率的にICデバイスを製造するこ
とができる。
以上の実施例では、外部電極7.17をチップキャリア
1.11の裏面に形成して、クリーム半田等で回路基板
の電極と接合するようにした例を示したが、外部電極と
回路基板の電極とをワイヤボンディング等の手段で接続
する場合には、第3図に示す第3実施例のように、キャ
リア基Fi22の片面に、ICチップ配置部23、IC
接続用ランド24、導体25及び外部電極27を形成し
てチップキャリア21を構成してもよい。尚、第3図で
は、図を簡略にするため、2つのチップキャリア21を
並列させたチップキャリアアレイ20を示したが、実際
には縦横に多数のチップキャリア21が並列配置される
この実施例の場合も複数のチップキャリア21を並列配
置したチップキャリアアレイ20を形成するとともに、
その外部電極27をキャリア基板22の外周縁から適当
間隔離間させ、隣接するチップキャリア21を電気的に
互いに絶縁させておくと、各チップキャリア21上への
ICチップの装着工程、ワイヤボンディング工程だけで
なく、その後の検査工程及び封止工程をチップキャリア
アレイ20の状態で実施することができ、その後各IC
デバイスに分割することによってICデバイスを能率的
に製造することができる。
一方、第4図に示す第4実施例のように、第3実施例に
おける外部電極27をキャリア基板22の外周縁まで延
出することによって、隣接するチップキャリア21を電
気的に導通させると、IC接続用ランド24、導体25
、外部電極27を電気メツキにより10μm以上の厚膜
に形成することができる。
発明の効果 本発明のチップキャリアによれば、以上の説明から明ら
かなように、外部電極をキャリア基板の裏面に形成して
いるため、狭ピッチ化が可能となるとともに回路基板上
の電極とはりフロー半田等により接合することができ、
かつこの外部電極とキャリア基板の表面のIC接続用ラ
ンドを接続するスルーホールは単に電気的接続を確保す
るだけでよく、小サイズにできるため、その配置に支障
を生ずることもなく、チップキャリアの微小化を図るこ
とができる。
また、外部電極と回路基板上の電極とをワイヤボンディ
ング等にて接続できる場合には、IC接続用ランドと同
一面に外部電極を形成することによってその狭ピッチ化
が可能である。
又、上記外部電極をキャリア基板の外周縁から適当間隔
離間させて形成する等、チップキャリアアレイの状態で
隣接するチップキャリア間を電気的に絶縁しておくと、
ICデバイスの組立てと組立て後の検査及びその後のI
Cの封止を、チップキャリアアレイを分割する前の状態
で連続して行うことができ、能率的にICデバイスを製
造できる。
さらに、IC接続用ランドと外部電極と導体をキャリア
基板の片面に形成した場合、チップキャリアアレイの隣
接するチップキャリア間を電気的に導通させて形成した
場合、これらの導体を電気メツキにて厚膜に形成するこ
とができる等、大なる効果を発揮する。
【図面の簡単な説明】
第1図は本発明の第1実施例を示し、同図(a)はチッ
プキャリアを表面側から見た斜視図、同図(b)は同裏
面側から見た斜視図、第2図は本発明の第2実施例を示
し、同図(a)はチップキャリアアレイの平面図、同図
(b)は同底面図、同図(C)はチップキャリアを裏面
側から見た斜視図、第3図は本発明の第3実施例のチッ
プキャリアアレイの平面図、第4図は本発明の第4実施
例のチップキャリアアレイの平面図、第5図は従来例の
チップキャリアの斜視図である。 1.11.21・・・・・・チップキャリア、2.12
22・・・・・・キャリア基板、4.14.24・・・
・・・IC接続用ランド、5.15.25・・・・・・
導体、6.16・・・・・・スルーホール、7.17.
27・・・・・・外部1!極、10.20・・・・・・
チップキャリアアレイ。 代理人 弁理士 粟野重孝 はか1名

Claims (5)

    【特許請求の範囲】
  1. (1)キャリア基板の表面にIC接続用ランドを、キャ
    リア基板の裏面に外部電極を各々形成し、IC接続用ラ
    ンドと外部電極をキャリア基板の外周縁より内側に貫通
    形成したスルーホールを介して接続したことを特徴とす
    るチップキャリア。
  2. (2)キャリア基板の片面に、IC接続用ランドと外部
    電極とそれらを接続する導体部とを形成したことを特徴
    とするチップキャリア。
  3. (3)外部電極がキャリア基板の外周縁から適当間隔離
    間して形成されていることを特徴とする請求項1又は2
    記載のチップキャリア。
  4. (4)多数のチップキャリアを一枚の基板に形成したチ
    ップキャリアアレイにおいて、隣接するチップキャリア
    間が電気的に絶縁されていることを特徴するチップキャ
    リアアレイ。
  5. (5)請求項2記載の多数のチップキャリアを一枚の基
    板に形成したチップキャリアアレイにおいて、隣接する
    チップキャリア間が電気的に導通されていることを特徴
    するチップキャリアアレイ。
JP22701988A 1988-09-09 1988-09-09 チップキャリア及びチップキャリアアレイ Pending JPH0274056A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22701988A JPH0274056A (ja) 1988-09-09 1988-09-09 チップキャリア及びチップキャリアアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22701988A JPH0274056A (ja) 1988-09-09 1988-09-09 チップキャリア及びチップキャリアアレイ

Publications (1)

Publication Number Publication Date
JPH0274056A true JPH0274056A (ja) 1990-03-14

Family

ID=16854241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22701988A Pending JPH0274056A (ja) 1988-09-09 1988-09-09 チップキャリア及びチップキャリアアレイ

Country Status (1)

Country Link
JP (1) JPH0274056A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate
JPS61125054A (ja) * 1984-11-21 1986-06-12 Nec Corp 半導体装置
JPS61222151A (ja) * 1985-03-27 1986-10-02 Ibiden Co Ltd 半導体搭載用プリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate
JPS61125054A (ja) * 1984-11-21 1986-06-12 Nec Corp 半導体装置
JPS61222151A (ja) * 1985-03-27 1986-10-02 Ibiden Co Ltd 半導体搭載用プリント配線板の製造方法

Similar Documents

Publication Publication Date Title
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6278178B1 (en) Integrated device package and fabrication methods thereof
US5177863A (en) Method of forming integrated leadouts for a chip carrier
US5744383A (en) Integrated circuit package fabrication method
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
JP3063687B2 (ja) マルチチップモジュール
JP2004214646A (ja) 低損失・高密度アレイ相互接続
US7180182B2 (en) Semiconductor component
US7342248B2 (en) Semiconductor device and interposer
US6133134A (en) Ball grid array integrated circuit package
USH1267H (en) Integrated circuit and lead frame assembly
KR100390229B1 (ko) 집적 회로 다이
JP2765567B2 (ja) 半導体装置
JPH0274056A (ja) チップキャリア及びチップキャリアアレイ
RU2134498C1 (ru) Контактный узел
US20010040297A1 (en) Multiple line grid for use in a packaging of a testing application
JPS6057222B2 (ja) フィルムキャリァ型半導体装置
JPH0547836A (ja) 半導体装置の実装構造
JP4712426B2 (ja) 半導体装置
JPH03293739A (ja) 半導体装置
JPS62188333A (ja) 集積回路装置
KR100337180B1 (ko) 패키지된 반도체 장치 및 제조방법
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JPS6179240A (ja) 半導体装置
JPS6142927A (ja) 半導体装置