JPH0550731U - 絶縁基板,それを用いた半導体装置および回路装置 - Google Patents

絶縁基板,それを用いた半導体装置および回路装置

Info

Publication number
JPH0550731U
JPH0550731U JP10862791U JP10862791U JPH0550731U JP H0550731 U JPH0550731 U JP H0550731U JP 10862791 U JP10862791 U JP 10862791U JP 10862791 U JP10862791 U JP 10862791U JP H0550731 U JPH0550731 U JP H0550731U
Authority
JP
Japan
Prior art keywords
conductive layer
insulating substrate
external connection
inclined portion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10862791U
Other languages
English (en)
Inventor
準 岩上
泰男 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP10862791U priority Critical patent/JPH0550731U/ja
Publication of JPH0550731U publication Critical patent/JPH0550731U/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Die Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】特別な工程を経ることなく,また外部接続用導
電層となる金属部材を別途形成することなく,絶縁基
板,それを用いた半導体装置,回路装置を別の絶縁基板
にハンダ付けするとき,そのハンダ付けが確実に行われ
ているか否かを外観から目視で確認することができるこ
と。 【構成】一方の面に所望の導電パタ−ン2を形成する導
電層を有する絶縁基板1において,その絶縁基板はその
他方の面と鈍角になる傾斜部1aを少なくとも1辺の端
面に備えると共に,前記基板に設けられたスル−ホ−ル
を通して前記導電層の少なくとも一部分に接続され,か
つ前記他方の面から前記端面の傾斜部まで延びる外部接
続用導電層3を備えたことを特徴とする絶縁基板,これ
を用いた半導体装置,および回路装置。

Description

【考案の詳細な説明】 【産業上の利用分野】
本考案は,外部接続用導電層導電層を有する絶縁基板,およびそれを用いた半 導体装置又は半導体モジュ−ル,並びにそれを採用したハイブリッドICのよう な回路装置に関する。
【従来の技術】
図5(A),(B),(C),(D)により従来の絶縁基板における外部端子 接続配線構造について説明する。 図5(A)において,セラミック基板のような絶縁基板1の一方の主面にはメ ッキ工程とエッチング工程などを経て所望の形状の導電パタ−ンを形成する導電 層2が形成されており,また他方の主面にはやはり同様な工程で形成された所望 形状の外部接続用導電層3が形成されている。そしてその外部接続用導電層3は 絶縁基板1の一部分に形成されたスル−ホ−ル4を通して導電層2に接続されて いる。導電層2上には図示していないが,1つの半導体チップ部品,つまり半導 体素子が搭載され,ハンダ付けされる。 また同図(B)に示す絶縁基板1は,その周辺部の表面と裏面の所定箇所に形 成された複数の導電パッド5を備え,そしてそれら導電パッド5を絶縁基板1と 一緒に挟む金属性クリップのような外部接続導体6を別途備える。なお,この例 では各導電パッド5に接続される所望形状の導電パタ−ンについては図示するの を省略してあるが,その導電パタ−ンには1つ以上の半導体素子などが接続でき るようになっている。 さらにまた同図(C)に示す絶縁基板1は,その周辺部の1つ以上の端面に沿 って形成された複数のスル−ホ−ル7の壁面およびその周りに形成された導電層 8を備え,それら導電層を外部接続導体としている。この例でも各導電層8に接 続される所望形状の配線導電パタ−ンについては図示するのを省略してあるが, その配線導電パタ−ンには1つ以上の半導体素子または他の電子部品,あるいは IC製品などが接続できるようになっている。 そしてこのような絶縁基板は必要に応じて,半導体素子,或いは半導体素子と 他の電子部品の搭載面を絶縁樹脂で表面被覆することで半導体装置,又はハイブ リッドICのような回路装置を構成する。このような半導体装置又は回路装置は プリント基板のような比較的大面積の絶縁基板上に搭載され,その面に形成され ている配線パタ−ンの導電層にハンダ付けされて回路装置を構成する。 さて,このような絶縁基板を他のプリント基板にハンダ付けする場合,ハンダ 付けが確実に行われているかを確認するため,同図(D)に示すように,絶縁基 板1のハンダ付けする部分の端面を包むように延ばして導電体8’を形成し,大 面積のプリント基板9の導電層10との間にハンダフィレット11を形成してい る。このハンダフィレット11によって外観からハンダ付けを確認している。
【考案が解決しようとする課題】
しかしながら従来例において,図5(A)に示すものにあっては外部接続用導 電層3を他の導体にハンダ付けを行ったとき,外観からハンダ付けを確認出来な いという問題がある。 図5(B)に示すものにあっては,同図(D)に示した場合の導電体8’とな る金属性クリップのような外部接続導体6が別途必要となり,コスト上問題があ る。 図5(C)に示すものにあっては,端子幅の大きさが制限され,また導電層と は別の工程で各導電層8を形成しなければならないなどの問題を有している。 本考案はこれらの問題点を解決した,ハンダ付けの確認作業が外見から容易に 確認できる基板構造を与えることを課題としている。
【実施例】
1図(A)乃至(D)により本考案にかかる絶縁基板の1実施例について説明 を行う。 所望の大きさの絶縁基板1が複数得られる大面積のセラミック基板のような絶 縁基板1’の一方の主面には,それら所望の大きさの絶縁基板に分割される線上 にV字状の溝1’Aが格子状に形成されている。このV字状の溝1’Aは絶縁基 板1の厚みの2〜3割程度で,そのV字の角度は60度程度であり,例えばその 厚みが0.8ミリのとき0.16〜0.24ミリ程度である。大面積の絶縁基板 1’の一方の主面には各所望の大きさの絶縁基板に対応する各導電層2が形成さ れ,その他方の主面にはV字状の溝1’Aを含む各所定面域に外部接続用導電層 3が形成される。この外部接続用導電層3は必要に応じて大面積の絶縁基板1’ の全面,或いはV字状の溝1’Aを含む周辺の全周,又はその一部分に形成され る。 次に各V字状の溝1’Aの底部で所望の大きさの各絶縁基板1に分割される。 これに伴い各絶縁基板1はV字状の溝1’Aによる端部傾斜面1aを所望辺に有 することになり,外部接続用導電層3はその端部傾斜面1aまで延びている。 このような絶縁基板1を他の大面積のプリント基板9にハンダ付けする場合は ,図1(D)に示すように,絶縁基板1の端部傾斜面1aに形成された外部接続 用導電層部分3aとプリント基板9の導電層10とによりハンダフィレット11 が形成されるので,外見から目視でハンダ付けを容易に確認できる。 次に図2(A),(B)により前記実施例のような絶縁基板を用いてなる半導 体装置の一実施例について述べる。 絶縁基板1はその4端面に前述のようにして形成された傾斜面1aを有し,そ の一方の主面には導電パタ−ンを形成する3つの別々の導電層2A,2B,2C が形成されている。導電層2A上には半導体素子12としてトランジスタのチッ プが搭載されてそのコレクタ電極(図示せず)がハンダ付けされており,そのベ −ス電極(図示せず)はベ−ス電極に一端がハンダ付けされた金属ワイヤ13の 他端を導電層2Bにハンダ付けすることにより導電層2Bに接続され,またその エミッタ電極(図示せず)はエミッタ電極に一端がハンダ付けされた金属ワイヤ 14の他端を導電層2Cにハンダ付けすることにより導電層2Cに接続される。 そして各導電層2A,2B,2Cは,同図(B)に示すように絶縁基板1に形 成されたスル−ホ−ル4の導電材料を通して,絶縁基板1の他面に形成されたそ れぞれ対応する外部接続用導電層3に接続される。この外部接続用導電層3が前 述のように,絶縁基板1の端部傾斜面1aに形成された外部接続用導電層部分3 aを有するのは勿論である。なお,同図(B)は同図(A)におけるラインX− Yでの断面を示す。 この実施例の場合には,絶縁基板1における図面の左右側の端面の端部傾斜面 1aの一部分のみ,つまり各導電層2A,2B,2Cに対応する各外部接続用導 電層3に外部接続用導電層部分3aが形成されている。 このような構成の半導体装置は,図3に示すようにエポキシ樹脂のような絶縁 樹脂15により絶縁被覆され,他の電子部品16と一緒に別のプリント基板9に 搭載される。半導体装置は,絶縁基板1の裏面に形成された外部接続用導電層3 とプリント基板9上の導電層10とをハンダ付けすることにより,プリント基板 9の所定の導電層10に接続されるが,このとき絶縁基板1の端部傾斜面1aに 形成された外部接続用導電層部分3aと外部接続用導電層3との間に図示のよう なハンダフィレット11が形成される。なお,13Aは金属ワイヤ13を導電層 2Bに結合するためのハンダパッドであり,16はプリント基板9に搭載された 他の電子部品の内の1つを示す。 図4はセラミック基板のような絶縁基板1に1つ以上の半導体素子,他の電子 部品12A〜12Eなどを搭載してなるハイブリッドICのような回路装置を1 つ以上プリント基板9に搭載して更に大きな回路装置をなす例を示す。この実施 例においても,絶縁基板1の端部傾斜面1aに形成された外部接続用導電層部分 3aと外部接続用導電層3との間に図示のようなハンダフィレット11が形成さ れ,また図示していないが,電子部品12B,12C,12Dに対応する各導電 層2をプリント基板9の導電層10に接着させるハンダについては,当該図面の 表裏方向のいずれか,或いは双方にハンダフィレットが形成されている場合もあ る。 したがって,この実施例においても絶縁基板1の各外部接続用導電層3がプリ ント基板9の導電層10に接続されているかは,ハンダフィレット11を外観か ら目視するだけで十分確認できる。
【考案の効果】
以上述べたように本考案によれば,特別な工程を経ることなく,また外部接続 用導電層となる金属部材を別途形成することなく,絶縁基板,それを用いた半導 体装置,回路装置を別の絶縁基板にハンダ付けするとき,そのハンダ付けが確実 に行われているか否かを外観から目視で確認することができる。
【図面の簡単な説明】
【図1】本考案にかかる絶縁基板の一実施例を説明する
ための図。
【図2】本考案にかかる半導体装置の一実施例を説明す
るための図。
【図3】本考案にかかる半導体装置を絶縁基板にハンダ
付けした一例を説明するための図。
【図4】本考案にかかる回路装置の一実施例を説明する
ための図。
【図5】従来の各種絶縁基板の例を示す図である。
【符号の説明】
1・・・・・・絶縁基板 1a・・・・・絶縁基板1の端部傾斜面 2・・・・・・導電層 3・・・・・・外部接続用導電層 3a・・・・・外部接続用導電層部分 4・・・・・・スル−ホ−ル 9・・・・・・プリント基板 10・・・・・導電層 11・・・・・ハンダフィレット 12・・・・・半導体素子 12A〜12E・・電子部品 13,14・・金属ワイヤ 15・・・・・絶縁樹脂 16・・・・・電子部品
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H05K 1/14 A 8727−4E

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項1】 一方の面に所望の導電層を有する基板に
    おいて,該基板はその他方の面と鈍角になる傾斜部を少
    なくとも1辺の端面に備えると共に,前記基板に設けら
    れたスル−ホ−ルを通して所望の導電層の少なくとも一
    部分に接続され,かつ前記他方の面から前記端面の傾斜
    部まで延びる外部接続用導電層を備えたことを特徴とす
    る絶縁基板。
  2. 【請求項2】 一方の面に所望の導電層を有すると共
    に,その導電層に接続される所定の半導体素子を搭載し
    てなる絶縁基板を備えた半導体装置において,前記絶縁
    基板は他方の面と鈍角になる傾斜部を少なくとも1辺の
    端面に備えると共に,前記絶縁基板に設けられたスル−
    ホ−ルを通して所望の導電層の少なくとも一部分に接続
    され,かつ前記他方の面から前記端面の傾斜部まで延び
    る外部接続用導電層を備えたことを特徴とする半導体装
    置。
  3. 【請求項3】 一方の面に所望の導電層を有すると共
    に,その導電層に接続される所定の電子部品を搭載して
    なる絶縁基板を別のプリント基板に1つ以上搭載してな
    る回路装置において,前記絶縁基板は他方の面と鈍角に
    なる傾斜部を少なくとも1辺の端面に備えると共に,前
    記絶縁基板に設けられたスル−ホ−ルを通して所望の導
    電層の少なくとも一部分に接続され,かつ前記他方の面
    から前記端面の傾斜部まで延びる外部接続用導電層を備
    え,前記傾斜部の該外部接続用導電層にハンダが存在す
    るよう該外部接続用導電層を前記プリント基板の導電層
    にハンダ付けしたことを特徴とする回路装置。
JP10862791U 1991-12-05 1991-12-05 絶縁基板,それを用いた半導体装置および回路装置 Pending JPH0550731U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10862791U JPH0550731U (ja) 1991-12-05 1991-12-05 絶縁基板,それを用いた半導体装置および回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10862791U JPH0550731U (ja) 1991-12-05 1991-12-05 絶縁基板,それを用いた半導体装置および回路装置

Publications (1)

Publication Number Publication Date
JPH0550731U true JPH0550731U (ja) 1993-07-02

Family

ID=14489593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10862791U Pending JPH0550731U (ja) 1991-12-05 1991-12-05 絶縁基板,それを用いた半導体装置および回路装置

Country Status (1)

Country Link
JP (1) JPH0550731U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289742A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2021038712A1 (ja) * 2019-08-27 2021-03-04 三菱電機株式会社 半導体装置および半導体チップ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate
JPS6442155A (en) * 1987-08-10 1989-02-14 Nec Corp Semiconductor chip carrier package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51125865A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Method of manufacturing ceramic wiring substrate
JPS6442155A (en) * 1987-08-10 1989-02-14 Nec Corp Semiconductor chip carrier package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289742A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2021038712A1 (ja) * 2019-08-27 2021-03-04 三菱電機株式会社 半導体装置および半導体チップ
JPWO2021038712A1 (ja) * 2019-08-27 2021-03-04
KR20220006598A (ko) * 2019-08-27 2022-01-17 미쓰비시덴키 가부시키가이샤 반도체 장치

Similar Documents

Publication Publication Date Title
EP0653789A2 (en) Electronic package structure and method of making same
EP0330372A2 (en) Hybrid ic with heat sink
JP2991155B2 (ja) 電子部品およびその実装構造
JPH0550731U (ja) 絶縁基板,それを用いた半導体装置および回路装置
US4064356A (en) Soldered joint
JP2504486B2 (ja) 混成集積回路構造
JPH04262590A (ja) フレキシブル配線板
JP2001156416A (ja) フレキシブル配線基板の接続構造
JPH02159791A (ja) 電子部品の面実装方法
JP3510743B2 (ja) 配線接続構造及びそれを用いた電子部品
JP2670505B2 (ja) 電子部品搭載用基板
JP2715957B2 (ja) 混成集積回路装置
JP2658489B2 (ja) 金属基板の接続方法
JPH02201945A (ja) 表面実装型半導体装置
JPH10150065A (ja) チップサイズパッケージ
JP2697656B2 (ja) チップ部品立体実装用ソケット
JPH073575Y2 (ja) 中継端子
JP2523657Y2 (ja) 電子回路組立体
JP3170033B2 (ja) 電子回路装置
JP2594365B2 (ja) 配線基板及び配線基板の接続方法
JPH0710969U (ja) プリント基板
JPS5848496A (ja) 小型電子回路部品構体
JP3239461B2 (ja) プリント基板
JP2818830B2 (ja) 多極電気コネクタ用配線接続箱
JPH0631077U (ja) 電子回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980617